KR100858884B1 - 능동 매트릭스 디스플레이 디바이스, 픽셀 구동 신호를 제공하는 방법, 및 열 어드레스 회로 - Google Patents

Abstract

디스플레이는 분리된 신호 레벨 라인 상에 모든 가능한 픽셀 구동 신호를 생성하는 회로(50)를 갖는다. 버퍼(54)는 각 신호 레벨 라인과 관련된다. 버퍼의 출력은 열(column) 상에서 선택 가능하게 스위칭될 수 있다. 각 열에 대한 신호 레벨은 메모리(72)에 저장되며, 버퍼는 저장된 신호 레벨에 따라 제어된다. 버퍼의 응답은 출력 부하에 크게 의존하며, 버퍼 출력이 제공될 열의 개수의 함수에 따라 버퍼(54)의 출력 부하에서의 매우 큰 변동이 있다. 버퍼는 저장된 신호 레벨에 따라 제어되어 임의의 출력 부하에 대한 버퍼의 안정성을 보장한다.

Description

능동 매트릭스 디스플레이 디바이스, 픽셀 구동 신호를 제공하는 방법, 및 열 어드레스 회로{ACTIVE MATRIX DISPLAY DEVICE, METHOD OF PROVIDING PIXEL DRIVE SIGNALS, AND COLUMN ADDRESS CIRCUITRY}

본 발명은 능동 매트릭스 디스플레이 디바이스에 관한 것으로, 특히 디스플레이의 픽셀에 구동 신호를 제공하는데 사용되는 회로에 관한 것이다.

일반적으로, 능동 매트릭스 디스플레이 디바이스는 행 및 열로 배열된 픽셀 어레이를 포함한다. 픽셀의 각 행은 행 전도체를 공유하며, 상기 행 전도체는 행에 있는 픽셀의 박막 트랜지스터의 게이트에 연결된다. 픽셀의 각 열은 열 전도체를 공유하며, 픽셀 구동 신호가 상기 열 전도체에 제공된다. 행 전도체 상의 신호는 트랜지스터가 턴 온(turned on) 또는 오프(off)되는 지를 결정하고, 트랜지스터가 턴 온될 때, 행 전도체 상의 고전압 펄스에 의해, 열 전도체에서 나오는 신호가 액정 물질의 영역 상을 통과하게 되어, 이를 통해 상기 물질의 광 투과 특성을 변형시킨다. 추가 저장 커패시터는, 행 전극 펄스의 제거 이후에도 전압이 액정 물질 상에서 유지되도록 하기 위해 픽셀 구성의 일부로서 제공될 수 있다. US-A-5 130 829는, 능동 매트릭스 디스플레이 디바이스의 설계를 좀더 상세하게 개시한다.

능동 매트릭스 디스플레이 디바이스에 대한 프레임(필드) 기간은 픽셀의 행이 짧은 시간 기간에 어드레싱될 것을 필요로 하고, 이점은 차례로 액정 물질을 원하는 전압 레벨로 충전 또는 방전하기 위해 트랜지스터의 전류 구동 성능에 대한 필요 조건을 부과한다. 이러한 전류 필요 조건을 충족시키기 위해, 박막 트랜지스터에 공급된 게이트 전압은 대략 30V만큼 분리된 값 사이에서 요동(fluctuate)될 필요가 있다. 예를 들어, 트랜지스터는 (소스에 관해) 약 -10V, 또는 그보다 더 적은 게이트 전압을 인가함으로써 턴 오프될 수 있는 반면, 액정 물질을 충분히 빠르게 충전 또는 방전하는데 필요한 소스-드레인 전류를 제공할 만큼 충분히 트랜지스터를 바이어스(bias)하는데 대략 20V, 또는 그보다 더 높은 전압이 필요할 수 있다.

행 전도체에서의 큰 전압 변동(swings)을 위한 필요 조건은, 행 구동기 회로가 고전압 소자를 사용하여 구현될 것을 필요로 한다.

일반적으로, 열 전도체 상에 제공된 전압은 대략 10V만큼 변하는데, 이것은 백색 상태와 흑색 상태 사이에서 액정 물질을 구동하는데 필요한 구동 신호간의 차이를 나타낸다. 열 전도체 상의 전압 변동이 감소되도록 하여, 더 낮은 전압 소자가 열 구동기 회로에 사용될 수 있게 하는 다양한 구동 방식이 제안되어 왔다. 소위 "공통 전극 구동 구조"에서, 전체 액정 물질 층에 연결된 공통 전극은 진동 전압(oscillating voltage)으로 구동된다. 소위 "4-레벨 구동 구조"는, 용량성 결합(capacitive coupling) 효과를 사용하여 열 전도체 상의 전압 변동을 감소시키기 위해 더 복잡한 행 전극 파형을 사용한다.

이러한 구동 구조는, 더 낮은 전압 소자로 하여금 열 구동기 회로에 사용되도록 한다. 그러나, 열 구동기 회로에는 여전히 상당한 정도의 복잡성 및 전력의 비효율성이 존재한다. 각 행은 차례로 어드레싱되고, 임의의 하나의 행의 행 어드 레스 기간 동안, 픽셀 신호는 각 열에 제공된다. 과거에, 각 열에는, 행 어드레스 기간의 전체 지속 기간 동안 열에서의 픽셀을 구동 신호 레벨로 유지시키기 위한 버퍼가 제공되었다. 이러한 다수의 버퍼는 높은 전력 소비를 초래한다.

버퍼가 열 그룹 사이에서 공유되는 멀티플렉싱(multiplexing) 구조를 제공하는 것이 제안되어 왔다. 버퍼의 출력은 그룹의 열에 차례로 스위칭된다. 버퍼가 신호를 하나의 열에 제공하고 있을 때, 상기 버퍼는 스위치에 의해 다른 열로부터 절연된다. 디스플레이의 라인 시간이, 필요한 전압으로 열을 충전하는데 필요한 시간보다 상당히 더 길기 때문에, 멀티플렉싱이 가능하다. 모바일 응용을 위한 소형 디스플레이에서, 라인 시간은 150㎲를 초과할 수 있는 반면, 열을 충전하는데 필요한 시간은 일반적으로 10㎲ 미만이다.

일단 열이 필요한 전압으로 충전되고, 필요한 전압을 열에 인가하는 것을 종료한 후에, 전하 이동은 충전된 열 커패시턴스와 픽셀 커패시턴스 사이에서 발생한다. 열 커패시턴스는 픽셀 커패시턴스보다 약 30배 더 클 수 있으므로, 픽셀로의 전하 이동은 아주 작은 전압 변화를 초래한다. 그러나, 이러한 전하 이동은, 픽셀의 (높은 TFT 저항에서 야기되는) 더 긴 시간 상수에도 불구하고 짧은 열 어드레스 펄스를 사용하여 픽셀이 충전되도록 한다.

이러한 멀티플렉싱 접근법이 갖는 문제는, 특히 그룹내의 열 중 하나의 열을 제외한 모든 열이 임의의 시간 지점에서 효과적으로 유동(floating)하여, 신호 레벨 요동을 받기 쉽기 때문에, 그룹 내의 열 사이에서 크로스토크(cross talk)가 발생한다는 것이다. 행 어드레스 기간 동안, 행에서의 모든 픽셀의 TFT는 스위치 온되어(사실 이점이 열 커패시턴스와 픽셀 사이에서 전하 이동이 발생하도록 한다), 크로스토크의 결과로서 열 전도체 상의 임의의 신호 요동은 픽셀 상으로 통과된다.

본 발명은 열 구동기 회로가 필요로 하는 버퍼의 수를 줄이기 위한 대안적인 접근법을 제공한다.

본 발명의 제 1 양상에 따라, 행 및 열로 배열된 액정 픽셀 어레이를 포함하는 디스플레이 디바이스가 제공되며, 여기서, 각 픽셀 열은 픽셀 구동 신호가 제공되는 열 전도체를 공유하고, 상기 픽셀 구동 신호를 생성하기 위한 열 어드레스 회로가 제공되며, 상기 열 어드레스 회로는 분리된 신호 레벨 라인 상에 모든 가능한 구동 신호 레벨을 생성하기 위한 회로와 각 신호 레벨 라인과 관련된 버퍼를 포함하며, 버퍼의 출력은 열 상으로 선택 가능하게 스위칭되며, 상기 열 어드레스 회로는 각 열에 제공될 신호 레벨을 저장하기 위한 메모리를 더 포함하며, 버퍼는 저장된 신호 레벨에 따라 제어된다.

본 발명은, 그레이 레벨(grey level) 생성 회로가 각 가능한 그레이 레벨 출력을 위한 버퍼를 구비하게 하는 대안적인 접근법을 제공한다. 버퍼의 응답은 출력 부하에 크게 의존하며, 이러한 버퍼는 일반적으로 특정 범위의 출력 부하에 적합하도록 설계된다. 디스플레이에 많은 수의 열이 존재함으로 인해, 버퍼 출력이 제공되는 열의 개수의 함수에 따라 버퍼의 출력 부하의 매우 큰 변동이 있게된다. 그러므로, 버퍼는 저장된 신호 레벨에 따라 제어되어 임의의 출력 부하에 대한 버퍼의 안정성을 보장한다.

일 예에서, 각 버퍼로의 바이어스 전류는 버퍼 출력이 스위칭될 열의 개수에 따라 제어된다.

또 다른 예에서, 각 신호 레벨 라인은 복수의 버퍼와 관련되고, 상기 복수의 버퍼 각각은 서로 다른 출력 부하에 적합하게 되며, 여기서 상기 복수의 버퍼 중 하나가 버퍼 출력이 스위칭될 열의 개수에 따라 선택된다. 각 신호 레벨 라인은 두 개의 버퍼와 관련된다.

또 다른 예에서, 각 버퍼는 복수의 출력단을 가지며, 여기서 사용되는 출력단의 개수는 버퍼 출력이 스위칭될 열의 개수에 따라 제어된다.

추가적인 예에서, 추가적인 버퍼가 제공되고, 상기 추가적인 버퍼는, 개별적인 버퍼출력이 스위칭될 열의 개수가 총 열의 개수의 절반을 초과할 때 사용된다.

이들 예는 각각, 버퍼 배열의 안정성을 보장하기 위해 각 버퍼에 요구되는 출력 부하가 버퍼 구성의 제어를 제공하는데 사용되게 하는 배열을 제공한다. 일반적으로 그레이 레벨의 개수는 열의 개수보다 훨씬 작을 것이므로, 본 발명의 배열은 필요한 버퍼의 개수를 감소시킨다.

바람직하게는, 각 픽셀은 박막 트랜지스터 스위칭 디바이스와 액정 셀을 포함하며, 픽셀의 각 행은, 행에서의 픽셀의 박막 트랜지스터의 게이트에 연결되는 행 전도체를 공유하며, 행 구동기 회로는 행 내의 픽셀의 트랜지스터의 스위칭을 제어하기 위해 행 어드레스 신호를 제공한다.

본 발명의 제 2 양상에 따라, 행 및 열로 배열된 액정 픽셀 어레이를 포함하는 디스플레이 디바이스에 픽셀 구동 신호를 제공하는 방법이 제공되며, 이 방법 은,

모든 가능한 픽셀 구동 신호 레벨을 생성하는 단계와;

각 픽셀 구동 신호 레벨을 관련된 버퍼에 제공하는 단계와;

픽셀의 행에 대해 필요한 픽셀 구동 신호를 메모리에 저장하는 단계와;

각 구동 신호에 의해 어드레싱될 행 내의 열의 필요한 개수를 계산하는 단계와;

계산된 픽셀의 개수에 따라 상기 버퍼를 제어하는 단계와;

어드레싱될 상기 행을 위한 행 어드레스 기간 동안에 버퍼 출력을 열로 스위칭하는 단계를 포함한다.

상기 버퍼 제어 단계는, 적절한 바이어스 전류를 버퍼에 인가하는 단계와, 각 픽셀 구동 신호 레벨을 위해 대안적인 버퍼 사이에서 선택하는 단계 또는 각 버퍼에 연결될 다수의 출력단을 선택하는 단계를 포함할 수 있다.

본 발명은 또한, 액정 디스플레이의 열을 구동하기 위한 열 어드레스 회로로서, 분리된 신호 레벨 라인 상에 모든 가능한 구동 신호 레벨을 생성하기 위한 회로와 각 신호 레벨 라인과 관련된 버퍼를 포함하며 상기 버퍼의 출력이 열 출력 상에 선택 가능하게 스위칭될 수 있는 열 어드레스 회로를 제공하며, 상기 열 어드레스 회로는 각 열에 제공될 신호 레벨을 저장하기 위한 메모리를 더 포함하며, 버퍼는 저장된 신호 레벨에 따라 제어된다.

이제, 본 발명의 예가 수반하는 도면을 참조하여 상세하게 설명될 것이다.

도 1은 능동 매트릭스 액정 디스플레이를 위한 알려진 픽셀 구성의 일예를 도시한 도면.

도 2는 행 및 열 구동기 회로를 포함하는 디스플레이 디바이스를 도시한 도면.

도 3은 종래의 열 구동기 회로를 도시한 도면.

도 4는 본 발명에 따른 열 구동기 회로를 도시한 도면.

도 5는 도 4의 회로에 있는 메모리를 좀더 상세하게 도시한 도면.

도 6은 도 5의 메모리의 일부분을 좀더 상세하게 도시한 도면.

도 7은 본 발명의 열 구동기 회로에서 사용하기 위한 하나의 버퍼 구성을 도시한 도면.

도 8은 본 발명의 열 구동기 회로에서 사용하기 위한 또 다른 버퍼 구성을 도시한 도면.

도 9는 본 발명의 열 구동기 회로에서 사용하기 위한 추가적인 버퍼 구성을 도시한 도면.

도 1은 능동 매트릭스 액정 디스플레이를 위한 종래의 픽셀 구성을 도시한다. 디스플레이는 행 및 열로 된 픽셀 어레이로서 배열된다. 픽셀의 각 행은 공통 행 전도체(10)를 공유하고, 픽셀의 각 열은 공통 열 전도체(12)를 공유한다. 각 픽셀은 열 전도체(12)와 공통 전위(18) 사이에 직렬로 배열된 박막 트랜지스터(14)와 액정 셀(16)을 포함한다. 트랜지스터(14)는 행 전도체(10) 상에 제공된 신호에 의해 온 및 오프로 스위칭된다. 따라서, 행 전도체(10)는 관련된 픽셀의 행의 각 트랜지스터(14)의 게이트(14a)에 연결된다. 각 픽셀은 추가적으로 저장 커패시터(20)를 포함하며, 이 커패시터(20)는 하나의 말단(22)에서 그 다음 행 전극, 선행하는 행 전극 또는 분리된 커패시터 전극에 연결된다. 이러한 커패시터(20)는, 트랜지스터(14)가 턴 오프되어진 이후 액정 셀(16) 양단에서 구동 전압을 유지하는 것을 돕는다. 더 높은 총 픽셀 커패시턴스가 또한 킥백(kickback)과 같은 여러 효과를 감소시키며, 픽셀 커패시턴스의 그레이 레벨 의존도를 감소시키는 것이 바람직하다.

액정 셀(16)을 원하는 전압으로 구동하여 필요한 그레이 레벨을 얻기 위해, 적절한 신호가 열 전도체(12) 상에서 행 전도체(10) 상의 행 어드레스 펄스와 동시에 제공된다. 이러한 행 어드레스 펄스는 박막 트랜지스터(14)를 턴 온하여, 이를 통해 열 전도체(12)가 액정 셀(16)을 원하는 전압으로 충전시키며 또한 저장 커패시터(20)를 이와 동일한 전압으로 충전시키게 한다.

행 어드레스 펄스의 끝에서, 트랜지스터(14)는 턴 오프된다. 저장 커패시터(20)는 액정 누설 효과를 감소시키며, 액정 셀 커패시턴스의 전압 의존도에 의해 초래된 픽셀 커패시턴스에서의 변동율을 감소시킨다. 모든 행이 하나의 프레임 기간에 어드레싱되고 그 후속하는 프레임 기간에 리프레시(refresh)되도록 행들은 순차적으로 어드레싱된다.

도 2에 도시된 바와 같이, 행 어드레스 신호는 행 구동기 회로(30)에 의해 제공되고, 픽셀 구동 신호는 열 어드레스 회로(32)에 의해 디스플레이 픽셀 어레이(34)에 제공된다.

비결정 실리콘 박막 디바이스로 구현된 박막 트랜지스터(14)를 통해 충분한 전류가 유도될 수 있게 하기 위해, 높은 게이트 전압이 사용되어야 한다. 특히, 트랜지스터가 턴 온인 기간은 대략 디스플레이가 리프레시되어야 하는 총 프레임 기간을 행의 수로 나눈 값과 같다. 온-상태 및 오프-상태를 위한 게이트 전압이, 오프-상태에서 필요한 작은 누설 전류를 제공하고, 온-상태에서 이용 가능한 시간 내에 액정 셀(16)을 충전 또는 방전시키기에 충분한 전류 흐름을 제공하기 위해 대략 30V만큼 차이가 남이 잘 알려져 있다. 그 결과, 행 구동기 회로(30)는 고전압 소자를 사용한다.

도 1의 디스플레이를 구동하기 위한 여러 알려진 어드레싱 구조가 있으며, 이들은 본 명세서에서는 상세하게 설명되지 않을 것이다. 알려진 동작 기술 중 몇몇은 예컨대 US-A-5 130 829와 WO 99/52012에서 좀더 상세하게 설명되어 있으며, 이들 문서는 참고 자료로 본 명세서에 병합되어 있다. 본 발명은 임의의 특정한 구동 구조에 응용될 수 있으며, 이러한 이유로 임의의 특정한 구동 구조의 정밀한 동작에 대한 어떠한 추가적인 설명도 제공되지 않을 것이다. 이점은 당업자에게 잘 알려져 있을 것이다.

도 3은 종래의 열 구동기 회로를 도시한다. 서로 다른 픽셀 구동 신호 레벨의 개수(n)는 예컨대 저항 어레이인 그레이 레벨 생성기(40)에 의해 생성된다. 스위칭 매트릭스(42)는 각 열로의 필요한 레벨의 스위칭을 제어하고, 래치(44)로부터의 디지털 입력에 기초하여 n개의 그레이 레벨 중 하나의 레벨을 선택하기 위한 변환기 어레이(43)를 포함한다. 디지털 입력은 필요한 이미지 데이터(45)를 저장하는 RAM으로부터 유도된다. 각 열에는 행 어드레스 기간의 전체 지속기간 동안에 열에서의 픽셀을 필요한 구동 신호 레벨로 유지시키기 위한 버퍼(46)가 제공된다. 이러한 많은 개수의 버퍼(46)는 결국 높은 전력 소비를 야기한다.

능동 매트릭스 LCD를 구동시키도록 저전력 칩셋의 전력을 감소시키기 위해, 버퍼의 총 개수는 감소될 필요가 있다. 이는 또한 더 작은 영역이 차지될 수 있게 한다. 본 발명에 따라, 그레이 레벨 전압이 생성되고, 그런 다음 도 4에 도시된 바와 같이 관련된 버퍼를 통해서 관련 열로 스위칭된다.

그레이 레벨 생성 회로(50)는 최대 전압과 최소 전압 사이에 저항 어레이를 포함하며, 이 때 각 탭(52)이 관련 버퍼(54)에 제공된다. N개의 그레이스케일 레벨을 제공하는 총 N개의 버퍼가 있다. RAM으로부터 제공된 이미지 데이터(58)에 기초하여, N개의 레벨 중 하나가 각 열로 스위칭되게 하는 스위칭 매트릭스(56)에 N개의 신호 레벨이 제공된다. 각 열은 N개의 선택기(57) 중 하나와 관련된다. 도 4의 예에서, 필요한 픽셀 데이터는, 총 N개, 즉 64개의 그레이스케일 레벨을 제공하는 6비트 워드에 의해 한정된다.

임의의 하나의 버퍼(54)가 구동시키고 있는 열의 개수는 동일한 픽셀 데이터를 갖는 어드레싱된 행에서의 픽셀의 개수에 의존할 것이다. 이점이 의미하는 바는, 500개의 열을 갖는 디스플레이의 경우에 각 버퍼가 500 대 1인 가능한 최대 부하 대 최소 부하의 비율을 갖는다는 점이다. 이러한 부하 범위는 너무 크며, 결국 불안정한 또는 너무 큰 버퍼를 야기한다. 이점을 극복하기 위해, 본 발명은 열의 개수를 알게 하는 구조를 제공하며, 그리하여 각 버퍼에서 본 부하가 결정될 수 있 다.

히스토그램(histogram)이 행에 대한 픽셀 데이터의 RAM에 만들어진다. 이것은 각 버퍼가 구동시킬 열의 개수가 결정될 수 있게 하여, 부하가 계산될 수 있게 한다. 그리하여, 버퍼는 RAM 히스토그램 데이터를 나타내며 도 4에서는 개략적으로 화살표(60)로 표시된 저장된 픽셀 데이터에 따라 제어된다.

도 5는 히스토그램 데이터를 저장하기 위한 RAM의 구조를 도시한다. 종래에, 이미지 데이터가 입력(70)에서 호스트로부터 수신된다. 이 데이터는 라인 저장기(line store)(74)를 사용하여 메모리의 이미지 데이터 저장부(72)에 기록된다. 본 발명은 RAM(76)의 추가적인 영역을 사용하여 구현될 수 있으며, 이러한 RAM(76)의 영역은 이미지에서의 각 행을 위한 히스토그램 데이터를 저장하기 위해 예비되어 있다. 히스토그램 데이터는 카운터(78)를 사용하여 얻어진다. 하나의 행에 대한 메모리의 히스토그램 부분(76)의 구성은 도 6에 상세하게 도시되어 있다. N개의 신호 레벨(V1, V2...VN) 각각을 갖는 행에서의 픽셀의 번호는 번호(N_VN)로 저장된다.

이미지 데이터는 호스트로부터 RAM의 영역(72)에 기록되고, 그런 다음 열 구동기 스위칭 매트릭스(56)가 리프레시될 필요가 있을 때마다 영역(72)으로부터 열 구동기 스위칭 매트릭스(56)로 운반된다(piped). 데이터가 라인 저장기(74)를 통해 RAM의 영역(72)에 기록되고 있는 기간 동안에, 일련의 카운터(78)는 히스토그램 데이터를 축적하여, 행 데이터 모두가 도달하였을 때, 히스토그램을 RAM의 적절한 위 치(76)에 저장한다. 이러한 방식으로, 히스토그램은 단지 데이터가 도달할 때 한번 계산될 필요가 있다. 대안으로는, 디스플레이가 갱신되고 있음에 따라 히스토그램 데이터가 RAM으로부터 판독되고 있을 때 이러한 데이터를 계산하는 것이 있다. 그러나, 대안적인 경우에, 히스토그램은 각 행에 대해 초당 프레임 율의 수배에 이르기까지 계산될 것이며, 이점은 전력을 소모할 것이다.

버퍼가 필요한 출력 부하에서 안정하게 되도록 버퍼의 구성을 제어하기 위해 이러한 히스토그램 데이터를 사용하는 여러 방식이 있다.

도 7은 히스토그램 데이터가 간단한 2단 증폭기의 용량성 구동 성능을 변경시키는데 사용되는 제 1 예를 도시한다. 종래의 2단 회로(80)는 병렬로 추가적인 출력단(82)을 더함으로써 확장된다. 이들 추가적인 출력단(82)은 히스토그램 정보(H0, H1, H2 및 H3)로부터의 제어 하에서 동작 가능하게 된다. 따라서, 다수의 출력단은 필요한 출력 부하의 함수로 동작하도록 스위칭될 수 있다. 이점은, 저출력 요구가 있을 때 저전력 소모가 유지될 수 있게 하지만, 버퍼를 통해 흐르는 전류를 증가시킴으로써 고출력 요구가 허용되게 할 수 있다. 이러한 방식으로, 제 2단은 부하 커패시턴스를 정합시키도록 제어될 수 있어, 이를 통해 서로 다른 부하에 대한 유사한 설정 특성을 제공할 수 있다. 예컨대, 출력 임피던스, 슬루율(slew rate) 및 안정성의 여유치(margin)가 선택된 출력단에서 스위칭함으로써 제어될 수 있다. 예시된 회로에서, 출력단 스위칭의 "분해능"이 4개의 열이므로, 최저값에서 최고값으로 변하는 용량성 부하를 최저값보다 4배인 인자로 구동시킬 수 있을 필요가 있다. 도시된 예에서, 하나의 출력 구성은 1 내지 4개의 열을 위한 것이고, 그 다음 구성은 5 내지 16개의 열을 위한 것이며, 이러한 방식으로 구성된다. 증폭기의 출력단을 조정하는 이러한 방법은 버퍼의 출력 임피던스를 효과적으로 조정하여 필요한 출력 부하에 대한 안정성을 유지한다. 미사용된 버퍼는 전원이 차단되어 다시 총 전력을 감소시킬 수 있다.

물론, 원하는 출력 부하에 따라, 버퍼 구성을 변경하기 위한 다른 구조가 있다. 예컨대, 버퍼는 바이어스 전류 입력을 가질 수 있다. 그런 다음, 바이어스 전류는 출력 부하의 함수로 변경되어 원하는 정합을 제공할 수 있다. 대안적으로, 버퍼에는 버퍼 부하 커패시터가 제공될 수 있다. 출력 부하가 증가됨에 따라, 전체적인 부하 커패시턴스(버퍼 부하 커패시턴스 및 출력 부하 커패시턴스)가 아주 일정하게 유지하도록, 버퍼 부하 커패시터가 회로로부터 스위칭될 수 있다.

도 8은 각 신호 레벨 라인이 두 개의 버퍼(54a 및 54b)와 관련되는 배열을 도시한다. 두 버퍼 각각은 서로 다른 출력 부하에 적합하게 되어 있다. 두 버퍼 중 하나가 버퍼 출력이 스위칭되는 열의 개수에 따라 선택된다. 따라서, 입력(60)에서의 히스토그램 데이터는 상보적인 쌍(complementary pairs)으로 배열된 스위치(62)를 제어한다. 이것은 최대 출력 부하 변동이 절반이 되게 할 수 있다. 각 신호 레벨 라인은 물론 더 많은 개수의 버퍼와 관련될 수 있다.

도 9의 예에서, 추가적인 버퍼(92)가 제공되며, 개별 버퍼 출력이 스위칭될 열의 개수가 열의 총 개수의 절반을 초과할 때 이 추가적인 버퍼(92)는 사용된다. 따라서, 만약 도 9의 버퍼(540)가 {히스토그램 데이터(60)로부터 결정된 바와 같이} 행 내의 절반 이상의 픽셀에 공급한다면, 스위칭 매트릭스(94)는 대응하는 신 호 레벨(V1)을 그레이 레벨 생성기(50)로부터 추가적인 버퍼(92)로 경로지정한다. 버퍼(92)의 출력은 일부 열을 구동시키는데 사용되는 반면, 버퍼(540)의 출력은 기타 열을 구동시키는데 사용된다. 그런 다음, 스위칭 매트릭스(56)는 N+1개의 신호 레벨을 수신하며, 하나의 신호 레벨이 행 내의 절반 이상의 픽셀에 필요할 때, 이러한 부하가 상기 신호 레벨을 위한 버퍼와 추가적인 버퍼 사이에 공유되도록 히스토그램(60)이 스위칭 매트릭스(56)를 제어하는데 사용된다.

개별적인 버퍼의 필요한 출력 부하 범위가 더 감소되게 하는 둘 이상의 추가적인 버퍼가 있을 수 있다.

용어 "행(row)" 및 "열(column)"은 상세한 설명 및 청구항에서 다소 임의적이다. 이들 용어는, 공통 연결을 공유하는 요소들의 직교 라인을 갖는 요소 어레이가 있음을 명백히 설명하고자 한다. 비록 행이 보통 디스플레이의 측면 사이를 지나는 것으로 간주되고, 열이 상하를 지나는 것으로 간주되지만, 이들 용어의 사용은 이러한 관점으로 제한되고자 하지 않는다.

열 회로는 집적회로로 구현될 수 있으며, 본 발명은 또한 상술한 디스플레이 구조를 구현하기 위한 열 회로에 관한 것이다.

본 발명의 기타 특성은 당업자에게 명백할 것이다.

상술한 바와 같이, 본 발명은, 능동 매트릭스 디스플레이 디바이스에서 열 구동기 회로에 필요한 버퍼의 수를 줄이는데 이용된다.

Claims (15)

1. 행 및 열(rows and columns)로 배열된 액정 픽셀 어레이를 포함하는 디스플레이 디바이스로서,

   픽셀의 각 열은 픽셀 구동 신호가 제공되는 열 전도체를 공유하고, 열 어드레스 회로가 상기 픽셀 구동 신호를 생성하기 위해 제공되며, 상기 열 어드레스 회로는 분리된 신호 레벨 라인 상에 열 어드레스 회로에 의해 생성될 수 있는 모든 구동 신호 레벨을 생성하기 위한 회로와 각 신호 레벨 라인에 연결된 버퍼를 포함하며, 이 버퍼의 출력은 상기 열 상에 선택 가능하게 스위칭될 수 있으며, 상기 열 어드레스 회로는 각 열에 제공될 상기 신호 레벨을 저장하기 위한 메모리를 더 포함하며, 상기 버퍼는 상기 저장된 신호 레벨에 따라 제어되는, 디스플레이 디바이스.
2. 제 1 항에 있어서, 각 버퍼로의 바이어스 전류는 상기 버퍼 출력이 스위칭될 열의 개수에 따라 제어되는, 디스플레이 디바이스.
3. 제 1 항에 있어서, 각 신호 레벨 라인은 서로 다른 출력 부하에 각각 적합한 복수의 버퍼에 연결되고, 상기 복수의 버퍼 중 하나의 버퍼는 상기 버퍼 출력이 스위칭될 열의 개수에 따라 선택되는, 디스플레이 디바이스.
4. 제 3 항에 있어서, 각 신호 레벨 라인은 두 개의 버퍼에 연결되는, 디스플레이 디바이스.
5. 제 1 항에 있어서, 각 버퍼는 복수의 출력단을 가지며, 사용된 출력단의 개수는 상기 버퍼 출력이 스위칭될 열의 개수에 따라 제어되는, 디스플레이 디바이스.
6. 제 1 항에 있어서, 추가적인 버퍼를 더 포함하며, 개별적인 버퍼 출력이 스위칭될 열의 개수가 열의 전체 개수의 절반을 초과할 때, 상기 추가적인 버퍼가 사용되는, 디스플레이 디바이스.
7. 제 6 항에 있어서, 복수의 추가적인 버퍼가 제공되며, 개별적인 버퍼 출력이 스위칭될 열의 개수가 열의 전체 개수의 미리 결정된 부분(fraction)을 초과할 때 상기 추가적인 버퍼가 사용되는, 디스플레이 디바이스.
8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 각 픽셀은 박막 트랜지스터 스위칭 디바이스와 액정 셀을 포함하며, 픽셀의 각 행은, 이 행에서의 픽셀 내의 박막 트랜지스터의 게이트에 연결되는 행 전도체를 공유하며, 행 구동기 회로는 상기 행의 상기 픽셀 내의 상기 트랜지스터의 스위칭을 제어하기 위한 행 어드레스 신호를 제공하는, 디스플레이 디바이스.
9. 행 및 열로 배열된 액정 픽셀 어레이를 포함하는 디스플레이 디바이스에 픽셀 구동 신호를 제공하는 방법으로서,

   열 어드레스 회로에 의해, 분리된 신호 레벨 라인 상에 생성될 수 있는 모든 픽셀 구동 신호 레벨을 생성하는 단계와;

   상기 신호 레벨 라인을 통해 상기 픽셀 구동 신호 레벨 각각을 상기 신호 레벨 라인과 연결된 버퍼에 제공하는 단계와;

   픽셀의 행을 위해 필요한 상기 픽셀 구동 신호에 대응하는 데이터(60)를 메모리에 저장하는 단계와;

   상기 데이터(60)에 기반하여, 상기 구동 신호 각각에 의해 어드레싱될 상기 행 내의 픽셀의 필요한 개수를 계산하는 단계와;

   상기 픽셀의 계산된 개수에 따라 상기 버퍼를 제어하는 단계와;

   어드레싱될 상기 행에 대한 행 어드레스 기간 동안에 상기 버퍼의 출력을 상기 열에 스위칭하는 단계

   를 포함하는, 픽셀 구동 신호를 제공하는 방법.
10. 제 9 항에 있어서, 상기 버퍼를 제어하는 단계는 적절한 바이어스 전류를 상기 버퍼에 인가하는 단계를 포함하는, 픽셀 구동 신호를 제공하는 방법.
11. 제 9 항에 있어서, 상기 버퍼를 제어하는 단계는 각 픽셀 구동 신호 레벨을 위한 대체 버퍼(alternative buffers) 사이를 선택하는 단계를 포함하는, 픽셀 구동 신호를 제공하는 방법.
12. 제 9 항에 있어서, 상기 버퍼를 제어하는 단계는 각 버퍼에 연결될 출력단의 개수를 선택하는 단계를 포함하는, 픽셀 구동 신호를 제공하는 방법.
13. 제 9 항에 있어서, 상기 버퍼를 제어하는 단계는, 개별적인 버퍼 출력이 스위칭될 열의 개수가 총 열의 개수의 절반을 초과할 때 상기 개별적인 버퍼의 출력 부하를 공유하도록 추가적인 버퍼를 사용하는 단계를 포함하는, 픽셀 구동 신호를 제공하는 방법.
14. 제 13 항에 있어서, 복수의 추가적인 버퍼가, 이러한 버퍼 출력이 스위칭될 열의 개수가 총 열의 개수의 미리 결정된 비율을 초과할 때, 하나 이상의 버퍼의 출력 부하를 공유하도록 사용되는, 픽셀 구동 신호를 제공하는 방법.
15. 액정 디스플레이의 열을 구동하기 위한 열 어드레스 회로로서, 분리된 신호 레벨 라인 상에 열 어드레스 회로에 의해 생성될 수 있는 모든 구동 신호 레벨을 생성하기 위한 회로와, 각 신호 레벨 라인에 연결된 버퍼를 포함하며, 상기 버퍼의 출력이 열 출력 상에 선택 가능하게 스위칭될 수 있으며, 상기 열 어드레스 회로는,

    각 열에 제공될 상기 신호 레벨을 저장하기 위한 메모리를 더 포함하며, 상기 버퍼는 상기 저장된 신호 레벨에 따라 제어되는, 열 어드레스 회로.

Images