KR100851797B1 - 유기 전계발광 디스플레이 패널 - Google Patents

유기 전계발광 디스플레이 패널 Download PDF

Info

Publication number
KR100851797B1
KR100851797B1 KR1020070016764A KR20070016764A KR100851797B1 KR 100851797 B1 KR100851797 B1 KR 100851797B1 KR 1020070016764 A KR1020070016764 A KR 1020070016764A KR 20070016764 A KR20070016764 A KR 20070016764A KR 100851797 B1 KR100851797 B1 KR 100851797B1
Authority
KR
South Korea
Prior art keywords
electrode
organic
organic electroluminescent
less
partition wall
Prior art date
Application number
KR1020070016764A
Other languages
English (en)
Other versions
KR20070082581A (ko
Inventor
요시아키 나가라
가즈노리 기타무라
요시후미 후지타
히로무 이와타
다케시 야마구치
요시후미 가토
Original Assignee
가부시키가이샤 도요다 지도숏키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도요다 지도숏키 filed Critical 가부시키가이샤 도요다 지도숏키
Publication of KR20070082581A publication Critical patent/KR20070082581A/ko
Application granted granted Critical
Publication of KR100851797B1 publication Critical patent/KR100851797B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/17Passive-matrix OLED displays
    • H10K59/173Passive-matrix OLED displays comprising banks or shadow masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 전계발광 디스플레이 패널은 기판, 기판 상에 평행한 스트라이프 (stripes) 를 형성하는 복수의 제 1 전극, 제 1 전극과 교차하는 전기절연성의 복수의 격벽, 제 1 전극 및 격벽 상에 형성되는 유기 전계발광층, 유기 전계발광층 상에 배치되는 복수의 제 2 전극 및 차단막을 구비한다. 제 2 전극은 격벽에 평행한 스트라이프를 형성한다. 유기 전계발광 소자는 제 1 및 제 2 전극의 각 교차부에 형성된다. 차단막은 제 1 전극, 유기 전계발광층, 격벽 및 제 2 전극의 노출된 부분을 피복한다. 각 격벽은 폭이 넓은 선단부를 갖는 역 테이퍼상 (tapered) 부분을 가진다. 역 테이퍼상 부분의 테이퍼면과 기판에 평행한 면에 의해 형성되는 각도 θ 는 50 도 이상 80 도 이하이며, 격벽의 높이는 1.5㎛ 이상 6.0㎛ 이하이다. 차단막은 질화규소로 형성되며 그 두께는 0.7㎛ 이상 4.0㎛ 이하이다.
유기 전계발광 디스플레이 패널, 유기 EL, 유기 소자, 차단막, 격벽

Description

유기 전계발광 디스플레이 패널{ORGANIC ELECTROLUMINESCENT DISPLAY PANEL}
도 1a 는 일 실시형태에 따른 유기 EL 디스플레이 패널의 개략 부분 사시도이다.
도 1b 는 도 1a 에 도시된 유기 EL 디스플레이 패널의 부분 모식 단면도이다.
도 2a 내지 2C 는 유기 EL 디스플레이 패널의 제조 과정을 도시하는 부분 모식 단면도이다.
※도면의 주요 부분에 대한 부호의 설명
11: 유기 EL 디스플레이 패널 12: 기판
13: 제 1 전극 14: 격벽
14a: 역 테이퍼상 (tapered) 부분 14b: 베이스
15: 유기 EL 층 16: 제 2 전극
17: 차단막 18: 유기소자
19: 절연막
본 발명은 유기 전계발광 디스플레이 패널 (이하, 유기 전계발광은 필요에 따라 유기 EL 로 칭함) 에 관한 것이며, 상세하게는 패시브 매트릭스형 (passive matrix) 의 유기 전계발광 디스플레이 패널에 관한 것이다.
유기 EL 디스플레이 패널은 제 1 전극 (양극) 과 제 2 전극 (음극) 과의 사이에 유기 EL 층이 형성된다. 패시브 매트릭스형의 유기 EL 디스플레이 패널을 형성하는 경우는, 유기 EL 층을 형성한 후에 제 2 전극을 제 1 전극과 직교하는 평행한 스트라이프상 (stripes) 으로 형성할 필요가 있다. 이때, 인접하는 제 2 전극 간의 절연성을 확보하기 위해, 제 2 전극과 평행하게 연장되는 격벽을 형성하는 것이 이루어지고 있다.
예를 들어, 일본 공개특허공보 평 8-315981 호에는, 기판 상에 평행하게 형성되는 제 1 전극과 직교하는 방향으로 연장되도록 역 테이퍼상 격벽을 형성하며, 유기 EL 층 상에 형성된 제 2 전극 간이나 제 2 전극과 제 1 전극 간의 절연성을 확보하는 것이 개시되어 있다.
또한, 유기 EL 재료는 수분과 산소에 약하기 때문에, 유기 EL 소자를 차단시킬 필요가 있다. 종래에는, 차단수단으로서 유리제나 스테인리스스틸제의 차단캔 (커버 케이스) 이 사용되고 있다. 그러나, 차단캔을 사용한 구성에서는 유기 EL 디스플레이 패널의 두께가 상당히 증대되어, 박형화에 지장을 일으킨다. 그에 따라, 박형화를 추구하는 경우는, 무기막에 의해 차단이 이루어지고 있다.
상기 일본 공개특허공보 평 8-315981 에서는, 제 2 전극을 형성한 후, 절연성 차단막을, 기판을 자공전시킨 증착법, 스퍼터링법 (sputtering), CVD 방법 등 재료를 구성 뒤의 공간으로 들어가게 하는 방법으로 성막하는 것이 개시된다. 그리고, 격벽의 높이를 5.6㎛, 격벽의 테이퍼면과 기판으로부터의 법선의 각도가 30 도, 절연 차단막을 SiO2 로써 1㎛ 의 두께로 성막한 예가 개시되어 있다.
격벽은 제 2 전극을 서로 분할하는 기능을 한다. 격벽이 높아질수록, 제 2 전극을 확실하게 분할할 수 있다. 그러나, 격벽에 의해 차단되는 부분에 차단막이 증착되기 어려워진다. 이는 차단성이 저하된다. 반면, 격벽이 낮아질수록, 차단성은 더욱 향상된다. 그러나, 제 2 전극의 분할되기 어려워진다. 또한, 격벽의 테이퍼면과 기판에 평행한 면에 의해 형성되는 각도가 작을수록, 제 2 전극의 분할성은 높아된다. 그러나 각 격벽의 기단부의 폭이 좁아지고, 격벽의 강도가 저하된다.
또한, 유기 EL 디스플레이 패널의 박형화를 위해 차단막을 사용하는 경우, 격벽의 존재로 인해 유기 EL 소자 위에 차단막을 균일한 두께로 형성하기 어렵다. 차단막의 두께가 얇다면 두께의 불균일로 인해 얇은 부분에서의 차단성이 불충분하게 된다. 차단막이 두꺼울수록, 유기 EL 재료를 수분이나 산소로부터 유기 EL 재료를 보호하는 의미로서의 차단성이 더 향상된다. 그러나, 차단막이 두꺼워지면, 차단막의 응력에 의해 유기 EL 층과 전극 (층) 과의 계면에서 박리가 발생한다는 문제가 있다. 또한, 제조 비용도 증가된다.
상기 일본 공개특허공보 평 8-315981 호는, 차단 재료를 구성 뒤의 공간으로 들어가도록 하는 방법으로 성막하며, SiO2 로써 1㎛ 의 두께로 형성하는 것이 개시 되어 있다. 그러나 차단막에 관한 자세한 설명은 개시하지 않는다.
본 발명의 목적은 박형화를 도모하는 형태로, 양호한 제 2 전극 분할성과 내구성을 구비한 패시브 매트릭스형의 유기 EL 디스플레이 패널을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 일 태양에서는, 기판, 기판 상에 평행한 스트라이프를 형성하는 복수의 제 1 전극, 제 1 전극과 교차하는 전기절연성의 복수의 격벽, 제 1 전극 및 격벽 상에 형성되는 유기 전계발광층, 유기 전계발광층 상에 배치되는 복수의 제 2 전극 및 차단막을 구비한다. 제 2 전극은 격벽에 평행한 스트라이프를 형성한다. 유기 전계발광 소자는 제 1 및 제 2 전극의 각 교차부에 형성된다. 차단막은 제 1 전극, 유기 전계발광층, 격벽 및 제 2 전극의 노출된 부분을 피복한다. 각 격벽은 폭이 넓은 선단부를 갖는 역 테이퍼상 부분을 가진다. 역 테이퍼상 부분의 테이퍼면과 기판에 평행한 면에 의해 형성되는 각도 θ 는 50 도 이상 80 도 이하이며, 격벽의 높이는 1.5㎛ 이상 6.0㎛ 이하이다. 차단막은 질화규소로 형성되며 그 두께는 0.7㎛ 이상 4.0㎛ 이하이다.
이하, 본 발명의 구체적인 일 실시형태를 도 1a 내지 2C 를 참조하여 설명한다. 또한, 도 1a 내지 2C 는 유기 EL 디스플레이 패널의 구성을 모식적으로 도시한다. 도시의 목적으로, 일부 소자의 치수가 과장되었다. 즉, 도면 내 일부 소자의 폭, 길이 및 두께의 비는 실측비와 다르다.
도 1a 는 차단막이 생략된 유기 EL 디스플레이 패널을 도시하는 개략 사시도이다. 도 1a 및 1B 에 나타낸 바와 같이, 유기 EL 디스플레이 패널 (11) 은 기판 (12), 제 1 전극 (13), 격벽 (14) 및 유기 전계발광 (EL) 층 (15) 을 구비하고 있다. 제 1 전극 (13) 은 기판 (12) 상에 형성되어 스트라이프상으로 형성된다. 격벽 (14) 은 제 1 전극 (13) 을 교차한다. 각 유기 EL 층 (15) 은 제 1 전극 중 하나에 제공된다. 또한, 유기 EL 디스플레이 패널 (11) 은 제 2 전극 (16) 및 차단막 (17) 을 가진다. 제 2 전극 (16) 은 유기 EL 층 (15) 상에 배치되며 격벽 (14) 에 평행하다. 제 1 전극 (13) 과 제 2 전극 (16) 의 각 교차점에서, 유기 EL 층 (15) 은 전극 (13 및 16) 사이에 제공된다. 제 1 전극 (13), 제 2 전극 (16) 및 유기 EL 층 (15) 의 적층 부분 각각이 유기 전계발광 (EL) 소자 (18) 를 형성한다. 유기 EL 디스플레이 패널 (11) 은 기판 (12) 상에 매트릭스상으로 배열된 유기 EL 소자 (18) 를 구비한다.
기판 (12) 으로서 투명 유리 기판이 사용된다.
제 1 전극 (13) 은 양극을 구성하며, 공지의 유기 EL 소자에서 투명 전극으로서 사용되는 인듐 산화주석 (ITO) 으로 형성되어 있다. 각 제 1 전극 (13) 간에는 제 1 전극과 실질상 동일한 두께를 가지는 절연막 (19) 이 형성되어 있다. 제 1 전극 (13) 의 표면과 절연막 (19) 의 표면은 실질상 서로 동일 평면으로 형성되어 있다. 이 실시형태에서, 절연막 (19) 은, 폭이 제 1 전극 (13) 의 폭보다 크게 형성되어 있다. 예를 들어, 절연막 (19) 의 폭과 제 1 전극 (13) 의 폭의 비가 5:3 으로 형성되어 있다. 절연막 (19) 은 포지티브 레지스트 (positive resist) 로 형성되어 있다.
격벽 (14) 은 베이스 (14a) 및 역 테이퍼상 부분 (14b) 으로 구성되어 있다. 베이스 (4a) 는 제 1 전극 (13) 에 교차되도록 형성되어 있으며, 역 테이퍼상 부분 (4b) 은 베이스 (14a) 상에 형성되어 있다. 즉, 격벽 (14) 은 선단측정폭이 넓은 역 테이퍼상 부분 (4b) 을 가지도록 형성되어 있다. 베이스 (14a) 는 역 테이퍼상 부분 (14b) 의 선단의 폭보다 넓은 폭을 가지고 있다. 역 테이퍼상 부분 (14b) 의 선단의 폭과 베이스 (14a) 의 폭의 비는 3:5 로 형성되어 있다. 각 격벽 (14) 은 인접하는 역 테이퍼상 부분 (14b) 의 간격이 역 테이퍼상 부분 (14b) 의 선단의 폭의 수배가 되도록 형성되어 있다. 격벽 (14) 의 베이스 (14a) 는 포지티브 레지스트로 형성되어 있다. 역 테이퍼상 부분 (14b) 은 네거티브 레지스트 (negative resist) 로 형성되어 있다.
격벽 (14) 은 역 테이퍼상 부분 (14b) 의 테이퍼면과 기판에 평행한 면에 의해 형성되는 각도 θ 가 50 도 이상 80 도 이하, 바람직하게는 60 도 이상 70 도 이하, 더 바람직하게는 65 도와 같게 되도록 형성된다. 또한, 격벽 (14) 은 각 역 테이퍼상 부분 (14b) 의 높이 H 가 1.5㎛ 이상 6.0㎛ 이하, 바람직하게는 2.0㎛ 이상 4.5㎛ 이하, 더 바람직하게는 2.9㎛ 이상 4.0㎛ 이하가 되도록 형성된다.
유기 EL 층 (15) 은 제 1 전극 (13) 측으로부터 순서대로, 정공 주입층, 정공 전송층, 발광층, 전자 전송층 및 전자 주입층을 적층하여 형성되어 있다.
제 2 전극 (16) 은 음극을 구성하며, 예를 들어 알루미늄과 같은 유기 EL 소자의 음극에 적합한 금속으로 형성되어 있다. 또한, 제 2 전극 (16) 은 광반사 성을 갖는다. 즉, 각 유기 EL 소자 (18) 는 유기 EL 층 (15) 으로부터 발생한 광이 기판 (12) 측으로부터 나오는 (출사되는), 소위 "보텀 에미션 타입 (bottom emission type)" 이다.
차단막 (17) 은 제 1 전극 (13), 유기 EL 층 (15), 격벽 (14) 및 제 2 전극 (16) 의 노출 부분, 즉, 차단막 (17) 의 형성 이전에 노출되어 있는 부분을 피복하도록 형성되어 있다. 단, 제 1 전극 (13) 및 제 2 전극 (16) 의 단자부에는 차단막 (17) 이 형성되지 않는다. 차단막 (17) 은 질화규소로 형성되며, 막 두께는 0.7㎛ 이상 4.0㎛ 이하, 바람직하게는 1.2㎛ 이상 3.0㎛ 이하, 더 바람직하게는 1.5㎛ 이상 2.0㎛ 이하이다. 기판 (12) 의 차단막 (17) 이 형성되어 있는 측면에 격벽 (14) 의 존재로 인해, 차단막 (17) 의 두께는 위치에 따라 달라진다. 따라서, 이 명세서에서 차단막 (17) 의 두께라고 하는 경우는, 기판 (12) 에 평행한 차단막 (17) 부분의 두께를 의미한다.
다음으로, EL 디스플레이 패널 (11) 의 제조 방법이 설명된다.
먼저, 패터닝 공정에서, 기판 (12) 상에 투명 전극을 구성하는 ITO 막을 형성한다. ITO 막은, 스퍼터링법, 진공 증착법 및 이온 증착법 등 공지의 박막 형성방법에 의해 형성된다. 다음으로, 이 ITO 막은 에칭되어 제 1 전극 (13) 을 스트라이프상으로 형성한다.
다음으로, 절연막 (19) 이 제 1 전극 (13) 사이의 공간을 채우도록 형성된다. 절연막 (19) 은 포지티브 레지스트를 사용한 포토리소그래프법에 의해 형성된다.
다음의 격벽 형성 공정에서는, 격벽 (14) 이 형성된다. 격벽 형성 공정은 베이스 (14a) 를 형성하는 베이스 형성 공정과, 역 테이퍼상 부분 (14b) 을 형성하는 역 테이퍼상 부분 형성 공정을 구비하고 있다. 베이스 형성 공정에서는, 포지티브 레지스트를 사용한 포토리소그래프법에 의해 베이스 (14a) 가 제 1 전극 (13) 및 절연막 (19) 과 직교하는 상태로 형성되어 있다. 상술하면, 스핀 코팅을 통하여 포지티브 레지스트를 도포한 후, 포지티브 레지스트를 핫 플레이트로 가열한다. 그 후, 포지티브 레지스트는 베이스 (14a) 가 되는 부분을 제외하고 자외선이 조사된다. 그 후, 현상되어 베이스 (14a) 가 형성된다. 베이스 (14a) 는 그 후 베이킹 (bake) 된다.
다음으로, 역 테이퍼상 부분 형성 공정에서, 네거티브 레지스트를 사용한 포토리소그래프법에 의해 역 테이퍼상 부분 (14b) 이 베이스 (14a) 상에 형성된다. 먼저, 도 2a 에 도시된 바와 같이 베이스 (14a) 및 제 1 전극 (13) 을 피복하도록, 스핀 코팅법으로 네거티브 레지스트 (20) 가 소정의 두께로 도포된다. 도포된 네거티브 레지스트 (20) 는 핫 플레이트에 의해 가경화된다. 역 테이퍼상 부분 (14b) 의 높이 H 는 스핀 코팅시 스핀 코터의 회전 속도를 변경함으로써 조정될 수 있다. 다음으로, 역 테이퍼상 부분 (14b) 의 선단부의 폭에 대응하는 부분이 자외선에 노광된 후, 현상된다. 네거티브 레지스트 (20) 는 광에 노광된 면에 가까운 부분에서 광경화가 진행되기 용이하다. 따라서, 자외선이 네거티브 레지스트 (20) 에 대해 수직 방향으로부터 조사된다 하더라도, 도 2b 에서 도시되는 바와 같이 현상은 베이스 (14a) 상에 역 테이퍼상 부분 (14b) 이 형성되도록 한다. 현상 후, 네거티브 레지스트 (20) 는 베이킹로에서 베이킹된다. 역 테이퍼상 부분 (14b) 의 각도 θ 는 베이킹 온도를 변경함으로써 조정될 수 있다.
기판 (12) 을 UV/오존 세정시킨 후, 유기 EL 층 형성 공정을 통하여 유기 EL 층 (15) 이 형성된다. 유기 EL 층 (15) 은 유기 EL 층 (15) 을 구성하는 각 층이 공지된 진공 증착법에 의해 형성됨으로써 형성된다. 각 구성 층의 두께는, 예를 들어 1nm 이상 100nm 이하의 범위이다.
다음으로, 제 2 전극 형성 공정에서는, 유기 EL 층 (15) 을 피복하는 제 2 전극 (16) 이 제 1 전극 (13) 과 교차하는 평행한 스트라이프상으로 형성된다. 제 2 전극 (16) 은 알루미늄 (Al) 을 증착하는 것으로 형성된다. 그 결과, 도 2c 에 나타나는 상태가 된다.
다음으로, 차단막 형성 공정에서는 차단막 (17) 이 형성된다. 차단막 (17) 은 제 2 전극 (16) 이 형성된 후, 진공일환으로 공지의 플라즈마 CVD 방법으로 질화규소를 증착함에 의해 형성된다. 차단막 (17) 의 막 두께는 플라즈마 CVD 의 증착 시간을 제어함으로써 조정될 수 있다.
실시예
이하, 실시예에 의해 본 발명을 더욱 상세하게 설명한다.
기판 (12) 으로서 크기 200mm×200mm 및 두께 0.5mm 의 무알칼리 유리 판을 사용하여 다음의 기본 조건으로 평가용 유기 EL 디스플레이 패널 (11) 을 형성하였다. 제 1 전극 (13) 의 폭은 15㎛이고 제 1 전극 (13) 의 두께는 200nm 이었다. 절연막 (19) 의 폭은 25㎛ 이었다. 격벽 (14) 의 베이스 (14a) 의 폭 은 25㎛ 이었고 베이스 (14a) 의 두께는 1㎛ 이었다. 역 테이퍼상 부분 (14b) 의 선단부의 폭은 15㎛ 이었다. 격벽 (14) 사이의 간격은 60㎛ 이었다. 제 2 전극 (16) 의 두께는 150㎛ 이었다. 유기 EL 층 (15) 은 다음의 구성으로 하였다.
정공 주입층으로서 두께 100nm 의 구리 프탈로시아닌 (CuPc) 층, 정공 전송층으로서 두께 200nm 의 디페닐 나프틸 디아민 (NPD) 층이 각각 사용되었다. 호스트 재료로서 Alq3 를, 도펀트로서 DCJTB 를 포함하는 발광층이 두께 30nm 를 가지도록 형성되었다. DCJTB 의 양은 Alq3 의 양에 대하여 2wt% 가 되도록 함유되어 있다. 막 두께 20nm 의 Alq3 층이 전자전송층, 막 두께 1nm 의 리튬 플로이드 (LiF) 층이 전자주입층으로서 각각 사용되었다.
그리고, 역 테이퍼상 부분 (14b) 의 높이 H 를 1.3㎛ 이상 6.5㎛ 이하의 범위에서 변경하였으며, 각도 θ 를 40 도 이상 85 도 이하의 범위에서 변경하였다. 차단막 (17) 의 두께를 0.5㎛ 이상 5.0㎛ 이하의 범위에서 변경하였다. 이러한 방식으로, 각 조건을 조합한 시료 (유기 EL 디스플레이 패널 (11)) 를 조정하여, 제 2 전극 (음극) 의 절연성 및 차단성을 평가하였다. 또한, 격벽 (14) 의 높이 H, 각도 θ 및 차단막 (17) 의 두께를 유기 EL 디스플레이 패널 (11) 의 단면 관찰을 통해 측정하였다.
네거티브 레지스트 용액의 도포시에 일어나는 스핀 코스터의 회전수와 두께와의 관계가 시험을 통해 획득되었으며, 그 후 희망 높이 H 에 대응하는 회전수로서 스핀 코스터를 구동함으로써 역 테이퍼상 부분 (14b) 의 희망 높이 H 가 획득되 었다. 노광량, 포스트 베이킹 온도 및 시간과 각도 θ 와의 관계가 시험을 통해 획득되었으며, 그 후 각도 θ 에 대응하는 노광량 및 포스트 베이킹 조건에서 노광 및 포스트 베이킹을 실시함으로써 역 테이퍼상 부분 (14b) 의 희망 각도 θ 가 획득되었다. 플라즈마 CVD 의 증착 시간과 형성된 막의 두께와의 관계가 시험을 통해 획득되었으며, 그 후 희망 두께에 대응하는 증착 시간에 대해 플라즈마 CVD 를 실시함으로써 차단막 (17) 의 희망 두께가 획득되었다.
음극 분할성 평가
음극 분할성은 인접한 제 2 전극 (16) 이 서로 전기적으로 계속적인지 아닌지 검사함으로써 평가되었다. 구체적으로는, 모든 제 1 전극 (13) 을 전원의 플러스 단자에 접속하고, 제 2 전극 (16) 을 마이너스 단자에 하나씩 접속하였다. 이 때, 유기 EL 층 (15) 의 발광 가능성이 검사되었다. 인접한 제 2 전극 (16) 과 전기적으로 계속적인 제 2 전극 (16) 의 비율 (백분율) 이 30% 이상인 경우는 × 로 표시되었고, 비율이 30% 미만 10% 이상인 경우는 △ 로 표시되었고, 비율이 10% 미만인 경우는 ○ 로 표시되었다.
차단성 평가
유기 EL 디스플레이 패널의 시료를 온도 60℃ 및 상대 습도 60% 에서 500 시간 동안 방치한 후, 발광 시험을 실시하여, 전 화소 면적에 대한 발광 면적의 비율 (백분율) 이 구해졌다. 발광 비율이 60% 이하인 경우에는 × 로 표시되었으며, 비율이 60% 초과 90% 미만인 경우에는 △ 로 표시되었고, 비율이 90% 이상인 경우에는 ○ 로 표시되었다.
평가 결과가 표 1,2 및 3 에 나타나 있다.
표 1
높이 H (㎛) 각도 θ (도) 차단막 두께 (㎛) 음극 분할성 차단성
1.3 60 1.8 ×
1.5 60 1.8
2.0 60 1.8
2.9 60 1.8
3.6 60 1.8
4.0 60 1.8
4.5 60 1.8
6.0 60 1.8
6.5 60 1.8 ×
표 2
높이 H (㎛) 각도 θ (도) 차단막 두께 (㎛) 음극 분할성 차단성
2.9 40 1.8 ×
2.9 50 1.8
2.9 60 1.8
2.9 65 1.8
2.9 70 1.8
2.9 80 1.8
2.9 85 1.8 ×
또한, 차단막의 두께가 3.6㎛ 인 때에도 동일한 결과가 획득되었다.
표 3
높이 H (㎛) 각도 θ (도) 차단막 두께 (㎛) 음극 분할성 차단성
2.9 60 0.5 ×
2.9 60 0.7
2.9 60 1.2
2.9 60 1.5
2.9 60 1.8
2.9 60 2.5
2.9 60 3.0
2.9 60 4.0
2.9 60 5.0 ○*
*유기 EL 층과 전극과의 계면에서 박리가 발생
또한, 각도 θ 가 65 도인 때에도 동일한 결과가 획득되었다.
표 1 로부터 명백한 바와 같이, 음극 분할성 평가는, 역 테이퍼상 부분 (14b) 의 높이가 1.3㎛ 인 때 ×, 높이 H 가 1.5㎛ 인 때 △, 높이 H 가 2.0㎛ 이상 6.5㎛ 이하의 범위인 때 ○ 가 되었다. 차단성 평가는, 역 테이퍼상 부분 (14b) 의 높이가 6.5㎛ 인 때 ×, 높이 H 가 6.0㎛ 인 때 △, 높이 H 가 1.3㎛ 이상 4.5㎛ 이하 범위인 때 ○ 가 되었다.
평가가 × 인 것은 불합격이다. 그러나, 평가가 △ 인 것은 평가 ○ 의 것에 비교하여 생산율은 낮으나 불합격이라고는 할 수 없다. 따라서, 음극 분할성 및 차단성의 평가로부터 격벽 (14) 은, 역 테이퍼상 부분 (14b) 의 높이 H 는 1.5㎛ 이상 6.0㎛ 이하, 바람직하게는 2.0㎛ 이상 4.5㎛ 이하, 더 바람직하게는 2.9㎛ 이상 4.0㎛ 이하가 된다.
표 2 로부터 명백한 바와 같이, 음극 분할성 평가는, 역 테이퍼상 부분 (14b) 의 각도 θ 가 85 도인 때 ×, 각도 θ 가 80 도인 때 △, 각도 θ 가 40 도 이상 70 도 이하의 범위인 때 ○ 가 되었다. 차단성 평가는, 역 테이퍼상 부분 (14b) 의 각도 θ 가 40 도인 때 ×, 각도 θ 가 50 도인 때 △, 각도 θ 가 60 이상 85 이하 범위인 때 ○ 가 되었다. 그러나, 평가가 × 인 것은 불합격이었다. 평가가 △ 인 것은 평가 ○ 의 것보다 생산율은 낮으나 불합격이라고는 할 수 없다. 따라서, 음극 분할성 및 차단성의 평가로부터 격벽 (14) 은, 역 테이퍼상 부분 (14b) 의 각도 θ 가 50 이상 80 이하 사이의 범위 내, 바람직하게는 60 이상 70 이하의 범위 내가 된다.
표 3 으로부터 명백한 바와 같이, 음극 분할성 평가는, 차단막 (17) 의 두께가 0.5㎛ 이상 5.0㎛ 이하 범위 내인 한 평가가 ○ 로 되었다. 또한, 차단성 평가는, 역 테이퍼상 부분 (14b) 의 두께가 0.5㎛ 인 때 ×, 두께 H 가 0.7㎛ 인 때 △, 두께 H 가 1.2㎛ 이상 5.0㎛ 이하 범위 내인 때 ○ 가 되었다. 또한, 막 두께가 5.0㎛ 인 경우, 발광하지 않은 부분의 관찰을 통해 비발광 부분은 차단성을 악화시키는, 소위 "다크 스팟 (dark spots)" 이 아님이 드러났다. 따라서, 유기 EL 층 (15) 과 제 1 전극 (13), 또는 유기 EL 층 (15) 과 제 2 전극 (16) 간의 계면에서의 박락이 발생하고 있다고 생각되어진다. 따라서, 차단막 (17) 의 두께가 5.0㎛ 인 경우는 차단성에 관해서는 합격이나, 유기 EL 소자 (18) 에 대해 필요한 방습성을 확보하지 못해 불합격이 된다. 따라서, 차단막 (17) 의 두께는 0.7㎛ 이상 4.0㎛ 이하, 바람직하게는 1.2㎛ 이상 3.0㎛ 이하, 더 바람직하게는 1.5㎛ 이상 2.5㎛ 이하가 된다.
본 실시형태는 다음의 효과를 가진다.
유기 EL 디스플레이 패널 (11) 은 제 1 전극 (13), 격벽 (14), 유기 EL 층 (15) 및 제 2 전극 (16) 을 가진다. 제 1 전극 (13) 은 기판 (12) 상에 형성되어 평행한 스트라이프상을 형성한다. 격벽 (14) 은 절연성이며 제 1 전극 (13) 사이에 있다. 유기 EL 층 (15) 은 제 1 전극 (13) 및 격벽 (14) 상에 형성된다. 제 2 전극 (16) 은 유기 EL 층 상에 배치되며 격벽 (14) 에 평행한 스트라이프상으로 형성된다. 제 1 전극 (13), 유기 EL 층 (15), 격벽 (14) 및 제 2 전극 (16) 은 차단막 (17) 에 의해 차단되어 있다. 각 격벽 (14) 은 폭이 넓은 선단부를 갖는 역 테이퍼상 부분을 가진다. 역 테이퍼상 부분 (14b) 의 각 테 이퍼면과 기판에 평행한 면에 의해 형성되는 각도 θ 는 50 도 이상 80 도 이하이다. 역 테이퍼상 부분 (14b) 의 높이는 1.5㎛ 이상 6.0㎛ 이하이다. 차단막은 질화규소로 형성되며 막 두께는 0.7㎛ 이상 4.0㎛ 이하이다. 따라서, 양호한 제 2 전극 분할성과 내구성을 갖는 패시브 매트릭스상 유기 EL 디스플레이 패널 (11) 을 제공하는 것이 가능하다. 또한, 차단막 (17) 을 구성하는 질화규소는 이산화규소의 1.4 배의 밀도를 가지고, 구조가 치밀하기 때문에, 차단막 (17) 은 수분이나 산소가 거의 통과되지 않는다. 따라서, 차단막 (17) 이 이산화규소로 형성되는 경우와 비교하여, 도시된 실시형태는 동일한 두께에서의 차단성을 향상시킨다.
격벽 (14) 은 베이스 (14a) 및 역 테이퍼상 부분 (14b) 으로 구성된다. 베이스 (14a) 는 제 1 전극 (13) 을 교차한다. 역 테이퍼상 부분 (14b) 은 베이스 (14a) 상에 형성되며 역 테이퍼상 부분 (14b) 의 선단부의 폭은 베이스 (14a) 의 폭보다 좁다. 이러한 방식으로, 역 테이퍼상 부분 (14b) 은 제 1 전극 (13) 에 직접적으로 형성되지 않고, 베이스 (14a) 상에, 역 테이퍼상 부분 (14b) 의 선단부의 폭보다 넓은 폭으로 형성된다.
격벽 (14) 의 높이가 2㎛ 이상 4.5㎛ 이하인 때, 제 2 전극의 분할성 및 차단성이 보다 향상된다.
격벽 (14) 의 각도 θ 가 60 도 이상 70 도 이하인 때, 제 2 전극의 분할성 및 차단성이 보다 향상된다.
차단막 (17) 의 두께가 1.2㎛ 이상 4.0㎛ 이하인 때, 차단성이 보다 향상된 다.
본 발명의 정신 또는 범위에서 벗어나지 않고 다수의 다른 특정한 형태들로 본 발명이 실시될 수도 있음이 당업자에게 명백할 것이다. 특히, 본 발명이 하기 형태로 실시될 수도 있음을 이해해야 한다.
절연막 (19) 및 베이스 (14a) 는 포지티브 레지스트 대신에 네거티브 레지스트로 형성될 수 있다. 네거티브 레지스트를 사용하는 경우, 역 테이퍼상 부분 (14b) 을 형성하기 위해 사용되는 네거티브 레지스트가 절연막 (19) 및 베이스 (14a) 를 형성하기 위해 사용될 수 있다.
베이스 (14a) 가 생략되어 각 격벽 (14) 이 역 테이퍼상 부분 (14b) 만을 가질 수도 있다. 이 경우에, 격벽 (14) 으로부터 분리된 절연막은 역 테이퍼상 부분 (14b) 의 거의 말단에 제공되어, 제 2 전극 (16) 과 제 1 전극 (13) 과의 단락을 방지할 필요가 있다.
기판 (12) 의 크기, 제 1 전극 (13) 의 폭, 절연막 (19) 의 폭, 격벽 (14) 의 베이스 (14a) 의 폭 또는 두께, 역 테이퍼상 부분 (14b) 의 선단부의 폭 또는 인접한 격벽 (14) 의 간격 및 제 2 전극 (16) 의 두께가 필요에 따라 변경될 수도 있다.
제 1 전극 (13) 및 제 2 전극 (16) 이 교차되는 한, 전극 (13, 16) 은 서로 직교해야만 할 필요는 없다.
격벽 (14) 의 역 테이퍼상 부분 (14b) 의 각도 θ 를 희망값으로 조정하는 방법으로서, 포스트 베이킹 온도를 조정하는 대신에 노광 시간 또는 노광 각도를 변경하여 조정할 수도 있다.
유기 EL 층 (15) 은 발광층이 포함되는 한 정공 주입층, 정공 전송층, 발광층, 전자 전송층 및 전자 주입층을 가지도록 구성될 필요는 없다. 예를 들어, 유기 EL 층 (15) 은 정공 전송층, 발광층 및 전자 전송층으로 이루어지는 3 층 구성, 또는 정공 주입 전송층, 발광층 및 전자 주입 전송층으로 이루어지는 3 층 구성를 가질 수도 있다. 또는, 발광층에 대한 재료에 따라, 유기 EL 층 (15) 은 발광층만으로 형성될 수도 있다.
유기 EL 디스플레이 패널 (11) 은 모노 (mono) 컬러 디스플레이로 한정되지 않으며, 수가지 색의 에어리어 (area) 컬러 디스플레이 또는 풀 (full) 컬러 디스플레이에도 적용될 수도 있다. 풀 컬러 디스플레이의 경우, 예를 들어, 기판 (12) 으로서 컬러 필터의 표면상에 수지제의 오버코트 (overcoat) 층을 형성함으로써 형성되는 기판이 사용된다. 이 경우, 제 1 전극 (13), 절연막 (19), 격벽 (14), 유기 EL 층 (15) 및 제 2 전극 (16) 등이 오버코트 층 상에 형성된다.
유기 EL 층 (15) 은 백색 발광을 하도록 구성하여도 된다. 백색 발광은 청색 발광층, 녹색 발광층 및 적색 발광층을 중첩하는 방식으로 배치함으로써 구성될 수도 있다. 또한, 백색 발광은 청색 발광층, 녹색 발광층 및 적색 발광층을 각각 스트라이프상으로 형성함과 함께, 적, 녹, 청의 발광부가 순서대로 인접하여 반복되게 늘어놓아 형성하여도 된다. 또한, 적, 녹 및 청의 발광을 일으키는 유기 발광 재료를 단일 발광층에 혼재시켜도 된다.
기판 (12) 은 유리로 형성될 필요는 없으며, 투명한 수지 또는 막으로 형성 되어도 된다.
제 1 전극 (13) 을 구성하는 투명 전극은 ITO 로 형성될 필요는 없으며, 이디움 아연산화물 (IZO), 아연산화물 (ZnO) 또는 주석 산화물 (SnO2) 으로 형성되어도 된다.
제 2 전극 (16) 은 알루미늄으로 형성될 필요는 없으며, 공지된 음극 재료로 형성되어도 된다. 예를 들어, 제 2 전극 (16) 은 금, 은, 구리, 크롬 또는 이들 재료의 합금으로 형성되어도 된다.
제 2 전극 (16) 은 광반사 하도록 구성될 필요는 없다.
유기 EL 소자 (18) 는 기판 (12) 측으로부터 출사하도록 한정하지 않는다. 대신, 유기 EL 소자 (18) 는 기판 (12) 의 반대 측면으로부터 출사하는, 소위 탑 에미션형 (top emission type) 의 유기 EL 소자이어도 된다. 이 경우, 유기 EL 층 (15) 을 끼고 기판 (12) 과 반대 측면 상에 배치되는 제 2 전극 (16) 은 각 유기 EL 소자 (18) 에서 투명 전극으로 형성된다. ITO 막의 표면 상의 일함수 (work funtion) 는 정공의 주입에 대해 적합한 값을 가지므로, ITO 막은 양극으로서는 적합하나, 음극으로서는 최적은 아니다. 따라서, 유기 EL 소자의 음극을 구성하는 전극이, 전극을 투명하게 하기 위해 ITO 로 형성되어 있다면, ITO 로 형성된 유기 EL 층 (15) 과 대향하는 표면상에 투명할 만큼 충분히 얇은 막 두께로 제공하는 것이 바람직하다.
유기 EL 소자 (18) 를 소위 탑 에미션형의 구성한 경우, 기판 (12) 측에 배 치되는 제 1 전극 (13) 은 투명하지 않아도 된다.

Claims (5)

  1. 유기 전계발광 디스플레이 패널로서,
    기판;
    상기 기판 상에 평행한 스트라이프 (stripes) 를 형성하는 복수의 제 1 전극;
    상기 제 1 전극과 교차하는, 전기절연성의 복수의 격벽;
    상기 제 1 전극 및 상기 격벽 상에 형성되는 유기 전계발광층;
    상기 유기 전계발광층 상에 배치되어, 상기 격벽과 평행한 스트라이프를 형성하는 복수의 제 2 전극으로서, 상기 제 1 전극과 상기 제 2 전극과의 교차부에 매트릭스상 (matrix) 의 유기 전계발광 소자가 형성되는, 제 2 전극; 및
    상기 제 1 전극, 상기 유기 전계발광층, 상기 격벽 및 상기 제 2 전극의 노출된 부분을 피복하는 차단막을 구비하고,
    상기 격벽은, 폭이 넓은 선단부를 갖는 역 테이퍼상 (tapered) 부분을 가지며, 상기 역 테이퍼상 부분의 테이퍼면과, 상기 기판에 평행한 면에 의해 형성되는 각도 θ 가 50 도 이상 80 도 이하이고, 상기 격벽의 높이 H 는 1.5㎛ 이상 6.0㎛ 이하이며, 상기 차단막은 질화규소로 형성되며 그 두께는 0.7㎛ 이상 4.0㎛ 이하인 것을 특징으로 하는, 유기 전계발광 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 격벽은, 상기 제 1 전극과 교차하는 베이스를 더 구비하며, 상기 역 테이퍼상 부분은 상기 베이스 상에 형성되고, 상기 역 테이퍼상 부분의 선단부의 폭은 상기 베이스의 폭보다 좁은 것을 특징으로 하는, 유기 전계발광 디스플레이 패널.
  3. 제 1 항에 있어서,
    상기 격벽의 높이 H 가 2㎛ 이상 4.5㎛ 이하의 범위 내인 것을 특징으로 하는, 유기 전계발광 디스플레이 패널.
  4. 제 1 항에 있어서,
    상기 격벽의 각도 θ 가 60 도 이상 70 도 이하의 범위 내인 것을 특징으로 하는, 유기 전계발광 디스플레이 패널.
  5. 제 1 항에 있어서,
    상기 차단막의 두께가 1.2㎛ 이상 4.0㎛ 이하인 것을 특징으로 하는, 유기 전계발광 디스플레이 패널.
KR1020070016764A 2006-02-16 2007-02-16 유기 전계발광 디스플레이 패널 KR100851797B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006039877 2006-02-16
JPJP-P-2006-00039877 2006-02-16
JPJP-P-2006-00262394 2006-09-27
JP2006262394A JP2007250520A (ja) 2006-02-16 2006-09-27 有機エレクトロルミネッセンスディスプレイパネル

Publications (2)

Publication Number Publication Date
KR20070082581A KR20070082581A (ko) 2007-08-21
KR100851797B1 true KR100851797B1 (ko) 2008-08-13

Family

ID=38367671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070016764A KR100851797B1 (ko) 2006-02-16 2007-02-16 유기 전계발광 디스플레이 패널

Country Status (4)

Country Link
US (1) US20070188093A1 (ko)
JP (1) JP2007250520A (ko)
KR (1) KR100851797B1 (ko)
TW (1) TW200738045A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101322310B1 (ko) * 2006-06-30 2013-10-25 엘지디스플레이 주식회사 유기전기발광소자 및 그 제조방법
TWI607670B (zh) * 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
KR101155907B1 (ko) * 2009-06-04 2012-06-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US9240435B2 (en) 2009-06-11 2016-01-19 Joled Inc Organic EL display
US8853664B2 (en) * 2009-07-28 2014-10-07 Sharp Kabushiki Kaisha Organic element and organic device including the same
CN102163614A (zh) * 2011-01-13 2011-08-24 昆山维信诺显示技术有限公司 一种非硅基有机发光微显示器件、制备方法及其应用
WO2013145139A1 (ja) * 2012-03-27 2013-10-03 パイオニア株式会社 電子デバイスの製造方法
KR102378460B1 (ko) 2015-02-09 2022-03-24 삼성디스플레이 주식회사 유기 발광 표시 장치
JPWO2017094087A1 (ja) * 2015-11-30 2018-09-13 パイオニア株式会社 発光装置
JP6661373B2 (ja) * 2016-01-05 2020-03-11 パイオニア株式会社 発光装置
JP2018156882A (ja) * 2017-03-21 2018-10-04 株式会社Joled 有機el表示パネル、及び有機el表示パネルの製造方法
CN111033782B (zh) 2017-08-09 2022-08-09 夏普株式会社 显示设备、显示设备的制造方法、显示设备的制造装置
JP6649338B2 (ja) * 2017-10-27 2020-02-19 双葉電子工業株式会社 有機elデバイス及び光プリントヘッド
CN111567142B (zh) * 2017-12-27 2023-06-13 夏普株式会社 显示装置及其制造方法
CN109560212A (zh) * 2018-09-26 2019-04-02 信利半导体有限公司 Oled器件及其制备方法
WO2020065837A1 (ja) * 2018-09-27 2020-04-02 シャープ株式会社 表示装置及び表示装置の製造方法
WO2020202247A1 (ja) * 2019-03-29 2020-10-08 シャープ株式会社 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284041A (ja) 2000-03-30 2001-10-12 Pioneer Electronic Corp 有機エレクトロルミネッセンス表示パネル及びその製造方法
KR20020080759A (ko) * 2001-04-17 2002-10-26 엘지전자주식회사 유기 el 소자
KR20040037664A (ko) * 2002-10-29 2004-05-07 주식회사 엘리아테크 유기 전계 발광 표시 패널 및 그 제조 방법
KR20040071438A (ko) * 2003-02-06 2004-08-12 주식회사 엘리아테크 보호막과 보호캡슐을 갖는 유기전계발광표시패널

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276380A (en) * 1991-12-30 1994-01-04 Eastman Kodak Company Organic electroluminescent image display device
JP3813217B2 (ja) * 1995-03-13 2006-08-23 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネルの製造方法
US5701055A (en) * 1994-03-13 1997-12-23 Pioneer Electronic Corporation Organic electoluminescent display panel and method for manufacturing the same
US5952037A (en) * 1995-03-13 1999-09-14 Pioneer Electronic Corporation Organic electroluminescent display panel and method for manufacturing the same
US6306559B1 (en) * 1999-01-26 2001-10-23 Mitsubishi Chemical Corporation Organic electroluminescent device comprising a patterned photosensitive composition and a method for producing same
US6552488B1 (en) * 1999-08-24 2003-04-22 Agilent Technologies, Inc. Organic electroluminescent device
JP3858637B2 (ja) * 2001-07-30 2006-12-20 株式会社豊田自動織機 有機エレクトロルミネッセンスディスプレイパネル及びその製造方法
JP2003249357A (ja) * 2001-12-18 2003-09-05 Sony Corp 表示装置の製造方法および表示装置
JP4369211B2 (ja) * 2003-11-28 2009-11-18 オプトレックス株式会社 有機elディスプレイの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284041A (ja) 2000-03-30 2001-10-12 Pioneer Electronic Corp 有機エレクトロルミネッセンス表示パネル及びその製造方法
KR20020080759A (ko) * 2001-04-17 2002-10-26 엘지전자주식회사 유기 el 소자
KR20040037664A (ko) * 2002-10-29 2004-05-07 주식회사 엘리아테크 유기 전계 발광 표시 패널 및 그 제조 방법
KR20040071438A (ko) * 2003-02-06 2004-08-12 주식회사 엘리아테크 보호막과 보호캡슐을 갖는 유기전계발광표시패널

Also Published As

Publication number Publication date
US20070188093A1 (en) 2007-08-16
TW200738045A (en) 2007-10-01
JP2007250520A (ja) 2007-09-27
KR20070082581A (ko) 2007-08-21

Similar Documents

Publication Publication Date Title
KR100851797B1 (ko) 유기 전계발광 디스플레이 패널
KR101545374B1 (ko) 표시 장치 및 그 제조 방법
KR100986787B1 (ko) 성막용 마스크, 유기 el 패널, 및 유기 el 패널의제조 방법
US6137220A (en) Organic electroluminescent display with protective film and trapezoidal walls
US7567030B2 (en) Organic electroluminescent device, method of manufacturing organic electroluminescent device, and electronic apparatus
EP1476001B1 (en) Shadow mask for fabricating an organic electroluminescent device
TWI481299B (zh) Organic electroluminescent display and its manufacturing method
KR100814181B1 (ko) 유기 전계발광 디스플레이 패널 및 그 제조 방법
KR101643011B1 (ko) 유기 el 표시 패널 및 그 제조 방법
US20200020878A1 (en) Organic el display panel and method of manufacturing organic el display panel
JP5588007B2 (ja) 有機発光素子とその製造方法、および有機表示パネルと有機表示装置
JP6612446B2 (ja) 有機el表示パネル及びその製造方法
JP2010257957A (ja) 有機エレクトロルミネッセンス装置
JP3539597B2 (ja) 有機光学的素子及びその製造方法
JP2007227129A (ja) 有機el装置及び有機el装置の製造方法
JP2010272300A (ja) 有機el表示装置の製造方法
JP2002289357A (ja) 有機エレクトロルミネッセンス表示パネル
US7427224B2 (en) Organic EL display and method for producing the same
KR100975295B1 (ko) 전기 디바이스 및 전기 디바이스 제조 방법
WO2020162571A1 (ja) 有機el表示パネル及び有機el表示パネルの製造方法
JP2020030933A (ja) 有機el表示パネル、及び有機el表示パネルの製造方法
WO2010084586A1 (ja) 有機elパネル及びその製造方法
JP2008108680A (ja) 有機el素子の製造方法
JP7014421B2 (ja) 有機el表示パネル及び有機el表示パネルの製造方法
JP6337088B2 (ja) 有機el表示パネル及び有機el表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee