KR100850414B1 - 집적회로 칩내의 전압 섬상에서 파워 경로설정을 수행하기 위한 방법 및 컴퓨터 판독가능 기록매체 - Google Patents

집적회로 칩내의 전압 섬상에서 파워 경로설정을 수행하기 위한 방법 및 컴퓨터 판독가능 기록매체 Download PDF

Info

Publication number
KR100850414B1
KR100850414B1 KR1020067006462A KR20067006462A KR100850414B1 KR 100850414 B1 KR100850414 B1 KR 100850414B1 KR 1020067006462 A KR1020067006462 A KR 1020067006462A KR 20067006462 A KR20067006462 A KR 20067006462A KR 100850414 B1 KR100850414 B1 KR 100850414B1
Authority
KR
South Korea
Prior art keywords
power
delete delete
power grid
voltage island
routing
Prior art date
Application number
KR1020067006462A
Other languages
English (en)
Other versions
KR20060132566A (ko
Inventor
빙 첸
스콧 더블유. 굴드
마크 쿠왕-젠 수
패트릭 엠. 라이언
에리히 씨. 슈안젠바흐
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20060132566A publication Critical patent/KR20060132566A/ko
Application granted granted Critical
Publication of KR100850414B1 publication Critical patent/KR100850414B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

집적회로 칩내의 전압 섬(island)상에서 전력 경로설정을 수행하기 위한 방법이 개시된다. 제1 전력 망(grid)(31)는 1에서 N-1의 금속 수준(level)상에서 전압 섬(island)에 대해 생성된다. 그 다음 제2 전력 망(grid)가 N 및 그 이상의 금속 수준(level)상에 형성된다(33). 마지막으로, 전력 소스의 셋트로부터의 최단 거리 연결이 제2 전력 망(grid)로 경로설정된다(34).
전압 섬(island), 전력 경로설정회로 칩

Description

집적회로 칩내의 전압 섬상에서 파워 경로설정을 수행하기 위한 방법, 컴퓨터 판독가능 기록매체 및 컴퓨터 시스템 {METHOD , COMPUTER PROGRAM PRODUCT AND COMPUTER SYSTEM FOR PERFORMING POWER ROUTING ON A VOLTAGE ISLAND WITHIN AN INTEGRATED CIRCUIT CHIP}
본 발명은 일반적으로 집적회로 설계에 관한 것이며, 구체적으로는, 전압 섬(island)를 구비한 집적회로내에서 전력를 분배하기 위한 장치 및 그 방법에 관한것이다. 좀더 구체적으로는, 본 발명은 집적회로 칩내의 전압 섬(island)상에서 전력을 경로설정하기 위한 장치 및 방법에 관한 것이다.
전압 섬(island)의 개념은 성능을 개선하고 낮은 전력 소모의 동일한 집적회로 칩상에서 다수의 설계 기술들을 집적화하기 위해 집적회로 설계에 도입된다. 전압 섬(island) 개념은 칩-범용 전력 소스(VDDg) 및 다른 전압 섬(island) 전력 소스(VDDi-VDDn)에 의해 파워되는 집적회로 칩의 하나 이상의 부분(섬(island))을 허용한다. VDDg 와 VDDi-VDDn 은 집적회로의 동작 명령에 따라 온 및 오프될 수 있다. 일반적으로, VDDg 와 VDDi-VDDn (GND뿐만 아니라)은 분리된 칩-범용 전력 소스로부터 전압 섬(island)에 공급된다.
일반적으로, 전압 섬(island)는 칩 전력 망(grid)의 잔존 부분으로부터 격리된 전력 서플라이 망(grid) 구조물을 요한다. 전자기 또는 IR 드롭 바이얼레이션을 포함하지 않는 전압 섬(island)에 대한 전기적으로 강인한(robust) 전력 망(grid) 구조물을 생성하기 위해, 오프-칩 및 온-칩 전력 서플라이 소스는 경로설정될 필요가 있다. 일반적으로, 전압 섬(island)에 대한 오프-칩 전력 서플라이 소스는 C4 볼 망(grid) 어레이 배치 또는 와이어본드 배치에서 시작하고, 전압 섬(island)에 대한 온-칩 전력 서플라이 소스는 전압 조정기 마크로 핀에서 시작한다.
VDDg , VDDi-VDDn 와 GND로부터 전압 섬(island)로의 효과적인 전력 연결을 위해 극복해야할 많은 문제점들이 존재한다. 극복되어야 할 문제점들은 배치되지 않은 전압 섬(island)의 전력 요구를 예측하기 위한 전력 배선의 과잉을 어떻게 요구하지 않게 하느냐, 위치상으로 부족한 전력 망(grid)로 인하여 전압 섬(island) 회로내에 포함된 전력 서비스 터미널의 배치를 어떻게 제한하지 않느냐, 전자이동(elecromigraion) 과 IR 드롭 바이올레이션을 어떻게 피하느냐, 블럭된 핀 및 다른 배선능력 문제점을 어떻게 피하는냐를 포함한다.
본 명세서는 집적회로 칩내의 전압 섬(island)상의 전력 경로설정을 수행하기 위한 개선된 방법을 제공한다.
본 발명의 바람직한 실시예에 따라, 전압 섬(island)에 대한 제1 전력 망(grid)가 1에서 N-1의 금속 수준(level)상에 생성된다. 그 다음, 제2 전력 망(grid)가 N 및 그 이상의 금속 수준(level)상에 형성된다. 제2 강인한 전력 망(grid)의 경계 영역이 결정된다. 마지막으로, 전력 소스의 셋트로부터 가장 짧은 거리의 연결이 제2 전력 망(grid)로 경로설정된다.
본 발명의 목적, 특징, 및 이점들은 이하의 상세한 설명에 따라 더욱 명백해질 것이다.
도 1은 본 발명의 바람직한 실시예가 구현될 수 있는 전압 섬(island)를 구비하는 집적회로 칩을 나타내는 도면이다.
도 2는 본 발명의 바람직한 실시예에 따라, 도 1의 집적회로 칩의 단면도이다.
도 3은 본 발명의 바람직한 실시예에 따라, 집적회로 칩내의 전압 섬(island)상에서 전력 경로설정을 수행하기 위한 방법의 하이-수준(level) 논리 흐름도이다.
도 4는 본 발명의 바람직한 실시예에 따라, 쉐이프라우터 루틴의 하이-수준(level) 논리 흐름도이다.
도 5는 본 발명의 바람직한 실시예에 따라, 집적회로 칩내의 전압 섬(island)상에서 전력 경로설정을 수행하기 위한 데이터 프로세싱 시스템의 블럭도이다.
도 1을 참조하면, 본 발명의 바람직한 실시예가 구현될 수 있는 전압 섬(island)를 구비하는 집적회로 칩을 나타내고 있다. 도시된 바와 같이, 집적회로 칩(10)은 전압 섬(island)(5)를 포함한다. 전압 섬(island)(5)는 칩 VDDg 전력 망(grid)(12)로부터 공급되는 VDDg 전력 네트워크(11), 칩 GND 전력 망(grid)(14)로부터 공급되는 GND 전력 네트워크(13), 온 칩 VDDi-VDDn 전력 망(grid)(16)로부터 공급되는 VDDi-VDDn 전력 네트워크(15)와 (선택적으로) 온 칩 GNDi-GNDn 전력 망(grid)(18)로부터 공급되는 GNDi-GNDn 전력 네트워크(17)를 포함한다. 전압 섬(island)(5)는 또한 전압 섬(island)(5)내에 포함되는 회로 및 디바이스에 전력을 공급하기 위한 전력 서비스 터미널(power sevice terminal: PST)(19)을 포함한다. PST(19)는 VDDg, VDDi-VDDn 및 GND에 연결되어야 한다.
도 1에서는 VDDg 전력 네트워크(11), VDDi-VDDn 전력 네트워크(15) 및 GND 전력 네트워크(13)가 전력 링으로 도시되어 있지만, 당업자라면 망(grid)와 같은, 다른 타입의 구성 또한 가능하다는 것을 이해할 수 있을 것이다.
도 2를 참조하면, 본 발명의 바람직한 실시예에 따라, 도 1의 집적회로 칩의 단면도를 나타내고 있다. 도시된 바와 같이, 전압 섬(island)(5)에 대한 전력 망(grid)는 바람직하게 두개의 그룹으로 나누어져 있으며, 제1 전력 망(grid)(21)는 금속 수준(level) 1로부터 금속 수준(level) N-1에 위치하며 제2 전력 망(grid)(22)는 금속 수준(level) N 및 그 위에 위치한다. 대안적으로, 제2 전력 망(grid)(22)는 전력 세그먼트의 형으로 될 수 있다. 전력 세그먼트는 오직 한가지 금속 라인 수준(level)을 갖는 전력 망(grid)로 정의된다. 제2 전력 망(grid)(22)에 대한 관련 입력 및 전제조건은:
1. 전력 망(grid) 소스 포인트(볼 망(grid) 어레이 패드, 전압 조정기 핀, 및/또는 와이어본드 패드(23)); 및
2. 특정 금속 수준(level)까지 올라간 전력 망(grid)를 요하는 한정된 크기의 전압 섬(island)이다.
도 3을 참조하면, 본 발명의 바람직한 실시예에 따라, 집적회로 칩내의 전압 섬(island)상에서 전력 경로설정을 수행하기 위한 방법의 하이-수준(level) 논리 흐름도가 나타나 있다. 블럭(30)에서 시작하여, 블럭(31)에 도시된 바와 같이, 전압 섬(island)에 대한 제1 전력 망(grid)가 금속 수준(level) 1에서 N-1상에서 생성된다. 강인한 전력 망(grid) 형성이 칩 전력 망(grid) 생성과 유사한 기술을 이용하여 바람직하게 수행된다. 그 다음, 블럭(32)에 도시된 바와 같이, 전압 섬(island)에 대한 제2 전력 망(grid)가 금속 수준(level) N 및 그 이상에서 생성된다. 전술한 바와 같이, 제2 전력 망(grid)는 전력 세그먼트(즉, 오직 하나의 금속층을 갖는)의 형식일 수 있다. 금속 수준(level) N 및 그이상에서 경로설정되는 전력 세그먼트(S)의 개수는 전력 소스의 개수와 전력 소스당 만들어지는 연결의 개수의 곱에 의해 바람직하게 결정된다. 각각의 전력 소스는 단일의 넓은 배선보다는 다수의 배선들을 이용하여 전압 섬(island)에 연결될 수 있다. 다수의 배선들의 폭은 모든 전기적 제한들을 만족시키기 위하여 조정될 수 있다.
다음으로, 블럭(33)에 도시된 바와 같이, 제2 전력 망(grid)의 경계 영역이 결정된다. 제2 전력 그리닥 전력 세그먼트로 형성되었다면, 강인한 제2 전력 망(grid)가 경계 영역을 가로질러 형성되며 경계 영역의 전체 길이가 확장될 수 있도록 모든 전력 세그먼트(S)는 금속 수준(level) N상에서 경로설정된다. 후속하여, 블럭(34)에 도시된 바와 같이, 가장 짧은 거리의 연결 셋트가 다양한 전력 소스로부터 제2 전력 망(grid)로(또는 금속층N상의 각각의 전력 세그먼트로) 경로설정된다. 라우터는 각각의 연결에 대한 시작/종료 쉐이프가 있는 엔트리들을 갖는 어레이를 구축한다. 이러한 어레이는 라우터가 전력 소스로부터 금속 수준(level) N상의 특정 전력 세그먼트로의 가장 짧은 거리의 연결을 보장할 수 있도록 거리에 따라 정렬된다.
도 3의 블럭(32)내의 단계는 이하와 같이 더 확장될 수 있다:
1. 칩상의 전력 소스 쉐이프(shape)의 (동일 전압 극성의) 숫자 개수 획득;
2. 전압 섬(island)가 위치하는 칩 위치를 식별.
3. 경로설정이 수행될 전압 섬(island)의 상단상의 경계 영역을 계산 및 생성.
4. 경계 영역내의 전력 망(grid) 생성.
도 3의 블럭(33)내의 단계는 전력 소스와 키워드의 연합(association)을 더 포함하고, 다수의 전압 섬(island)의 경우에 대한 시나리오하에서 전압 섬(island)는 전압 섬(island)의 상단상의 올바른 전력 망(grid) 셋트에 연결되어야 할 전력 소스를 식별한다.
도 3의 블럭(34)내의 단계는 이하와 같이 더 확장될 수 있다.
각각의 전압 VDDi 에 대해, {
그룹 A로 알려진 그룹내로 소스 포인트를 넣고;
소스 정보당 연결에 근거하여 그룹 A를 나누고;
그룹 B를 구축하기 위해 타겟 전력 쉐이프(금속 수준(level) N 및 그 이상의 제2 강인한 전력 망(grid))를 얻고;
그룹 A내의 주어진 쉐이프 s 에 대해 {
s로부터 그룹 B내의 쉐이프 t 로 경로설정하기 위해 쉐이프라우터(ShapeRouter)를 콜
}
}
도 4를 참조하면, 본 발명의 바람직한 실시예에 따라, 쉐이프라우터 루틴의 하이-수준(level) 논리 흐름도를 나타내고 있다. 기본적으로, 쉐이프라우터 루틴을 수행하기 위한 쉐이프 라우터는 포인트-투-포인트 경로설정 엔진이다. 먼저, 블럭(41)내에 도시된 바와 같이, 초기화 과정이 수행된다. 초기화 중, 작업 창(working window)이 설정되고, 망(grid)없는 차단물 쉐이프 맵(gridless blockage shape map)이 구축된다.
그 다음, 블럭(42)에 도시된 바와 같이, 오프 타일(open tile)을 구성한다. 오픈 타일 구성중, 필요하다면 차단물 맵이 업데이트된다. 그 다음, 시작 및 종료 포인트에 대한 노드 리스트가 구축된다. 다음, "스키니(skinny)" 핀을 처리하기 위해 노드 쉐이프가 미리 프로세스된다. 보호 창(guiding window)이 노드 리스트와 제한들에 근거하여 구축된다. 후속적으로, 오프 타일이 보호 창과 존재하는 차단물에 근거하여 구축된다.
블럭(43)에 도시된 바와 같이, 메이즈(maze) 경로설정은 시작 노드 리스트로부터 종료 노드 리스트까지 개방한다. 블럭(44)에 도시된 바와 같이, 웨이트(weight)에 의해 개방 리스트로부터 경로(path)가 구축된다. 먼저, 개방 쉐이프 리스트가 웨이트에 의해 종료 노드 리스트로부터 시작 노드 리스트까지 여는 트래버싱(traversing)에 의해 구축된다. 그 다음, 개방 쉐이프 리스트로부터 코너(corner) 쉐이프 리스트가 구축된다. 다음으로, 코너 쉐이프 리스트로부터 상세한 경로가 구축된다.
블럭(45)내에 도시된 바와 같이, 경로의 끝은 시작 및 종료 포인트에 닿도록 프로세스된다. 블럭(46)에 도시된 바와 같이, 상기 프로세스는 그 다음 상세한 경로로 되돌아간다.
전술한 바와 같이, 본 발명은 집적회로 칩내의 전압 섬(island)상에서 전력 경로설정을 수행하기 위한 방법 및 장치를 제공한다. 본 발명에 있어서, 전력는 오프-칩 전력 소스(와이어본드 패드) 또는 온-칩 전력 소스(전압 조정기 마크로 핀)으로부터 전압 섬(island)의 바로 위 전압 섬(island) 망(grid)까지 경로설정될 수 있다. 또한, 전력 소스로부터 전압 섬(island)상의 금속 수준(level) 세그먼트로의 간섭 및 오버래핑이 없는 유일한 루트가 생성될 수 있다. 본 발명은 온-칩 드라이버에 대한 전력 경로설정을 설명하였지만, 당업자라면 오프-칩 전력 소스를 요하는 오프-칩 드라이버 회로로부터 전력을 경로설정하는데 적용가능하다는 것을 이해할 수 있을 것이다.
일반적으로, 본 명세서에서 설명된 방법은 범용 컴퓨터로 실행되며 범용 컴퓨터에 의해 사용되는 제거가능 또는 하드 미디어상에서 명령 집합으로서 코딩될 수 있다. 도 5를 참조하면, 본 발명의 바람직한 실시예에 따라, 집적회로 칩내의 전압 섬(island)상에서 전력 경로설정을 수행하기 위한 데이터 프로세싱 시스템의 블럭도를 나타내고 있다. 도시된 바와 같이, 컴퓨터 시스템(40)은 랜덤 엑세스 메모리(RAM)(42), 리드-온리-메모리(ROM)(43)와 시스템 버스(50)를 통해 상호연결된 프로세서(41)를 포함한다. 프로세서(41)는 또한 제거가능 저장 디바이스(46) 및 고용량 저장 디바이스(45)를 연결시키기 위한 입력/출력(I/O) 어댑터(44), 키보드(49) 및 마우스(48)를 연결시키기 위한 유저 인터페이스 어댑터(47), 및 디스플레이 디바이스(54)를 연결시키기 위한 디스플레이 어댑터(53)를 포함한다.
ROM(43)은 컴퓨터 시스템(40)을 위한 기본적인 운영 체계를 포함한다. 제거가능한 저장 디바이스(46)의 예들은 플로피 드라이브, 테이프 드라이브 및 CD ROM 드라이브를 포함한다. 고용량 저장 디바이스(45)의 예들은 하드 디스크 드라이브 및 플래쉬 메모리와 같은 비휘발성 메모리를 포함한다. 키보드(49)와 마우스(48)에 추가적으로, 트랙볼, 라이팅 태블릿, 압력 패드, 마이크로폰, 광 펜 및 위치-감지 스크린 디스플레이와 같은 다른 유저 입력 디바이스 또한 유저 인터페이스(47)에 연결될 수 있다. 디스플레이 디바이스의 예들은 캐소드-레이 튜브(cathod-ray tubes: CRTs) 및 액체 결정 디스플레이(LCDs)를 포함한다.
본 발명은 컴퓨터 시스템의 컨텍스트로 설명되었지만, 당업자라면 본 발명의 메카니즘은 다양한 형식의 프로그램 제품으로서 분배될 수 있는 능력이 있으며, 본 발명은 상기 분배를 수행하기 위해 사용되는 신호 관련 미디어의 특정 타입을 고려함이 없이 적용할 수 있다는 것을 이해할 수 있을 것이다. 신호 관련 미디어의 예들은, 제한없이, 플로피 디스크 또는 CD ROM 및 아날로그 또는 디지털 통신 링크와 같은 전송 타입 미디어를 포함한다.
본 발명은 바람직한 실시예를 참조하여 특정적으로 설명되었지만, 당업자라면 본 발명의 의도 및 범위를 벗어남이 없이 그 형식과 상세 내용에 다양한 변경이 가능하다는 것을 이해할 수 있을 것이다.

Claims (21)

  1. 집적회로 칩내의 전압 섬(island)상에서 전력 경로설정을 수행하기 위한 방법에 있어서,
    1에서 N-1의 금속 수준(level)상에서 전압 섬(island)에 대한 제1 강인한(robust) 전력 망(grid)을 생성하는 단계와,
    N 및 그 이상의 금속 수준(level)상에서 상기 전압 섬(island)에 대한 제2 강인한 전력 망(grid)을 생성하는 단계와,
    다수의 전력 소스로부터 상기 제2 강인한 전력 망(grid)로의 다수의 최단 거리 연결을 경로설정하는 단계를 포함하되,
    상기 N 및 그 이상의 금속 수준(level)상에서 생성되는 전력 세그먼트의 개수는 상기 전력 소스의 개수와 전력 소스당 만들어지는 연결의 개수의 곱(product)에 의해 결정되는, 전력 경로설정을 수행하기 위한 방법.
  2. 제1항에 있어서,
    상기 제2 강인한 전력 망(grid)는 전력 세그먼트(segment)인, 전력 경로설정을 수행하기 위한 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 제2 강인한 전력 망(grid)의 경계 영역(bounding region)을 결정하는 단계를 더 포함하는, 전력 경로설정을 수행하기 위한 방법.
  5. 제1항에 있어서,
    상기 제2 강인한 전력 망(grid)를 생성하는 단계는,
    칩상에서 동일한 전압 극성의 전력 소스 쉐이프(shape)의 카운트(count)를 획득하는 단계와,
    상기 전압 섬(island)가 위치하는 칩 배치를 식별하는 단계와,
    상기 경로설정이 수행되는 상기 전압 섬(island)의 상단상에 경계 영역을 결정하고 생성하는 단계와,
    상기 경계 영역내에 전력 망(grid)를 생성하는 단계를 더 포함하는, 전력 경로설정을 수행하기 위한 방법.
  6. 제1항에 있어서,
    상기 경로설정하는 단계는,
    그룹 A를 형성하기 위한 다수의 소스 포인트를 획득하는 단계와,
    소스 정보당 연결에 근거하여 상기 그룹 A를 나누는 단계와,
    그룹 B를 구축하기 위해 N 및 그 이상의 금속 수준(level)상의 상기 제2 강인한 전력 망(grid)에 대한 타겟 전력 쉐이프를 획득하는 단계와,
    상기 그룹 A내의 주어진 쉐이프 s 에 대해, s로부터 상기 그룹 B내의 쉐이프 t 로 경로설정하기 위해 쉐이프 경로설정을 수행하는 단계를 더 포함하는, 전력 경로설정을 수행하기 위한 방법.
  7. 집적회로 칩 내의 전압 섬(island) 상에서 전력 경로설정을 수행하기 위한 컴퓨터 판독 가능 기록매체에 있어서, 제 1항, 제 2항 및 제 4항 내지 제 6항 중 어느 한 항에 따른 방법을 수행하기 위한 프로그램 코드 수단을 포함하는 컴퓨터 프로그램을 판독할 수 있는 컴퓨터 판독가능 기록매체.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020067006462A 2003-10-09 2004-10-08 집적회로 칩내의 전압 섬상에서 파워 경로설정을 수행하기 위한 방법 및 컴퓨터 판독가능 기록매체 KR100850414B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/605,569 US6861753B1 (en) 2003-10-09 2003-10-09 Method and apparatus for performing power routing on a voltage island within an integrated circuit chip
US10/605,569 2003-10-09

Publications (2)

Publication Number Publication Date
KR20060132566A KR20060132566A (ko) 2006-12-21
KR100850414B1 true KR100850414B1 (ko) 2008-08-04

Family

ID=34193454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067006462A KR100850414B1 (ko) 2003-10-09 2004-10-08 집적회로 칩내의 전압 섬상에서 파워 경로설정을 수행하기 위한 방법 및 컴퓨터 판독가능 기록매체

Country Status (6)

Country Link
US (2) US6861753B1 (ko)
EP (1) EP1671339A4 (ko)
JP (1) JP4456606B2 (ko)
KR (1) KR100850414B1 (ko)
CN (1) CN100429664C (ko)
WO (1) WO2005036606A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7984398B1 (en) * 2004-07-19 2011-07-19 Synopsys, Inc. Automated multiple voltage/power state design process and chip description system
EP1638145A1 (en) * 2004-09-20 2006-03-22 Infineon Technologies AG Embedded switchable power ring
WO2006062505A1 (en) * 2004-12-06 2006-06-15 Bae Systems Information And Electronic Systems Integration Inc. Asic device with multiple power supply voltages
DE102005009163B4 (de) * 2005-02-25 2013-08-14 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip, der Signalkontaktflächen und Versorgungskontaktflächen aufweist, sowie Verfahren zur Herstellung des Halbleiterbauteils
JP5528662B2 (ja) 2007-09-18 2014-06-25 ソニー株式会社 半導体集積回路
TWI445150B (zh) * 2007-11-15 2014-07-11 Realtek Semiconductor Corp 電源供應網之規劃方法
US8161446B2 (en) * 2008-09-23 2012-04-17 Qualcomm Incorporated System and method of connecting a macro cell to a system power supply
US8407635B2 (en) * 2011-01-31 2013-03-26 Cadence Design Systems, Inc. System and method for automatic extraction of power intent from custom analog/custom digital/mixed signal schematic designs
CN102902347B (zh) * 2012-09-28 2015-08-19 宁波大学 一种片上系统的低功耗电压岛划分方法
CN103077278B (zh) * 2013-01-06 2015-11-18 宁波大学 一种片上系统的电压岛供电引脚分配方法
KR101538458B1 (ko) 2014-01-03 2015-07-23 연세대학교 산학협력단 3차원 매니코어 프로세서를 위한 전압섬 형성 방법
US10318694B2 (en) 2016-11-18 2019-06-11 Qualcomm Incorporated Adaptive multi-tier power distribution grids for integrated circuits
US10366199B2 (en) * 2017-04-11 2019-07-30 Qualcomm Incorporated Cell-based power grid (PG) architecture
US10235491B2 (en) * 2017-05-17 2019-03-19 International Business Machines Corporation Dynamic route keep-out in printed circuit board design
US10629533B2 (en) * 2018-03-13 2020-04-21 Toshiba Memory Corporation Power island segmentation for selective bond-out
CN111368493B (zh) * 2018-12-26 2023-03-14 杭州广立微电子股份有限公司 一种基于稀疏网格的自动版图布线生成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493859B1 (en) 2001-10-01 2002-12-10 International Business Machines Corporation Method of wiring power service terminals to a power network in a semiconductor integrated circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6792582B1 (en) * 2000-11-15 2004-09-14 International Business Machines Corporation Concurrent logical and physical construction of voltage islands for mixed supply voltage designs
US6598206B2 (en) * 2001-05-10 2003-07-22 International Business Machines Corporation Method and system of modifying integrated circuit power rails
US6523150B1 (en) * 2001-09-28 2003-02-18 International Business Machines Corporation Method of designing a voltage partitioned wirebond package
US6538314B1 (en) * 2002-03-29 2003-03-25 International Business Machines Corporation Power grid wiring for semiconductor devices having voltage islands
US6779163B2 (en) * 2002-09-25 2004-08-17 International Business Machines Corporation Voltage island design planning
US6820240B2 (en) * 2002-09-25 2004-11-16 International Business Machines Corporation Voltage island chip implementation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493859B1 (en) 2001-10-01 2002-12-10 International Business Machines Corporation Method of wiring power service terminals to a power network in a semiconductor integrated circuit
JP2003188260A (ja) * 2001-10-01 2003-07-04 Internatl Business Mach Corp <Ibm> 電源供給ターミナルから半導体集積回路内の電源網へ配線する方法

Also Published As

Publication number Publication date
JP2007508701A (ja) 2007-04-05
JP4456606B2 (ja) 2010-04-28
US20050120322A1 (en) 2005-06-02
EP1671339A4 (en) 2007-11-21
US7234124B2 (en) 2007-06-19
CN100429664C (zh) 2008-10-29
CN1906617A (zh) 2007-01-31
WO2005036606A2 (en) 2005-04-21
US6861753B1 (en) 2005-03-01
EP1671339A2 (en) 2006-06-21
WO2005036606A3 (en) 2006-09-21
KR20060132566A (ko) 2006-12-21

Similar Documents

Publication Publication Date Title
KR100850414B1 (ko) 집적회로 칩내의 전압 섬상에서 파워 경로설정을 수행하기 위한 방법 및 컴퓨터 판독가능 기록매체
US7185305B1 (en) Creating a power distribution arrangement with tapered metal wires for a physical design
US6546538B1 (en) Integrated circuit having on-chip capacitors for supplying power to portions of the circuit requiring high-transient peak power
KR20010088859A (ko) 집적 회로 및 집적 회로 전력 및 접지 라우팅 방법
JP2006173478A (ja) 半導体集積回路装置及びその設計方法
US20070136709A1 (en) Floorplanning A Hierarchical Physical Design To Improve Placement And Routing
US7543249B2 (en) Embedded switchable power ring
US6493859B1 (en) Method of wiring power service terminals to a power network in a semiconductor integrated circuit
CN111817699A (zh) 包括电源门控单元的集成电路
JP2003124318A (ja) 半導体装置およびその内部電源端子間の電源配線方法
CN103218468A (zh) 用于生成最优半导体部件布局的方法和系统
US10216886B2 (en) Semiconductor device and method for designing a semiconductor device
US6654943B2 (en) Method, system, and computer program product for correcting anticipated problems related to global routing
CN102467949B (zh) I/o单元结构
JP3996735B2 (ja) 半導体装置
US6588003B1 (en) Method of control cell placement for datapath macros in integrated circuit designs
JP4765259B2 (ja) 半導体集積回路とその設計装置、設計方法および設計プログラム
JPH11238802A (ja) 自動配置配線方法及び自動配置配線装置
JP2004006514A (ja) ゲートアレイ半導体装置の基本セル，ゲートアレイ半導体装置，および，ゲートアレイ半導体装置のレイアウト方法
KR102631355B1 (ko) 반도체 소자 집적 회로 및 그것의 레이아웃을 설계하는 방법
KR20010070243A (ko) 반도체 집적 회로의 배선 패턴 작성 방법 및 그 장치,기록 매체, 반도체 집적 회로 장치
JP2000260877A (ja) 半導体集積回路のレイアウト設計方法
JP2008270439A (ja) 半導体装置の電極配置方法
JP3201463B2 (ja) 半導体集積回路の設計装置および設計方法
JP2011145971A (ja) 半導体集積回路の設計方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee