KR100849146B1

KR100849146B1 - 디지털 통신 시스템에서 수신된 신호의 프레임 경계를검출하는 방법 및 장치

Info

Publication number: KR100849146B1
Application number: KR1020060139048A
Authority: KR
Inventors: 최준상; 윤정남; 김재형
Original assignee: 포스데이타 주식회사
Priority date: 2006-03-29
Filing date: 2006-12-29
Publication date: 2008-07-31
Also published as: EP2008394A1; KR20070098461A; US20070230592A1; WO2007111430A1; CN101405985A; US7639754B2

Abstract

본 발명은 디지털 통신 시스템에서 전송된 신호를 수신하는 방법 및 장치에 관한 것으로서, 수신 신호의 시간 영역에서의 반복 특성을 이용하여 프레임 경계를 검출하는 방법 및 장치에 관한 것이다. 본 발명에 따른 프레임 경계 검출 방법은 상기 수신 신호를 소정 주기 지연시켜 지연 신호(Delayed Signal)를 생성하는 단계, 상기 수신 신호와 상기 지연 신호를 시간 영역의 소정 상관 구간 내에서 상관(Correlation) 연산하여 상관값을 계산하는 단계, 및 상기 반복하여 계산된 복수의 상관값 중 최대값에 해당하는 타이밍 인덱스를 프레임 경계 인덱스로서 결정하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 순환 전치(CP: Cyclic Prefix)를 포함하는 제안된 구간 내에서 오버샘플 없이 시간 영역 상관 연산을 수행함으로 프레임 경계 검출의 정확도를 향상시킴과 동시에 하드웨어 및 소프트웨어의 복잡도를 감소시킬 수 있다.

Description

디지털 통신 시스템에서 수신된 신호의 프레임 경계를 검출하는 방법 및 장치{METHOD OF DETECTING A FRAME BOUNDARY OF A RECEIVED SIGNAL IN DIGITAL COMMUNICATION SYSTEM AND APPARATUS OF ENABLING THE METHOD}

도 1은 IEEE 802.16d/e 표준의 OFDMA TDD 프레임 구조의 일례를 도시한 도면이다.

도 2는 본 발명에 따른 프레임 경계 검출 방법 및 장치에 이용되는 하향링크 프리앰블의 세그먼트별 전송 구조를 도시한 도면이다.

도 3은 시간 영역 프리앰블 신호의 구성을 도시하기 위한 도면이다.

도 4는 정규화된 상관값과 소정의 문턱값의 크기 비교를 통해 프레임 경계 여부를 판단하는 종래의 프레임 경계 검출 방법을 도시한 흐름도이다.

도 5는 본 발명에 따른 프레임 경계 검출 방법 및 장치가 적용되는 디지털 통신 시스템의 전체 구성을 도시한 블록도이다.

도 6은 본 발명에 따른 프레임 경계 검출 방법 및 장치가 적용되는 디지털 통신 시스템의 수신단의 일 구성요소인 초기 동기화 모듈의 내부 구성을 나타낸 블록도이다.

도 7은 본 발명에 따른 프레임 경계 검출 방법을 단계별로 나타낸 흐름도이다.

도 8은 본 발명의 일 실시예에 따른 프레임 경계 검출 방법에 이용되는 시간 영역 프리앰블 신호의 구성 및 상관 연산을 수행하는 구간을 도시한 도면이다.

도 9는 본 발명에 따른 프레임 경계 검출 장치의 내부 구성을 도시한 블록도이다.

도 10은 본 발명에 따른 프레임 경계 검출 장치의 일구성요소인 상관연산부의 내부 구성의 일례를 도시한 도면이다.

도 11은 본 발명에 따른 프레임 경계 검출 장치의 상관연산부의 일구성요소인 합산기의 내부 구성의 일례를 도시한 도면이다.

도 12는 본 발명에 따른 프레임 경계 검출 장치의 상관연산부를 구성하는 합산기의 일구성요소인 가산기/감산기의 내부 구성의 일례를 도시한 도면이다.

도 13은 본 발명에 따른 프레임 경계 검출 장치의 일구성요소인 최대값 판별부의 내부 구성의 일례를 도시한 도면이다.

도 14는 본 발명의 일실시예에 따른 프레임 경계 검출 방법 및 장치의 시뮬레이션 결과를 도시한 그래프이다.

<도면의 주요 부분에 대한 부호의 설명>

560: 초기 동기화 모듈 910: 상관 연산부

920: 최대값 판별부 1010: 시프트 레지스터

1020: 공액기 1030: 곱셈기

1040: 합산기 1110, 1130: 지연기

1120: 가산기/감산기 1310: 상관값 입력부

1320: 최대값 저장부 1330: 비교기

본 발명은 디지털 통신 시스템에서 수신된 신호로부터 프레임 경계를 검출하는 방법 및 장치에 관한 것이다.

디지털 통신 시스템이라 함은 유한 간격의 시간(Discrete Time Interval) 동안 유한 개의 파형들(Discrete Number of Waves) 중 하나를 전기적, 광학적 기타의 형태로 송수신하는 시스템으로서, 디지털 데이터로 표현되는 정보 또는 아날로그 정보를 디지털화한 데이터를 전송하는 시스템을 포함한다.

최근, 디지털 정보의 양이 급증함에 따라, 디지털 정보를 빠르고 안전하게 교환하기 위한 시스템에 대한 수요도 늘어나고 있다. 이에 더해 종래의 아날로그 통신에 비해 디지털 통신이 가지는 재생 용이성 및 구현 용이성이라는 장점으로 말미암아 디지털 통신 시스템은 상업적, 군사적 목적으로 널리 이용되고 있다. 이에 따라 오늘날의 디지털 통신 시스템은 디지털 방송, 유무선 인터넷, 디지털 광통신, 위성 통신, 디지털 이동 통신 등 광범위한 응용 분야를 가진다.

대부분의 디지털 통신 시스템은 전송하려는 디지털 데이터, 즉 일련의 비트 스트림(Bit Stream)을 일정한 크기의 프레임 단위로 분할하여 전송한다. 수신측은 이와 같이 연속된 프레임 형태의 신호를 수신하고, 수신된 신호로부터 정확한 데이터를 추출하기 위하여 프레임의 시작 및 종료 위치인 프레임 경계(Frame Boundary) 를 검출한다. 정확한 프레임 경계 검출은, 특히 채널 지연(Channel Delay)이 두드러지게 나타나는 다중 경로(Multi-path) 무선 통신 시스템에서 시스템 성능의 중요한 변수로서 작용한다.

도 1에는 본 발명이 적용되는 OFDMA TDD(Time Division Duplex) 프레임 구조의 일례가 도시되어 있다. 도 1에 도시된 프레임 구조는 IEEE 802.16d/e 표준에 따른 것이다. 도 1에 도시된 바와 같이 이동 통신 기지국, 즉 기지국(RAS: Radio Access Station)에서 통신 단말기, 즉 이동국(PSS: Portable Subscriber Station)으로의 연결인 하향링크(DL: Downlink) 프레임은 다시 프리앰블, 하향링크 부프레임(DL Subframe) 및 상향링크 부프레임(UL Subframe)으로 구성된다. 이하 본 명세서에서 사용되는 "프리앰블"이라는 용어는 하향링크 프레임에 포함된 하향링크 프리앰블을 의미한다.

도 1을 참조하면, 하향링크의 첫번째 심볼에 프리앰블이 할당된다. 본 발명에 따라 검출된 프레임 경계에 의해 상기 프리앰블의 시작 위치를 식별할 수 있다. 이와 같이 시작 위치가 식별된 프리앰블은 반송파 주파수 오프셋(Carrier Frequency Offset)을 추정하고, 통신 단말기가 속해 있는 셀(Cell)을 탐색하는 데에 이용될 뿐 아니라, 상기 프레임에 포함된 일련의 데이터 심볼을 복원하는 데에도 사용된다.

OFDM/OFDMA 심볼의 전송은 심볼 단위로 이루어진다. 시간 영역에서 연속하여 전송되는 OFDM/OFDMA 심볼은 다중 경로 채널에서 발생하는 심볼 지연으로 인해 그 신호가 중첩되거나 왜곡될 수 있다. 심볼 지연에 의한 신호의 왜곡을 방지하기 위하여 연속된 심볼 사이에 채널의 최대 지연 확산(Maximum Delay Spread)보다 긴 보호 구간(Guard Interval)을 삽입한다. OFDM/OFDMA 심볼 주기는 전송되는 데이터를 포함하는 유효 심볼 주기와 보호 구간으로 구성된다. 이처럼 보호 구간이 첨가되어 전송된 심볼을 수신한 수신단은 보호 구간을 제거한 후 유효 심볼 주기 동안의 데이터를 취하여 복조를 수행한다. 보호 구간에는 부반송파의 지연에 의해 발생할 수 있는 직교성(orthogonality)의 손상를 방지하기 위해 유효 심볼 구간의 마지막 부분의 신호 일부를 복사하여 심볼 앞에 삽입하는데, 이를 순환 전치(CP: Cyclic Prefix)라고 한다. 앞서 설명한 바와 같이, 프리앰블 역시 OFDM/OFDMA 심볼의 일종이므로, 심볼 앞에 CP가 부가되어 전송된다.

도 2는 IEEE 802.16d/e 표준에 따른 세그먼트(Segment)별 프리앰블 전송 구조를 도시한 도면이다. 도면에 도시한 바와 같이 하나의 세그먼트 내에서 프리앰블 부반송파는 소정의 간격(도 2에서는 3 부반송파 간격)을 두고 일정하게 배치되어 있다. 또한, 각 세그먼트를 구성하는 부반송파들은 1 부반송파 간격(Subcarrier Interval) 만큼 쉬프팅되어(Shifted) 위치하고 있다. 당업자라면 주지하는 바와 같이, OFDM/OFDMA 시스템의 전송 데이터는 전송단의 IFFT 모듈을 통해 시간 영역 신호로 변환되어 전송된다. 이와 같은 동작은 프레임의 첫번째 심볼을 구성하는 프리앰블에 대하여도 적용된다. FFT/IFFT의 주파수 이동 특성(Frequency Shift Property)에 의해, 도 2와 같은 전송 구조를 가지는 프리앰블은 시간 영역에서 주기적으로 반복하는 신호의 형태로 수신된다.

예컨대, 도 2에 도시된 바와 같이 세그먼트 수가 '3'인 경우, 시간 영역의 프리앰블 신호는 도 3과 같이 3 개의 반복 구간(Repetition Length)를 포함한다. 상술한 바와 같이 수신된 프리앰블 신호는 상기 반복 구간을 주기로 일정하게 반복되는 특성을 가지고 있다. 따라서 프레임 경계는 수신 신호와 상기 수신 신호를 소정 주기(예를 들어, 상기 반복 구간만큼) 지연시킨 신호를 시간 영역에서 상관(Correlation) 연산하여 검출할 수 있다.

그러나 FFT 수가 3의 배수가 아니라면 각 반복 구간의 길이는 정수(integer)로 표현될 수 없다. 예컨대 도 3에 도시된 바와 같이 반복 구간의 길이는 1024/3 = 341.33 샘플로 표현될 수 있다. 참고로, 도 3은 IEEE 802.16d/e 표준이 정하는 바에 따라 FFT 수가 1024이며, 세그먼트 수가 3인 경우의 프리앰블 신호의 구성을 도시한 도면이다. 디지털 신호는 이산(Discrete) 샘플로 구성되어 있기 때문에, 이처럼 반복 구간의 길이가 비정수(Non-integer)로 표현될 경우 프레임 경계 검출에 오차가 발생할 수 있다.

이처럼 비정수 값의 길이를 갖는 반복 구간에 의해 상기 프레임 경계 검출 장치는 피크 확장 효과(Peak Broadening Effect)를 경험(experience)할 수 있다. 피크 확장 효과라 함은, 연속적으로 수신하는 일련의 수신 신호들에 대해 상기 수신 신호와 이를 소정 시간 지연시킨 지연 신호의 상관값이 프레임 경계 인덱스 부근에서 예리한 피크를 형성하는 것이 아니라, 넓은 피크 그룹을 형성하게 되는 현상을 의미한다. 이와 같은 효과는 프레임 경계 검출의 정확성을 떨어뜨리는 결과를 야기할 수 있다.

이와 같이 발생하는 오차의 영향을 배제하기 위해서는 3 배의 오버샘플 링(Oversampling)이 요구된다. 그러나 3 배의 오버샘플링은 상관 연산 구간을 3 배로 증가시키며, 이에 따라 3 배의 공액 연산, 3 배의 곱셈 연산을 필요로 하는 등 전체적으로 3 배의 상관 연산 복잡도 증가를 야기한다. 이러한 복잡도 증가는 프레임 경계 검출 방법 및 장치의 구현에 요구되는 하드웨어 및 소프트웨어 자원이 증가하는 것을 의미한다.

또한, 종래의 프레임 경계 검출 방법은 문턱값(Threshold)을 정교하게 설정하지 않을 경우 급격한 성능 저하를 가져올 수 있다는 문제점을 안고 있다. 도 4는 종래의 프레임 경계 검출 방법의 일례를 단계별로 도시한 흐름도이다. 도 4를 참조하면, 종래의 검출 방법은 수신 신호를 소정 주기 지연시킨 지연 신호를 생성하는 단계(410)를 포함한다. 나아가, 상기 검출 방법에는 상기 수신 신호와 상기 지연 신호를 이용하여 자기 상관값(Auto-correlation) P(n) 및 수신 신호의 전력 R(n)을 계산하고(420, 430), 상기 P(n)을 상기 R(n)으로 정규화(Normalize)한 값인 비교값 M(n)을 계산하는 단계(440)가 포함된다. 마지막으로 종래의 방법은 상기 계산된 M(n)을 소정 문턱값 T²과 비교하여 프레임 경계 여부를 판단하는 단계(450)를 포함한다.

위와 같은 단계들을 포함하는 종래의 검출 방법은, 정규화된 자기상관값을 소정 문턱값과 비교하여 프레임 경계 여부를 판단하므로, 상기 문턱값을 매우 정교하게 설정할 것이 요구된다. 만약 상기 문턱값이 적절하게 설정되지 않았다면, 하나 이상의 프레임 경계 인덱스를 얻게 되고, 이에 따라 프레임 경계 검출의 신뢰도 가 떨어지게 된다.

요컨대 종래의 프레임 경계 검출 방법은, 수신단 구현의 복잡도 증가 및 검출 성능의 저하라는 문제점을 가진다. 이러한 문제점은 수신단의 저전력, 고효율 설계를 제한하는 요소로 작용한다. 특히 이러한 특징으로 인해 종래의 검출 방법은 최근 많은 관심을 끌고 있는 무선 통신 시스템의 통신 단말기를 위한 프레임 경계 검출 방법으로 적합하지 않을 수 있다.

이에, 본 발명에서는 수신 신호의 프레임 경계를 보다 적은 자원으로 보다 정확하게 검출하기 위한 새로운 기술을 제안하고자 한다.

본 발명은 상기와 같은 종래 기술을 개선하기 위하여 안출된 것으로서, 디지털 통신 시스템에서 수신된 신호로부터 프레임 경계를 보다 정확하게 검출하는 것을 그 목적으로 한다.

또한, 본 발명은 수신된 프리앰블 신호의 시간 영역에서의 반복 특성을 이용하여 효율적인 검출 동작을 가능하게 하는 상관 구간을 설정하는 것을 그 목적으로 한다.

특히, 상기 상관 구간이 1 개의 CP 구간과 전체 반복 구간 수보다 1 적은 수의 반복 구간을 포함하도록 구성함으로써, 검출 성능의 향상과 구현상의 복잡도 감소를 동시에 가져오는 것을 그 목적으로 한다.

또한, 본 발명은 프레임 경계 검출을 위하여 계산된 자기상관값을 소정의 문턱치와 비교하는 대신 상기 계산된 자기상관값의 최대값을 판별함으로 검출 성능을 향상시키는 것을 그 목적으로 한다.

또한, 본 발명은 프리앰블 신호를 구성하는 반복 구간을 비정수의 올림 연산, 내림 연산, 및 반올림 연산 중 어느 하나에 의해 결정함으로 오버샘플링으로 인한 하드웨어 및 소프트웨어 복잡도 증가를 방지하는 데 그 목적이 있다.

또한, 본 발명은 오버샘플링 없이 프레임 경계 검출 장치를 구현함으로 상기 검출 장치를 포함하는 수신단, 예컨대 통신 단말기의 저전력, 고효율, 저비용 설계를 가능하게 하는 것을 그 목적으로 한다.

또한, 본 발명은 정확한 프레임 경계 검출을 통해 OFDM/OFDMA 기반의 무선 통신 시스템에서 이동국(PSS: Portable Subscriber Station)이 정확한 타이밍에 맞추어 기지국(RAS: Radio Access Station)에 접속할 수 있도록 함으로, 높은 시스템 처리율(Throughput)과 네트워크 성능을 얻는 것을 그 목적으로 한다.

또한, 본 발명은 매 프레임 경계 검출 결과가 소정 조건에 해당할 경우 연속하여 수신되는 복수의 프레임에 대해 반복하여 프레임 경계 검출을 수행함으로 안정적인 검출 성능을 얻는 것을 그 목적으로 한다.

상기의 목적을 달성하고, 상술한 종래기술의 문제점을 해결하기 위하여, 본 발명에 따른 수신 신호의 프레임 경계를 검출하는 방법은, 디지털 통신 시스템에서 전송된 신호를 수신하여 상기 수신 신호를 소정 주기 지연시켜 지연 신호(Delayed Signal)를 생성하는 단계, 상기 수신 신호와 상기 지연 신호를 시간 영역(Time Domain)의 소정 상관 구간 내에서 상관(Correlation) 연산하여 상관값을 계산하는 단계, 및 상기 반복하여 계산된 복수의 상관값 중 최대값에 해당하는 타이밍 인덱스를 프레임 경계 인덱스로서 결정하는 단계를 포함하는 것을 특징으로 한다.

또한, 본 발명에 따른 프레임 경계 검출 장치는 소정 샘플수의 수신 신호와 상기 수신 신호를 소정 주기 지연시킨 지연 신호를 시간 영역의 소정 상관 구간 내에서 상관 연산하여 상관값을 계산하는 상관 연산부, 및 상기 반복하여 계산된 복수의 상관값 중 최대값을 판별하는 최대값 판별부를 포함하는 것을 특징으로 한다.

이하에서는 본 발명의 바람직한 일실시예에 있어서 직교 주파수 분할 다중화(OFDM: Orthogonal Frequency Division Multiplexing) 또는 OFDM의 특별한 형태인 직교 주파수 분할 다중 접근(OFDMA: Orthogonal Frequency Division Multiple Access) 기반의 무선 통신 시스템에서의 프레임 경계 검출 방법을 일례로서 설명할 것이지만, 본 발명은 OFDM/OFDMA 기반의 무선 통신 시스템에 국한되어 실시되는 것은 아니다. 즉, 디지털 데이터가 프레임 단위로 전송되고, 상기 프레임은 프레임 경계를 구별하기 위한 특정한 형태의 식별자(Identifier)(예를 들어, 하향링크 프리앰블)를 포함하고 있으며, 상기 식별자를 이용하여 프레임 경계를 검출하는 모든 방법 및 장치에 본 발명의 기술적 사상이 적용된다고 할 것이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 디지털 통신 시스템의 수신 신호로부터 프레임 경계를 검출하는 방법 및 장치에 대하여 상세히 설명한다.

도 5는 본 발명에 따른 프레임 경계 검출 방법 및 장치가 적용되는 디지털 통신 시스템의 전체 구성의 일례를 도시한 블록도이다. 또한, 도 6은 상기 디지털 통신 시스템의 수신단을 구성하는 초기 동기화 모듈(560)의 내부 구성의 일례를 도 시한 블록도이다. 도 5 및 도 6을 참조하면, 전체 통신 시스템(500)은 크게 전송단, 채널, 및 수신단으로 구성되며, 상기 전송단은 다시 부호기, 인터리버, 심볼 매핑부, IFFT 모듈, 및 CP 추가기를 포함한다. 부호기(510)는 원시 정보(Source Information)를 디지털 형태로 변환하거나, 디지털 값으로 표현된 정보에서 중복되거나 필요 없는 정보를 제거하여 전송에 적합한 형태로 압축하는 과정을 수행한다. 이와 같이 부호화된 디지털 데이터는 특정 위치에 블록 단위로 발생하는 집중 에러(Burst Error)에 취약하므로 인터리빙(Interleaving) 과정을 통해 상기 데이터를 구성하는 비트들을 적절히 분산시킬 필요가 있다. 이러한 인터리빙을 수행하는 장치가 인터리버(520)이다.

인터리버를 거쳐 분산된 비트열로 구성된 데이터는 심볼 단위로 전송에 적합한 형태로 변환된다. 이처럼 각 데이터 심볼을 특정 주파수와 특정 위상, 특정 진폭을 갖는 반송파에 매핑시키는 과정을 심볼 매핑(530)이라고 한다. 심볼 매핑된 데이터 심볼을 물리적인 반송파 신호에 대응시키는 방법에는 여러 가지가 있으나, 일례로서, 도면에 도시된 바와 같이 IFFT(Inverse Fast Fourier Transform) 모듈(540)을 이용하여 시간 영역의 신호로 변환하는 방법에 의할 수 있다. 이제 시간 영역으로 변환된 신호가 다중 경로 페이딩(Multi-path Fading) 환경과 같이 채널 지연을 일으키는 매체를 통해 전달되는 경우, 앞서 언급한 바와 같이 심볼 지연을 막기 위해 CP를 삽입하는 단계가 필요하다. CP 추가기(550)가 이와 같은 CP 추가 기능을 담당한다.

이와 같이 전송에 적합한 신호의 형태로 가공된 데이터는 다양한 유무선 채널을 통해 수신단에 전달된다. 채널을 통과하는 과정에서 신호는 잡음 등에 의한 왜곡을 경험할 수 있다. 따라서 수신단은 수신한 신호에 대하여, 먼저 데이터의 전송 단위인 프레임의 경계를 검출하고(561), 검출된 경계에 따라 규정되는 각 프레임에 대하여 반송파 주파수 오프셋을 추정하고(562), 상기 프레임에 대하여 상기 추정된 오프셋 값을 이용하여 수신단(예를 들어, 통신 단말기)이 속해 있는 셀을 탐색하는(563), 이른바 초기 동기화(560)를 수행하게 된다. 본 발명에 따른 프레임 경계 검출기의 또 다른 일례로서, 상기 프레임 경계 검출 장치(561)에서 대략의 경계 인덱스 검출이 이루어진 다음, 셀 탐색 장치(563)에서 더 정밀한 프레임 경계 인덱스를 검출할 수도 있다.

초기 동기화 모듈(560)에 의해 채널에 의한 주파수 오프셋이 보정되고, 검출된 경계에 따라 규정되는 프레임 정보를 통해 해당 셀에 대응하는 전송단(예를 들어, 이동 통신 기지국)과의 연결이 설정되면, 다음과 같은 단계를 통해 전송된 데이터를 검출하는 작업이 이루어진다.

수신단은 먼저 시간 영역 신호에 부가된 CP를 제거한다(570). CP가 제거된 시간 영역 신호를 FFT(Fast Fourier Transform) 모듈(580)을 통해 주파수 영역의 신호로 변환한다. 복조기(590)는 변환된 주파수 영역의 신호로부터 각 신호에 대응하는 심볼 정보를 추출하고, 이처럼 추출된 심볼 정보를 디인터리버(5100)에 입력하여 분산되어 있는 비트열을 재배열하여 원래의 전송 메시지를 재구성하게 된다. 마지막으로 복호기(5110)는 전송단에서 소스 부호화 및 압축된 원시 정보의 획득을 위한 작업을 수행한다.

이와 같이, 본 발명에 따른 프레임 경계 검출 방법 및 장치는 디지털 통신 시스템의 수신단에서 수신 신호로부터 원래의 전송 메시지를 추출하기 위해 수행하는 초기 동기화 과정을 이루는 매우 중요한 부분이라고 할 수 있다.

참고로, 상술한 바와 같이, 본 발명에 따른 프레임 경계 검출 방법은 특히 채널에 의한 주파수 오프셋을 추정하고 통신 단말기 등이 속해 있는 셀을 탐색하는 데에 유용하다. 이와 같은 이유로, 나아가 상술한 종래 기술과의 명확한 대비를 위하여 이하 발명의 상세한 설명을 직교 주파수 분할 다중화(OFDM: Orthogonal Frequency Division Multiplexing) 또는 직교 주파수 분할 다중 접근(OFDMA: Orthogonal Frequency Division Multiple Access) 기반의 무선 통신 시스템에 국한할 것이다. 그러나 앞서 언급한 바와 같이 본 발명은 OFDM/OFDMA 기반의 무선 통신 시스템에 국한하여 실시되지 않는다. 즉, 디지털 데이터가 프레임 단위로 전송되고, 상기 프레임은 프레임 경계를 구별시키는 특정한 형태의 식별자(예를 들어, 하향링크 프리앰블)를 포함하고 있는 경우, 상기 식별자를 이용하여 프레임 경계를 검출하는 모든 방법 및 장치에 본 발명의 기술적 사상이 적용된다고 할 것이다.

도 7은 본 발명에 따른 수신 신호의 프레임 경계 검출 방법을 단계별로 도시한 흐름도이다. 도면에 도시된 바와 같이, 본 발명에 따른 검출 방법은 상기 수신 신호에 대하여 소정 주기만큼 시간 지연시킨 신호인 지연 신호를 생성하는 단계(710), 상기 수신 신호와 상기 지연 신호의 상관값을 계산하는 단계(720), 및 반복하여 계산된 상관값 중 최대 상관값에 해당하는 타이밍 인덱스를 프레임 경계 인덱스로서 결정하는 단계(730)를 포함한다.

도 7에 도시된 단계들에 따라 수신 신호와 상기 수신 신호를 소정 시간 지연 시킨 지연 신호를 자기 상관 연산(Auto-correlation)함으로써 프레임 경계를 검출하는 방법은, 프레임 경계에 위치한 프리앰블 신호의 시간 영역에서의 주기적 반복 특성에 근거한다. 상기 반복되는 신호 패턴의 길이를 반복 구간(Repetition Length)이라고 하면, 연속적으로 수신되는 신호의 샘플들에 대하여 일정 샘플수의 신호와, 상기 신호를 상기 반복 구간만큼 지연시킨 신호를 상관 연산할 경우, 프리앰블이 시작하는 위치, 즉 프레임 경계에서 상관값이 최대가 된다. 연속하여 수신되는 신호에 대하여 계산된 상관값 중 최대값을 상기 프레임 경계 인덱스 결정 단계(730)에서 찾아, 그 때의 타이밍 인덱스를 프레임 경계 인덱스로 결정하는 것이다.

앞서 설명한 바와 같이 정규화된 상관값을 소정 문턱치와 비교함으로써 프레임 경계를 판별하는 종래의 방법과 달리, 본 발명에 따른 검출 방법은 계산된 복수의 상관값 중 최대값을 계산함으로써, 프레임 경계를 정확하게 검출할 수 있다.

본 발명에 따르면, 전송 시스템에서 채택한 FFT 수와 세그먼트 수에 따라서 상기 수신 신호의 반복 구간의 길이가 비정수(Non-integer) 값을 가질 수 있다. 일례로서, 앞서 설명한 바와 같이, 전송 시스템에서 채택한 FFT 수가 1024이고 세그먼트 수가 3일 경우 프리앰블 신호의 반복 구간은 341.33이다. 이처럼 비정수 값을 가지는 반복 구간에 대해 세그먼트 수만큼의 오버샘플링을 하던 종래의 방법과 달리 본 발명은 비정수 값의 반복 구간을 올림 연산, 내림 연산, 및 반올림 연산 중 어느 하나를 이용하여 정수로 근사화 한다. 이처럼 오버샘플링 대신 반복 구간의 근사를 통해 세그먼트 수만큼의 하드웨어 및 소프트웨어 복잡도의 증가를 막을 수 있다.

이와 같이 반복 구간을 근사할 때 시스템의 복잡도의 증가를 막을 수 있는 반면, 프레임 경계 검출의 정확도는 떨어질 수 있다. 그러나 시뮬레이션에 의해 반복 구간의 근사가 프레임 경계 검출의 정확도에 미치는 영향이 미미한 것으로 드러났고, 설사 오차가 개입되더라도 상기 초기 동기화 모듈(560)의 셀 탐색 단계(563)에서 구해진 정밀한 프레임 경계 타이밍 정보에 의해 보상될 수 있다.

도 8은 프리앰블 신호의 구성 및 상관 연산을 수행하는 구간을 도시한 도면으로서, 구체적으로는 FFT 수가 1024이고 세그먼트 수가 3인 경우의 프리앰블 신호에 대하여 도시한 것이다. 도 8을 참조하면, 시간 영역의 프리앰블 신호는 소정 길이의 CP와 FFT 수만큼의 샘플로 구성된다. 도시된 바와 같이 상기 프리앰블 신호의 반복 구간의 샘플수는 비정수의 올림, 내림, 또는 반올림 연산을 통해 341 또는 342 샘플로 정해졌다. 첫 번째와 세 번째 반복 구간은 341.33의 내림 또는 반올림 연산에 의해 341 샘플로 구성되어 있는 반면, 두 번째 반복 구간은 341.33의 올림 연산에 의해 342 샘플로 구성되어 있다. 이는 CP 부분을 제외한 프리앰블 신호의 샘플수를 FFT 수와 같은 1024 샘플로 유지하기 위함이다. 즉, 상기 상관 구간은 1 개의 CP 구간과 전체 반복 구간 수보다 1 적은 수의 반복 구간을 포함할 수 있다.

본 발명에 따르면, 시간 영역의 프리앰블 신호는 반복 구간의 샘플수를 주기로 하는 특정의 신호 패턴을 포함하므로, 상기 패턴 판별을 위한 자기 상관 연산에 사용되는 지연 신호는 수신 신호를 반복 주기의 정수 배만큼 지연시킨 신호이다. 한편 연산의 정확성을 높이기 위해 상관 구간(Correlation Length)는 길수록 좋다. 따라서 상기 지연 신호는 반복 주기의 정수 배 중 가장 작은 값인 반복 주기 자체만큼만 지연시키는 것이 바람직하다.

도 8을 통해 예시된 프리앰블 신호는 IEEE 802.16d/e 표준이 정하는 바에 따른 CP 128 샘플과 FFT 수 1024 샘플을 더한 1152 샘플로 이루어져 있다. 따라서 상술한 바에 따라 상기 상관 구간은 전체 1152 샘플에서 반복 구간에 해당하는 341 샘플을 제외한 811 샘플이다.

도 8을 참조하면, 상기 811 샘플로 구성되는 상관 연산 구간은 CP를 포함한다. 주지하는 바와 같이 CP는 전송된 각 심볼에 해당하는 시간 영역 신호의 뒷부분 일부를 복사한 구간을 의미한다. 따라서 도 8의 제1 구간(810)과 제2 구간(820)은 사실상 동일한 패턴의 신호에 해당하며, 상기 제1 구간과 상기 제2 구간의 신호를 상관 연산하여 최대의 상관값을 구할 수 있다. 참고로, 상기 최대의 상관값은 단일 프레임을 구성하는 신호의 샘플수와 같거나 이보다 적은 수의 상관값 중 최대값으로 계산된다.

본 발명의 또 다른 실시예에 따른 프레임 경계 검출 방법은, 상기 수신 신호 지연 단계(710), 상기 상관값 계산 단계(720), 및 상기 프레임 경계 인덱스 결정 단계(730) 외에, 상기 프레임 경계 검출 결과가 소정 조건에 해당할 경우 시간에 따라 연속적으로 수신된 복수 개의 상기 수신 신호에 대해 상기의 단계들(710, 720, 730)을 반복하여 수행하는 단계를 더 포함할 수 있다. 이처럼 프레임 경계 검출 방법을 구성하는 일련의 단계들을 반복하여 수행함으로써, 프레임 경계 검출의 정확도를 향상시킬 수 있다.

상기 소정 조건의 일례로서, 상기 계산된 상관값의 최대 피크가 상대적으로 충분히 크지 않은 경우, 또는 상기 반복하여 계산된 프레임 경계 인덱스들의 간격이 큰 편차를 보이는 경우 등을 들 수 있다. 그러나 당업자라면, 상기 예로 든 조건 외에 프레임 경계 검출을 구성하는 단계들을 반복하여 수행하기 위한 하나 또는 둘 이상의 조건을 사용할 수 있다.

또한, 본 발명에 따른 프레임 경계 검출 장치는, 소정 샘플수의 수신 신호와 상기 수신 신호를 소정 주기 지연시킨 지연 신호를 시간 영역의 소정 상관 구간 내에서 상관 연산하여 상관값을 계산하는 상관 연산부, 및 상기 반복하여 계산된 복수의 상관값 중 최대값을 판별하는 최대값 판별부를 포함하여 구성될 수 있다.

도 9는 상기 프레임 경계 검출 장치의 내부 구성 일례를 도시한 블록도이다. 도면에 도시된 상관 연산부(910)는 수신 신호(901)와 상기 수신 신호를 소정 주기 지연시킨 지연 신호(902)를 상관 연산하기 위한 수단이며, 최대값 판별부(920)는 연속하여 수신되는 상기 수신 신호에 대하여 반복하여 계산된 복수의 상관값(903) 중 최대값을 판별하여 그에 해당하는 타이밍 인덱스를 추출하기 위한 기술적 수단을 의미한다.

보다 구체적인 구성의 일례로서, 상기 상관 연산부의 내부 구성 일례가 도 10에 도시되어 있다. 도 10을 참조하면, 상기 상관 연산부는 상관 연산을 수행하기 위해 수신 신호(901)를 임시로 저장하는 소정 길이의 시프트 레지스터(Shift Register)(1010), 시프트 레지스터(1010)에 저장된 상기 수신 신호의 제1 샘플(1002)의 복소 공액(complex conjugate)(1004)을 계산하는 공액기(1020), 상기 공액기를 통해 계산된 복소 공액(1004)과 시프트 레지스터(1010)에 저장된 수신 신호(901)의 제2 샘플(1003)을 곱셈 연산하는 곱셈기(1030), 및 시프트 레지스터(1010)에 수신 신호(901)의 새로운 샘플이 저장될 때마다 곱셈기(1030)에 의해 계산된 곱셈 결과(1005)를 누적하여 합산하는 합산기(1040)를 포함하여 구성될 수 있다.

도 10의 시프트 레지스터(1010)에 저장된 r(1), r(2),...r(341), r(342)는 각각 수신 신호(901)의 1번째, 2번째,...341번째, 및 342번째 샘플을 뜻한다. 이처럼 시프트 레지스터를 이용하여 지연 신호를 생성하는 로직을 구성함으로써 수신 신호 전체와 지연 신호 전체를 저장할 메모리 공간 대신 상기 지연 구간의 길이에 의해 결정되는 크기의 메모리 공간만을 필요로 하게 되므로, 효율적으로 장치를 구성할 수 있게 된다.

또한, 더욱 구체적으로, 합산기(1040)의 구체적 내부 구성의 일례가 도 11에 도시되어 있다. 도 11을 참조하면, 합산기(1040)는 시간에 따라 연속적으로 수신되는 수신 신호(901)에 대한 새로운 곱셈 결과(1005)가 계산될 때마다 상기 곱셈 결과를 각각 소정 주기 지연시킨 제1 지연 결과(1102)와 제2 지연 결과 및 곱셈 결과(1101) 자체를 가산 또는 감산 연산하기 위한 가산기/감산기를 포함하여 구성될 수 있다.

도 11에 도시된 바와 같이, 제1 지연 결과는 수신 신호의 샘플수(예를 들어, 811 샘플)에 해당하는 샘플 주기만큼 곱셈 결과를 지연시킨 결과로서, 제1 지연기(1110)에 의해 출력된다. 또한, 제2 지연 결과는 곱셈 결과의 누적 합산값을 1 샘플 주기 지연시킨 결과로서, 제2 지연기(1130)에 의해 출력된다.

가산기/감산기(1120)는 제2 지연 결과와 새로운 샘플에 대하여 계산된 새로운 곱셈 결과(1101)를 덧셈 연산하는 가산기와, 제1 지연 결과를 제2 지연 결과로부터 뺄셈 연산하는 감산기를 포함한다.

보다 구체적으로, 제1 지연기 및 제2 지연기는 시프트 레지스터의 형태로 구성될 수 있다. 이와 같은 구성을 따를 경우, 제1 지연기에 해당하는 시프트 레지스터의 길이는 상관 구간의 크기에 의해 결정된 값인 811이다. 마찬가지로 제2 지연기에 해당하는 시프트 레지스터의 길이는 1이다. 앞서 설명한 바와 같이 이처럼 시프트 레지스터를 이용하여 합산기를 구성할 때, 장치의 메모리 공간을 효율적으로 사용할 수 있게 된다.

또한, 본 발명의 또 다른 실시예에 의하면, 합산기(1040)는 가산기/감산기(1120)에 의해 합산된 곱셈 결과(1006)의 절대값 또는 절대값 제곱 연산을 수행하는 절대값 연산기 또는 절대값 제곱 연산기(1140)를 더 포함할 수 있다. 즉, 합산된 곱셈 결과의 절대값 또는 절대값의 제곱 등 필요에 따라 추가의 연산이 포함된 결과를 출력할 수 있는 것이다. 프리앰블 신호의 각 반복 구간의 신호가 정확히 일치하고, 반복 구간의 경계가 정확히 설정되어 있는 이상적인 환경에서는 상기 곱셈 결과가 실수(real)값을 가지지만, 채널에 의한 신호의 왜곡과 샘플링에 의한 오차, 및 반복 구간의 경계가 근사화되어 발생하는 오차 등이 개입되는 실제의 프 리앰블 신호에 있어서는 상기 곱셈 결과, 즉 상관값이 복소수(complex)값이 된다. 상기 복소수로 표현되는 상관값의 대소 비교를 위하여 절대값 또는 절대값의 제곱 연산이 필요한 것이다.

도 12는 합산기(1040)를 구성하는 가산기/감산기(1120)의 구체적인 구성의 일례를 도시한 도면이다. 상술한 바와 같이, 가산기/감산기(1120)은 소정 클럭 신호(1203)에 의해 구동되는 가산기 및 감산기를 포함한다. 상기 가산기는 클럭 신호의 상승 에지(Rising Edge)시에 누적된 덧셈 결과(1201)에 새로운 곱셈 결과(1101)를 더하는 연산을 수행할 수 있다. 상기 가산기의 출력은 감산기의 입력으로 연결되어, 클럭 신호의 하강 에지(Falling Edge)시에 상기 감산기가 누적된 뺄셈 결과(1202)에서 제1 지연 결과(1102)를 빼는 연산을 수행할 수 있도록 한다. 1회 상승에 이어 1회 하강하는 클럭 신호가 입력되면, 상기 감산기의 출력 단자에서 가산기/감산기(1120)의 출력값(1006)이 출력된다. 참고로, 클럭 신호가 1회 하강 후 1회 상승하는 경우에는, 상기 감산기의 출력이 상기 가산기의 입력에 연결되는 구성, 또는 상기 가산기가 클럭 신호의 하강 에지에 트리거되고, 상기 감산기가 클럭 신호의 상승 에지에 트리거되는 구성을 가질 수 있다. 따라서 본 발명의 일실시예에 따른 프레임 경계 장치를 구성하는 가산기/감산기(1120)의 내부 구성은 도 12에 도시된 예에 한정되지 않는다.

도 13은 앞서 설명한 도 9의 최대값 판별부의 구체적인 내부 구성의 일례를 도시한 블록도이다.

최대값 판별부(920)는 도면에 도시된 바와 같이 시간에 따라 연속적으로 입 력되는 수신 신호에 대해 반복하여 계산되는 상관값(903)을 입력 받는 상관값 입력부(1310), 상기 새로이 입력된 상관값과 대소 비교의 대상이 되는 기존의 최대값 및 그에 해당하는 인덱스 정보를 저장하는 최대값 저장부(1320), 및 상기 상관값과 상기 기존 최대값 중 더 큰 값을 갱신된 최대값으로 출력하는 비교기(1330)를 포함하여 구성될 수 있다. 또한 비교기(1330)의 출력인 상기 갱신된 최대값은 최대값 저장부(1320)에 저장되도록 구성된다. 이와 같은 구성을 통해, 반복하여 계산된 상관값을 모두 저장하고 그 중의 최대값을 구하는 것이 아니라 현재의 최대값과 그에 해당하는 인덱스 정보만을 저장함으로써 장치의 구성을 간소화하고 메모리 공간을 절약할 수 있다.

또한, 본 발명의 또 다른 실시예에 따른 프레임 경계 검출 장치는 OFDM 또는 OFDMA 기반의 무선 통신 시스템을 통해 전송된 신호를 수신하는 통신 단말기에 포함된 장치일 수 있다.

참고로, 본 명세서에서 사용되는 "통신 단말기"라 함은 PDC(Personal Digital Cellular)폰, PCS(Personal Communication Service)폰, PHS(Personal Handyphone System)폰, CDMA-2000(1X, 3X)폰, WCDMA(Wideband CDMA)폰, 듀얼 밴드/듀얼 모드(Dual Band/Dual Mode)폰, GSM(Global Standard for Mobile)폰, MBS(Mobile Broadband System)폰, DMB(Digital Multimedia Broadcasting) 단말, 스마트(Smart) 폰, OFDM(Orthogonal Frequency Division Multiplexing), OFDMA(Orthogonal Frequency Division Multiplexing Access) 통신 단말 등과 같은 통신 기능이 포함될 수 있는 기기, PDA(Personal Digital Assistant), 핸드 헬드 PC(Hand-Held PC), 노트북 컴퓨터, 랩탑 컴퓨터, 와이브로(WiBro) 단말기, MP3 플레이어, MD 플레이어 등과 같은 휴대 단말기, 그리고 국제 로밍(Roaming) 서비스와 확장된 이동 통신 서비스를 제공하는 IMT-2000(International Mobile Telecommunication-2000) 단말기 등을 포함하는 모든 종류의 핸드 헬드 기반의 무선 통신 장치를 의미하는 휴대용 전기 전자 장치로서, OFDMA(Orthogonal Frequency Division Multiplexing Access) 모듈, CDMA(Code Division Multiplexing Access) 모듈, 블루투스(Bluetooth) 모듈, 적외선 통신 모듈(Infrared Data Association), 유무선 랜카드 및 GPS(Global Positioning System)를 통한 위치 추적이 가능하도록 하기 위해 GPS 칩이 탑재된 무선 통신 장치와 같은 소정의 통신 모듈을 구비할 수 있으며, 멀티미디어 재생 기능을 수행할 수 있는 마이크로프로세서를 탑재함으로써 일정한 연산 동작을 수행할 수 있는 단말기를 통칭하는 개념으로 해석된다.

또한, 본 명세서의 "디지털 통신 시스템"은 IEEE 802.16d/e 표준, WiBro, 및 WiMAX 중에서 어느 하나를 기반으로 하는 무선 통신 시스템일 수 있다.

도 14를 참조하면, 본 발명에 따른 수신 신호의 프레임 경계를 검출하는 방법이 적용된 시뮬레이션 결과가 도시되어 있다. 본 발명에 따른 방법 적용 시, 상관값 출력이 최대인 검출 타이밍(detected timing)은 1152번 째 심볼로서, 1152번 째 심볼을 프레임 경계로 결정할 수 있고, 본 발명에 따른 방법에 의해 결정된 프레임 경계는 한 프레임의 총 FFT 수 1024에 CP를 더한 결과와 오차가 없음을 확인 할 수 있다.

상술한 바와 같이 본 발명은 디지털 통신 시스템 일반에 대하여 그 기술적 사상이 적용된다. 그러나 특히 OFDM/OFDMA 방식의 디지털 통신 시스템의 통신 단말기의 경우, 상기 단말기가 속해 있는 셀에 해당하는 이동 통신 기지국과 연결을 설정하고 안정적인 데이터 통신을 실행하기 위해 전송 신호의 프레임 경계를 빠르고 정확하게 검출할 필요가 있다.

본 발명에 따른 검출 방법 및 장치에 의해 검출된 프레임 경계를 기초로 해당 프레임의 주파수 오프셋을 추정하고, 상기 프레임 경계에 위치한 프리앰블 신호를 통해 상기 단말기가 속해 있는 셀을 탐색할 수 있다. 본 발명은 이처럼 기지국과의 연결 설정 및 안정적인 데이터 통신에 필수적인 프레임 경계 정보를 빠르고 정확하게 검출하는 방법 및 장치에 대한 것이므로, 특히 OFDM/OFDMA 기반의 디지털 통신 시스템의 통신 단말기에 포함된 프레임 경계 검출 장치에 대해 본 발명의 기술적 사상이 적용되는 것이다.

본 발명에 따른 프레임 경계 검출 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(Magnetic Media), CD-ROM, DVD와 같은 광기록 매체(Optical Media), 플롭티컬 디스크(Floptical Disk)와 같은 자기-광 매체(Magneto-Optical Media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 상기 매체는 프로그램 명령, 데이터 구조 등을 지정하는 신호를 전송하는 반송파를 포함하는 광 또는 금속선, 도파관 등의 전송 매체일 수도 있다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.

따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

본 발명에 따른 프레임 경계 검출 방법 및 장치에 의하면, 상관값을 소정 문 턱값과 비교하는 종래 기술과 달리 반복하여 계산된 복수의 상관값 중 최대값을 판별하여 그 때의 타이밍 인덱스를 프레임 경계 인덱스로서 계산함으로써, 프레임 경계 검출의 정확도를 향상시킬 수 있다.

또한, 본 발명에 따른 프레임 경계 검출 방법에 의하면, 프리앰블 신호의 반복 구간의 길이를 정수로 근사함으로써, 오버샘플링되지 않은 신호를 상관 연산에 이용할 수 있다. 결과적으로 상관 연산에 사용되는 신호의 샘플수, 즉 상관 구간의 길이가 짧아져 프레임 경계 검출의 복잡도를 감소시킬 수 있다.

또한, 본 발명에 따른 프레임 경계 검출 방법에 의하면, 반복 구간을 포함하는 푸리에 변환된 시간 영역의 신호를 사용하고, 프리앰블 신호의 시간 영역에서의 주기적 반복 특성을 이용하여, 시간 영역의 수신 신호와 상기 수신 신호를 소정 주기 지연시킨 지연 신호를 자기 상관 연산함으로써, 매번 프레임 경계 검출을 수행하기 위해 상기 수신 신호를 주파수 영역으로 변환하지 않아도 되어 프레임 경계 검출 속도를 향상시키고 상기 프레임 경계 검출 방법이 적용되는 장치를 보다 적은 자원을 이용하여 구성할 수 있다.

또한, 본 발명에 따른 프레임 경계 검출 방법에 의하면, 1 개의 CP와 전체 반복 구간 수보다 1 적은 수의 반복 구간을 포함하는 구간을 상관 구간으로 정함으로써, 상관 연산의 정확도를 높이고 연산 부담을 최소화하는 최적의 상관 구간 내에서 상관 연산을 수행할 수 있다. 이를 통해 빠르고 정확한 프레임 경계 검출이 가능하게 된다.

또한, 본 발명에 따른 프레임 경계 검출 방법 및 장치에 의하면, 특히 OFDM 및 OFDMA 기반의 무선 통신 시스템을 통해 전송된 신호의 프레임 경계를 보다 빠르고 정확하게 검출함으로써, 상기 방법 및 장치를 적용하거나 포함하는 통신 단말기를 보다 효율적으로 구성할 수 있다.

또한, 본 발명에 따른 프레임 경계 검출 방법에 의하면, 상기 반복 구간은 341 또는 342 샘플, 상기 순환 전치의 길이는 128 샘플, 상기 상관 구간은 811 샘플, 상기 지연 주기는 341 샘플이 되도록 정함으로써, FFT 수가 1024이고 세그먼트 수가 3인 IEEE 802.16d/e 표준에 따른 OFDM/OFDMA 방식의 무선 통신 시스템에 가장 적합한 방법으로 프레임 경계 검출을 수행할 수 있다.

또한, 본 발명에 따른 프레임 경계 검출 방법에 의하면, 프레임 경계 검출 결과가 소정 조건에 해당할 경우, 시간에 따라 연속적으로 수신된 복수 개의 상기 수신 신호에 대해 수신 신호를 소정 주기 지연시켜 지연 신호를 생성하는 단계, 상기 수신 신호와 상기 지연 신호를 상관 연산하여 상관값을 계산하는 단계, 및 상기 계산된 복수의 상관값들 중 최대값에 해당하는 타이밍 인덱스를 프레임 경계 인덱스로 결정하는 단계를 반복하여 수행함으로써, 프레임 경계 검출의 정확도를 높일 수 있다.

또한, 본 발명에 따른 프레임 경계 검출 장치에 의하면, 소정 샘플수의 수신 신호와 상기 수신 신호를 소정 주기 지연시킨 지연 신호를 시간 영역의 소정 상관 구간 내에서 상관 연산하여 상관값을 계산하는 상관 연산부, 및 상기 반복하여 계산된 복수의 상관값들 중 최대값을 판별하는 최대값 판별부를 포함함으로써, 장치의 구성을 단순화하여, 상기 장치의 동작 속도를 향상시키고 구동 전력 및 생산 비 용을 절감할 수 있다.

또한, 본 발명에 따른 프레임 경계 검출 장치의 상관 연산부를 시프트 레지스터, 공액기, 곱셈기, 및 합산기를 포함하여 구성함으로써, 상관 연산에 사용되는 메모리 자원을 절약하고 장치의 동작 성능을 향상시킬 수 있다.

또한, 본 발명에 따른 프레임 경계 검출 장치의 상관 연산부를 구성하는 상기 합산기가 제1 및 제2 지연기, 가산기/감산기를 포함하도록 함으로써, 곱셈 결과의 합산을 위하여 사용되는 메모리 자원을 절약할 수 있다.

또한, 본 발명에 따른 프레임 경계 검출 장치의 상관 연산부를 구성하는 상기 합산기가 절대값 연산기 또는 절대값-제곱 연산기를 포함하도록 함으로써, 채널에 의한 신호의 왜곡, 샘플링에 따른 오차, 및 반복 구간을 정수로 근사함으로써 발생하는 오차에 의한 영향을 적절히 반영하여 대소 비교가 가능한 실수 상관값을 계산할 수 있다.

또한, 본 발명에 따른 프레임 경계 검출 장치의 최대값 판별부가 최대값 저장부, 상관값 입력부, 및 비교기를 포함하여 구성되게 함으로써, 반복하여 계산된 상관값 모두를 저장하는 대신 현재의 상관값과 그에 상응하는 인덱스 정보만을 저장함으로 상기 장치의 메모리 자원을 효율적으로 활용할 수 있다.

Claims

디지털 통신 시스템에서 수신 신호의 프레임 경계(Frame Boundary)를 검출하는 방법에 있어서,

상기 수신 신호를 소정 주기 지연시켜 지연 신호(Delayed Signal)를 생성하는 단계;

상기 수신 신호와 상기 지연 신호를 시간 영역(Time Domain)의 소정 상관 구간 내에서 상관(Correlation) 연산하여 상관값을 계산하는 단계; 및

상기 반복하여 계산된 복수의 상관값 중 최대값에 해당하는 타이밍 인덱스를 프레임 경계 인덱스로서 결정하는 단계를 포함하고,

상기 수신 신호는 푸리에 변환 이전의 시간 영역의 신호이며, 시간에 따라 소정 주기로 반복되는 단위인 반복 구간(Repetition Length)을 포함하는 신호인 것을 특징으로 하는 프레임 경계 검출 방법.
제1항에 있어서,

상기 디지털 통신 시스템은 직교 주파수 분할 다중화(OFDM: Orthogonal Frequency Division Multiplexing) 또는 직교 주파수 분할 다중 접근(OFDMA: Orthogonal Frequency Division Multiple Access) 기반의 무선 통신 시스템인 것을 특징으로 하는 프레임 경계 검출 방법.
삭제
제1항에 있어서,

상기 반복 구간이 포함하는 샘플 수는 비정수(Non-integer)의 올림 연산, 내림 연산, 및 반올림 연산 중 적어도 하나의 연산에 의해 정수화되는 것을 특징으로 하는 프레임 경계 검출 방법.
제1항, 제2항, 제4항 중 어느 한 항에 있어서,

상기 상관 구간(Correlation Length)은 1 개의 순환 전치(CP: Cyclic Prefix) 구간과 전체 반복 구간(Repetition Length) 수보다 1 적은 수의 반복 구간을 포함하는 것을 특징으로 하는 프레임 경계 검출 방법.
제5항에 있어서,

상기 반복 구간은 341 또는 342 샘플이고,

상기 순환 전치의 길이는 128 샘플이고,

상기 상관 구간은 811 샘플이며,

상기 지연 주기는 341 샘플인 것을 특징으로 하는 프레임 경계 검출 방법.
제1항, 제2항, 제4항 중 어느 한 항에 있어서,

상기 프레임 경계 검출 결과가 소정 조건에 해당할 경우, 시간에 따라 연속적으로 수신된 복수 개의 상기 수신 신호에 대해 상기 지연 단계, 상기 상관값 계산 단계, 및 상기 프레임 경계 인덱스 결정 단계를 반복하여 수행하는 단계 를 더 포함하는 것을 특징으로 하는 프레임 경계 검출 방법.
단위 심볼에 소정 수의 샘플을 포함하는 수신 신호와 상기 수신 신호를 소정 주기 지연시킨 지연 신호를 시간 영역의 소정 상관 구간 내에서 상관 연산하여 상관값을 계산하는 상관 연산부; 및

상기 반복하여 계산된 복수의 상관값 중 최대값을 판별하는 최대값 판별부를 포함하고,

상기 수신 신호는 푸리에 변환 이전의 시간 영역의 신호이며, 시간에 따라 소정 주기로 반복되는 단위인 반복 구간(Repetition Length)을 포함하는 신호인 것을 특징으로 하는 프레임 경계 인덱스 검출 장치.
제8항에 있어서,

상기 프레임 경계 인덱스 검출 장치는 직교 주파수 분할 다중화(OFDM: Orthogonal Frequency Division Multiplexing) 또는 직교 주파수 분할 다중 접근(OFDMA: Orthogonal Frequency Division Multiple Access) 기반의 무선 통신 시스템을 통해 전송된 신호를 수신하는 통신 단말기에 포함된 장치인 것을 특징으로 하는 프레임 경계 인덱스 검출 장치.
제8항에 있어서,

상기 상관 연산부는,

상기 상관 연산을 수행하기 위해 상기 수신 신호를 임시로 저장하는 소정 길이의 시프트 레지스터(Shift Register);

상기 시프트 레지스터에 저장된 상기 수신 신호의 제1 샘플의 복소 공액을 계산하는 공액기;

상기 공액기를 통해 계산된 복소 공액과 상기 시프트 레지스터에 저장된 상기 수신 신호의 제2 샘플을 곱셈 연산하는 곱셈기; 및

상기 시프트 레지스터에 상기 수신 신호의 새로운 샘플이 저장될 때마다 상기 곱셈기에 의해 계산된 곱셈 결과를 누적하여 합산하는 합산기를 포함하는 상관 연산부인 것을 특징으로 하는 프레임 경계 검출 장치.
제10항에 있어서,

상기 합산기는,

상기 곱셈 결과를 상기 상관 구간의 샘플수에 해당하는 샘플 주기만큼 지연시켜 제1 지연 결과를 생성하기 위한 제1 지연기;

상기 곱셈 결과를 누적 합산한 결과를 1 샘플 주기만큼 지연시켜 제2 지연 결과를 생성하기 위한 제2 지연기; 및

상기 곱셈 결과에 상기 제2 지연 결과를 가산하고 상기 제1 지연 결과를 감산하는 가산기/감산기를 포함하는 합산기인 것을 특징으로 하는 프레임 경계 검출 장치.
제11항에 있어서,

상기 합산기는 상기 가산기/감산기에 의해 계산된 합산 결과의 절대값 또는 절대값의 제곱을 구하기 위한, 절대값 연산기 또는 절대값-제곱 연산기를 더 포함하는 합산기인 것을 특징으로 하는 프레임 경계 검출 장치.
제10항에 있어서,

상기 시프트 레지스터의 길이는 342이고,

상기 상관 구간의 샘플수는 811 샘플인 것을 특징으로 하는 프레임 경계 검출 장치.
제8항에 있어서,

상기 최대값 판별부는,

시간에 따라 연속적으로 수신되는 복수의 상기 수신 신호에 대한 복수의 상관값 중 최대값을 저장하는 최대값 저장부;

시간에 따라 새롭게 수신된 상기 수신 신호에 대하여 계산된 상관값을 입력받기 위한 상관값 입력부; 및

상기 최대값 저장부에 저장된 최대값과 상기 상관값 입력부를 통해 입력된 새로운 상관값의 크기를 비교하는 비교기(Comparator)를 포함하는 최대값 판별부인 것을 특징으로 하는 프레임 경계 검출 장치.
제1항, 제2항, 제4항 내지 제7항 중 어느 하나의 항에 따른 방법을 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
제8항 내지 제14항 중 어느 한 항에 있어서,

상기 반복 구간이 포함하는 샘플 수는 비정수(Non-integer)의 올림 연산, 내림 연산, 및 반올림 연산 중 적어도 하나의 연산에 의해 정수화되는 것을 특징으로 하는 프레임 경계 검출 장치.
제8항 내지 제14항 중 어느 한 항에 있어서,

상기 상관 구간(Correlation Length)은 1 개의 순환 전치(CP: Cyclic Prefix) 구간과 전체 반복 구간(Repetition Length) 수보다 1 적은 수의 반복 구간을 포함하는 것을 특징으로 하는 프레임 경계 검출 장치.