KR101001553B1 - 위성항법 수신기의 비트 및 프레임 동기 방법 및 그 장치 - Google Patents

Abstract

본 발명은 위성항법 수신기의 비트/프레임 동기 방법 및 그 장치를 개시한다.

본 발명은 입력 메시지와 프리엠블의 상관시 보다 효율적으로 상관하기 위해 메시지의 구조에 따른 프레임동기를 구성함으로써 성능을 개선시키고 수신기의 복잡성을 향상시킬 수 있다.

Description

위성항법 수신기의 비트 및 프레임 동기 방법 및 그 장치{Method and apparatus of bit and frame synchronization for satellite navigation receiver}

본 발명은 위성항법 시스템의 비트 및 프레임 동기 방법에 관한 것으로, 보다 상세하게는, 수신 메시지의 구조에 따라 생성된 프리엠블에 의한 부분 상관을 통해 상관 프로세싱을 수행함으로써 효율적으로 비트 및 프레임 동기가 가능한 방법 및 그 장치에 관한 것이다.

본 발명은 지식경제부의 전파방송산업진흥개발사업의 일환으로 수행한 연구로부터 도출된 것이다[관리번호: 2006-S-021-03, 과제명: 위성항법 지상국 시스템 및 탐색구조 단말기 개발].

위성항법 시스템에서 프레임동기 기법은 위치를 구하기 위한 항법메시지 데이터를 검출하기 위해서 필요하다. 만약 항법메시지의 시작지점을 알지 못한다면 메시지의 구조를 알지 못하기 때문에 항법메시지를 검출할 수 없게 된다. 그러므로 이러한 메시지의 시작지점을 구하기 위해서 프레임동기가 필요하게 되고 GPS의 경우는 TLM 워드(telemetry word)의 맨 앞에 프리엠블 8비트인 10001011을 보내게 되는데 이러한 알고 있는 프리엠블을 통해 프레임 동기를 이루게 된다. 도 1은 GPS 항법메시지의 서브프레임을 구성하는 TLM 워드와 HOW 워드(handover word)를 나타낸다. TLM 워드와 HOW 워드는 각각 30비트로 구성되며, TLM의 맨 앞에 프리앰블인 8비트가 존재한다.

GPS 및 갈릴레오와 같은 위성항법 시스템에서는 수신단에서 위치를 구하기 위해 메시지를 복조해야 한다. 이러한 메시지를 추출하기 위해서는 비트동기 및 프레임동기 과정을 거쳐야 하며 항법메시지의 시작점을 찾기 위해서 메시지의 시작부분에 삽입된 프리엠블을 검색하게 된다. 이러한 프리엠블 값은 수신단에서 똑같은 프리엠블을 만들어 두 개의 값에 대해 상관을 취함으로써 프레임 동기를 시킬 수 있다.

비트동기와 프레임동기를 하기 위한 메시지 입력은 위성항법 시스템의 신호처리부인 추적부에서 들어오는 1주기의 코드단위인 값이다. 이러한 값들은 정보가 포함된 비트열로서 비트열을 받아서 비트동기를 맞추고 프레임동기를 맞추게 된다. 수신기 내부에서는 입력된 비트열을 저장하고 프리엠블의 패턴에 따라 프리엠블 값을 저장한다. 수신기의 프리엠블 값은 한 개의 비트 값이므로 입력되는 비트열과는 범위가 다르기 때문에 오버샘플링을 해주어야 한다. 이러한 오버샘플링된 비트열과 입력되는 비트열은 범위가 같으므로 상관을 취할 수 있다. 입력으로 저장된 모든 값들은 내부에서 만든 프리엠블과 상관을 취하게 되면 임계값을 넘는 값들이 나오게 되는데 이러한 값들의 시작지점은 메시지의 시작지점으로 인식할 수 있다. 그리고 항법메시지의 구조에 따라 패리티 체크나 CRC 등을 통해 오류검사를 하게 되고 만약 성공하게 된다면 프레임동기는 성공한 것이다.

현 위성항법 시스템의 비트 및 프레임동기를 위한 기법으로 기존에 사용하는 상관기의 경우는 입력의 모든 비트값들과 상관을 취함으로써 계산량이 많았다.

본 발명은 입력 메시지와 프리엠블의 상관시 보다 효율적으로 상관하기 위해 메시지의 구조에 따른 프레임동기를 구성함으로써 성능을 개선시키고 수신기의 복잡성을 향상시키는데 그 목적이 있다.

본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.

본 발명은 프레임 동기를 위한 상관 프로세싱을 메시지 구조에 따라 부분상관을 취하도록 하여 효율적으로 프레임 동기를 수행한다. 즉, 프리엠블의 위치에 따라 적응적으로 상관할 수 있는 프레임 동기기법을 위한 장치로서의 효율적인 상관 및 프레임동기를 이룰 수 있다.

본 발명의 비트 및 프레임 동기 방법은, 입력 메시지의 비트열을 기초로 오버샘플링된 프리엠블을 생성하는 단계; 상기 프리엠블과 상기 입력 메시지의 일부를 제1 상관하는 단계; 제1 상관값이 임계값 이상이면 소정 간격 점핑한 상기 프리엠블과 상기 입력 메시지의 일부를 제2 상관하는 단계; 제2 상관값이 임계값 이상이면 비트 및 프레임 동기의 성공을 선언하는 단계;를 포함할 수 있다.

본 발명의 비트 및 프레임 동기 장치는, 입력 메시지의 비트열을 기초로 오 버샘플링된 프리엠블을 생성하는 프리엠블생성부; 상기 프리엠블과 상기 입력 메시지의 일부를 제1 상관하고, 제1 상관값이 임계값 이상이면 소정 간격 점핑한 상기 프리엠블과 상기 입력 메시지의 일부를 제2 상관하는 상관부; 및 상기 제1 상관값과 제2 상관값이 임계값 이상인지 여부를 판단하고, 상기 제2 상관값이 임계값 이상이면 비트 및 프레임 동기의 성공을 선언하는 동기판별부;를 포함할 수 있다.

본 발명은 입력된 비트열에 대한 프리엠블을 생성하여 상관을 취함으로써 프레임동기를 이룰 수 있고, 항법메시지 구조에 따른 상관을 통해 부분적인 상관값을 구함으로써 보다 효율적인 프레임동기 및 비트동기를 이룰 수 있다.

또한 본 발명은 항법메시지 구조에 따라 주기적으로 입력되는 메시지의 비트열을 기초로 비트열의 프리엠블을 생성하여 부분 상관을 취하기 때문에 프레임 동기와 비트 동기를 동시에 수행할 수 있다.

따라서 이러한 비트 및 프레임 동기를 이용하여 수신기의 속도에 영향을 주는 TTFF 파라메타의 성능을 향상시킬 수 있고 부분적인 상관값을 저장함으로써 수신기의 복잡도 및 메모리 문제를 향상시킬 수 있다.

본 발명은 현재 사용되고 있는 위성항법 시스템에서 비트 및 프레임동기를 위해 적용할 수 있고 보다 효율적으로 프레임동기를 구현함으로써 수신기의 효율성을 이루고 복잡성을 줄일 수 있다.

이하 본 발명의 바람직한 실시예가 첨부된 도면들을 참조하여 설명될 것이 다. 도면들 중 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호들 및 부호들로 나타내고 있음에 유의해야 한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 명세서에 기재된 각 기능부는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.

본 발명은 GPS 및 갈릴레오와 같은 위성항법시스템에서 수신기의 비트 및 프레임 동기에 적용하여 항법메시지를 추출할 수 있는 복조과정의 처음 단계라 할 수 있다.

본 발명은 위성항법시스템의 비트 및 프레임동기에 관한 것으로 보다 효율적으로 비트 동기와 프레임 동기를 하기 위해 항법수신기에서 메시지의 패턴에 따라 부분적으로 상관을 취하는 동기화 기법 및 그에 대한 장치에 관한 것이다.

일반적으로 많은 통신시스템에서는 메시지 전송을 하는데 수신단에서 메시지를 복조하기 위한 기능으로 비트 및 프레임 동기 과정을 거치게 된다. 이러한 비트 및 프레임동기는 GPS 및 갈릴레오 등의 위성항법시스템에서도 필요하며 GPS와 갈릴레오 메시지의 시작점을 찾기 위해서 메시지의 시작부분에 프리엠블을 삽입하게 된 다. 이러한 프리엠블 값은 수신단에서 똑같은 프리엠블을 만들어 두 개 값에 대해 상관을 취함으로써 프레임 동기를 시킬 수 있다. 이러한 상관을 취하는 부분에서 보다 효율적으로 구성함으로써 프레임동기를 개선시키고 수신기의 성능을 향상시키는데 그 목적이 있다. 따라서 본 발명에서는 항법메시지의 패턴을 분석하여 부분적으로 상관을 취하는 동기화 프로세싱을 제시한다.

본 발명은 현 위성항법 시스템의 프레임동기의 성능을 향상시키기 위한 방법으로 내부 수신기에서 프리엠블을 생성하는 수단, 입력된 신호와 상관하는 상관수단, 임계값을 측정하여 프레임동기의 성공여부를 판별하는 수단, 메시지의 프리엠블 위치값에 따라 적응적으로 상관을 취할 수 있는 프로세서 수단 등을 포함할 수 있다.

도 2는 항법메시지에 대한 기존의 프레임동기를 위한 상관기법을 도시한 구조이다.

도 2를 참조하면, 입력 데이터인 항법메시지는 여러 개의 서브프레임으로 구성되며, 각 서브프레임에는 하나의 프리엠블이 존재하여 프리엠블이 각 서브프레임을 구분하는 인덱스(202)로서의 역할을 한다.

기존의 상관기법은 입력 데이터(Rx data)(201)와 입력 데이터(201)의 모든 비트열에 대해서 생성된 프리엠블(203)에 대해 슬라이딩 상관을 취한다. 따라서 수신기에서 많은 상관 결과값을 저장해야 하고 따라서 프로세서의 복잡성을 지니게 된다.

도 3은 본 발명의 일 실시예에 따른 비트 및 프레임 동기의 상관 기법을 나 타낸다.

본 발명의 상관 기법은 종래의 프레임 상관기법에 의한 프로세서의 복잡성을 줄이기 위해서 항법메시지 구조에 따라 프레임 동기를 수행한다. 즉, 다수의 서브프레임으로 구성된 항법메시지의 구조(메시지 타입, 입력 비트열의 샘플링비, 서브프레임 사이즈 등)에 따라 소정 사이즈를 갖는 프리엠블을 생성하여 수신된 항법메시지와 부분적으로 슬라이딩 상관을 취한다. 수신기는 프레임 동기를 위해 프리엠블을 생성하고, 항법메시지의 구조에 따라 결정된 샘플링비에 따라 오버샘플링을 하여 항법메시지와 상관한다.

도 3을 참조하면, 수신기는 항법메시지인 입력 데이터(Rx data)(301)를 수신하고, 프레임 동기를 위한 프리엠블(303)을 생성한다. 입력 데이터(301)는 다수의 서브프레임으로 구성되며, 비트열의 각 서브프레임에는 인덱스(302)로서 프리엠블이 존재한다. 수신기에 의해 생성되는 프리엠블(303)은 입력 데이터(301)의 구조에 따라 결정된 샘플링비에 따라 오버샘플링된다.

수신기는 프리엠블(303)을 입력 데이터(301)의 비트열 시작지점에서 첫 번째 슬라이딩(first sliding) 상관하고, 제일 처음으로 상관 결과값이 기 설정된 임계값 이상이 되는 지점을 검출한다. 수신기는 검출된 지점을 서브프레임의 시작지점으로 예측하고, 검출된 지점에서 입력 데이터(301)의 구조에 따라 다음 서브프레임 시작지점을 예측하여 점핑(jumping)한다. 수신기는 점핑 후 다시 프리엠블(303)을 입력 데이터(301)와 두 번째 슬라이딩(second sliding) 상관한다.

이러한 상관은 한 번 임계값을 검출하기 위해서 최대 한 개의 서브프레임을 검출하고 그 후에는 메시지의 구조에 따라 그 다음 서브프레임의 시작지점에 바로 상관을 취함으로써 프레임 동기의 속도를 증가시키고 많은 상관을 취할 필요가 없으므로 보다 간단한 프레임 동기가 가능하다.

도 4는 본 발명의 일 실시예에 따른 비트 및 프레임 동기를 위한 비트 및 프레임 동기 장치의 내부 구성을 개략적으로 도시한 블록도이다.

도 4를 참조하면, 본 발명의 비트 및 프레임 동기 장치(400)는 수신부(410), 프리엠블생성부(430), 상관부(450) 및 동기판별부(470)를 포함한다.

수신부(410)는 입력 메시지를 수신하고 비트열값을 저장한다. 입력 메시지는 비트열인 다수의 서브프레임으로 구성되고, 각 서브프레임은 인덱스로서의 프리엠블을 포함한다.

프리엠블생성부(430)는 입력 메시지의 구조에 따라 일정 사이즈를 갖도록 오버샘플링된 프리엠블을 생성한다. 생성된 프리엠블은 입력 메시지 비트열의 샘플링비(sampling rate)에 따라 오버샘플링된다.

상관부(450)는 입력 메시지의 프리엠블 위치값에 따라 적응적으로 부분 상관을 취한다. 상관부(450)는 입력 메시지의 비트열 시작지점부터 프리엠블과 입력 메시지의 일부를 제1 상관하고, 제1 상관값이 임계값 이상이면 소정 간격 점핑한 후의 프리엠블과 입력 메시지의 일부를 다시 제2 상관한다. 프리엠블은 제1 상관에 의해 상관값이 검출된 임계값 이상인 지점을 기초로 예측된 다음 상관 시작지점으로 점핑하여 제2 상관되는데, 제1 상관값의 임계값 이상인 지점에서 입력 메시지를 구성하는 서브프레임의 사이즈만큼 점핑하게 된다. 따라서 다음 상관 시작지점은 서브프레임의 다음 시작지점으로 예측된 지점이 된다.

동기판별부(470)는 제1 상관값과 제2 상관값을 기 설정된 임계값과 비교하여 각 상관값이 임계값 이상인지 여부를 판단하고, 제2 상관값이 임계값 이상이면 비트 및 프레임 동기의 성공을 선언하여 동기를 종료한다.

도 5는 본 발명의 일 실시예에 따른 비트 및 프레임 동기 과정을 개략적으로 설명하는 흐름도이다.

비트 및 프레임 동기 장치는 동기 블럭으로 입력된 비트열 값을 저장하고, 비트 및 프레임동기가 시작된다.

비트 및 프레임 동기 장치는 프레임 동기를 위한 프리엠블을 만들고 입력된 비트열의 주기에 따라 범위를 맞추기 위한 오버샘플링을 하게 된다(S501). 생성된 프리엠블은 입력 메시지의 구조를 기초로 입력 비트열의 샘플링비에 따라 오버샘플링된다.

입력된 비트열 신호와 수신기 내부적으로 생성된 프리엠블 신호는 상관기를 통해 제1 슬라이딩 상관을 수행한다(S502).

상관값이 임계값 이상인지 판단한다(S503).

상관값이 임계값을 넘지 않으면 일정 구간 점핑 후 다시 제1 상관을 수행하고, 상관값이 임계값 이상이면 메시지의 구조에 따라 다음 서브프레임의 시작지점을 찾아 서브프레임 간격만큼 점핑한다(S504). 제1 상관값에서 검출된 임계값 이상인 지점을 기초로 예측된 다음 상관 시작지점, 즉 제1 상관값이 임계값 이상인 지점에서 입력 메시지를 구성하는 서브프레임의 사이즈만큼 점핑한다.

점핑된 지점에서 다시 제2 슬라이딩 상관을 취한다(S505).

상관값이 임계값 이상인지 판단한다(S506).

상관값이 임계값을 넘지 않으면 다시 점핑 후 제1 상관부터 시작하고, 상관값이 임계값 이상이면 비트 및 프레임 동기의 성공을 선언한다(S507). 프레임의 처음 위치를 선언하고, 비트 및 프레임 동기가 끝나고, 그 결과가 저장된다.

본 발명의 프레임 동기 과정은 모든 비트열에 대해 상관값을 취하지 않고 부분적으로 상관값을 취함으로써 보다 효율적인 프레임동기를 이룰 수 있고, 입력 비트열에 대해 생성된 프리엠블에 의해 상관되므로 비트동기를 동시에 이룰 수 있기 때문에 수신기의 속도 성능 및 복잡성 문제에 보다 우수할 수 있다.

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고, 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.

지금까지 본 발명에 대하여 바람직한 실시예들을 중심으로 살펴보았다. 여기 서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.

그러므로 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 따라서 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

도 1은 GPS 항법메시지의 서브프레임을 구성하는 TLM 워드와 HOW 워드를 나타내는 도면이다.

도 2는 항법메시지에 대한 기존의 프레임동기를 위한 상관기법을 도시한 구조이다.

도 3은 본 발명의 일 실시예에 따른 비트 및 프레임 동기의 상관 기법을 나타낸다.

도 4는 본 발명의 일 실시예에 따른 비트 및 프레임 동기를 위한 비트 및 프레임 동기 장치의 내부 구성을 개략적으로 도시한 블록도이다.

도 5는 본 발명의 일 실시예에 따른 비트 및 프레임 동기 과정을 개략적으로 설명하는 흐름도이다.

Claims (8)

1. 입력 메시지의 비트열을 기초로 오버샘플링된 프리엠블을 생성하는 단계;

   상기 프리엠블과 상기 입력 메시지의 비트열 시작지점에서 제1 상관하는 단계;

   제1 상관값이 임계값 이상인 지점을 검출한 후 검출된 지점에서 상기 입력 메시지의 구조에 따른 다음 서브 프레임 시작시점을 예측하여 점핑한 후 점핑한 지점에서부터 상기 프리엠블과 상기 입력 메시지의 해당 비트열을 제2 상관하는 단계; 및

   제2 상관값이 임계값 이상이면 비트 및 프레임 동기의 성공을 선언하는 단계;를 포함하는 것을 특징으로 하는 비트 및 프레임 동기 방법.
2. 제1항에 있어서,

   상기 생성된 프리엠블은 상기 입력 메시지의 비트열에 대한 샘플링비를 기초로 오버샘플링되는 것을 특징으로 하는 비트 및 프레임 동기 방법.
3. 삭제
4. 제1항에 있어서,

   상기 프리엠블은 상기 제1 상관값의 임계값 이상인 지점에서 상기 입력 메시지를 구성하는 서브프레임의 사이즈만큼 점핑하는 것을 특징으로 하는 비트 및 프레임 동기 방법.
5. 입력 메시지의 비트열을 기초로 오버샘플링된 프리엠블을 생성하는 프리엠블생성부;

   상기 프리엠블과 상기 입력 메시지의 비트열 시작지점에서 제1 상관하고, 제1 상관값이 임계값 이상인 지점을 검출한 후 검출된 지점에서 상기 입력 메시지의 구조에 따른 다음 서브 프레임 시작지점을 예측하여 점핑한 후 점핑한 지점에서부터 상기 프리엠블과 상기 입력 메시지의 해당 비트열을 제2 상관하는 상관부; 및

   상기 제1 상관값과 제2 상관값이 임계값 이상인지 여부를 판단하고, 상기 제2 상관값이 임계값 이상이면 비트 및 프레임 동기의 성공을 선언하는 동기판별부;를 포함하는 것을 특징으로 하는 비트 및 프레임 동기 장치.
6. 삭제
7. 삭제
8. 삭제

Images