KR100846373B1 - 디바이스 실장 구조, 디바이스 실장 방법, 전자 장치, 액적토출 헤드, 및 액적 토출 장치 - Google Patents
디바이스 실장 구조, 디바이스 실장 방법, 전자 장치, 액적토출 헤드, 및 액적 토출 장치 Download PDFInfo
- Publication number
- KR100846373B1 KR100846373B1 KR1020060077203A KR20060077203A KR100846373B1 KR 100846373 B1 KR100846373 B1 KR 100846373B1 KR 1020060077203 A KR1020060077203 A KR 1020060077203A KR 20060077203 A KR20060077203 A KR 20060077203A KR 100846373 B1 KR100846373 B1 KR 100846373B1
- Authority
- KR
- South Korea
- Prior art keywords
- resin layer
- unit
- wiring
- device mounting
- metal film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 110
- 239000007788 liquid Substances 0.000 title description 27
- 239000000758 substrate Substances 0.000 claims abstract description 131
- 229920005989 resin Polymers 0.000 claims abstract description 122
- 239000011347 resin Substances 0.000 claims abstract description 122
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 83
- 239000002923 metal particle Substances 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims description 42
- 238000007747 plating Methods 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910001120 nichrome Inorganic materials 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 5
- 239000004593 Epoxy Substances 0.000 claims description 4
- 229920006351 engineering plastic Polymers 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 59
- 239000010410 layer Substances 0.000 description 98
- 239000011295 pitch Substances 0.000 description 23
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 19
- 230000008569 process Effects 0.000 description 19
- 239000010931 gold Substances 0.000 description 17
- 238000007789 sealing Methods 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 239000013078 crystal Substances 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 11
- 238000012545 processing Methods 0.000 description 9
- 239000010949 copper Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 238000005192 partition Methods 0.000 description 5
- 230000008719 thickening Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910018487 Ni—Cr Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000005871 repellent Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 241000135309 Processus Species 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- -1 etc.) Substances 0.000 description 1
- 229960002050 hydrofluoric acid Drugs 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000008204 material by function Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000002940 repellent Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/015—Ink jet characterised by the jet generation process
- B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
- B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/135—Nozzles
- B41J2/16—Production of nozzles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Abstract
디바이스 실장 구조는 기체(基體)와, 디바이스가 탑재되는 탑재 영역을 갖는 유닛과, 상기 유닛의 한 면에 형성된 돌기와, 상기 유닛에서의 상기 돌기의 정상부와 상기 탑재 영역의 사이에 배치되는 제 1 배선과, 상기 기체에 설치되고, 상기 돌기의 적어도 일부가 삽입되는 홈과, 상기 기체에서의 상기 홈의 저부(低部)에 배치되고, 상기 제 1 배선과 전기 접속되는 제 2 배선을 구비한다. 상기 제 1 배선은 금속 입자를 포함하는 수지층과, 상기 수지층 위의 금속막을 포함한다.
액적 토출 헤드, 리저버 형성 기판, 압전체막
Description
도 1은 액적 토출 헤드의 외관 사시도.
도 2는 액적 토출 헤드를 노즐 개구측에서 본 사시도.
도 3은 도 1의 A-A선을 따른 단면을 화살표 방향에서 본 도면.
도 4는 구동 유닛의 외관 사시도.
도 5는 액적 토출 헤드의 제조 방법을 나타내는 플로차트.
도 6a, 6b, 및 6c는 구동 유닛의 제조 방법을 나타내는 설명도.
도 7은 구동 유닛의 변형예를 나타내는 외관 사시도.
도 8a, 8b, 및 8c는 도 7의 구동 유닛의 제조 방법을 나타내는 설명도.
도 9는 액적 토출 장치의 일례를 나타내는 사시도.
도면의 주요 부분에 대한 부호의 설명
1 : 액적 토출 헤드 1A, 1B : 기록 헤드 유닛
3 : 캐리지 4 : 장치 본체
6 : 구동 모터 10 : 유로 형성 기판
11 : 격벽 12 : 압력 발생실
13 : 연통부 14 : 공급로
15 : 노즐 개구 16 : 노즐 기판
20 : 리저버 형성 기판 21 : 리저버부
24 : 압전 소자 유지부 25 : 기능액 도입구
31 : 밀봉막 32 : 고정판
33 : 개구부 41 : 평판부
42 : 돌기 46 : 비도전성 수지
50 : 탄성막 60 : 하부 전극막
70 : 압전체막 80 : 상부 전극막
100 : 리저버 300 : 압전 소자
360 : 구동 유닛 361 : 유닛 기재
362, 363 : 배선 370 : 수지층
371 : 금속막 380 : 선형상 패턴
400 : 진동판 700 : 홈
본 발명은 디바이스 실장 구조, 디바이스 실장 방법, 전자 장치, 액적 토출 헤드, 및 액적 토출 장치에 관한 것이다.
IC칩 등의 구동 디바이스를 회로 기판 위에 배치하여 전기적으로 접속하는 방법으로서, 종래부터 와이어 본딩법이 알려져 있다. 예를 들면, 화상의 형성이나 마이크로 디바이스의 제조시에 액적 토출법(잉크젯법)을 적용하는 경우에 사용되는 액적 토출 헤드(잉크젯식 기록 헤드)에서도, 잉크 토출 동작을 행하기 위한 압전 소자와, 압전 소자에 전기 신호를 공급하는 구동 회로부(IC칩 등)의 접속에, 와이어 본딩법이 사용되고 있다(예를 들면, 일본국 공개 특허 2003-159800호 공보 및 일본국 공개 특허 2004-284176호 공보 참조).
최근 IC칩 등의 고집적화에 따라서 IC칩 등의 외부 접속 단자가 협소화, 협(狹) 피치화되는 경향에 있다. 그에 따라 베이스 기판 위에 형성되는 배선 패턴도 협 피치화되는 경향에 있다. 그 때문에, 상기 와이어 본딩을 사용한 접속 방법의 적용이 곤란해지고 있다.
또한, 액적 토출법에 의거하여 화상 형성이나 마이크로 디바이스 제조를 행하는 방법에 있어서는, 화상의 고정세화(高精細化)나 마이크로 디바이스의 미세화를 실현하기 위해서, 액적 토출 헤드에 설치된 노즐 개구부간의 거리(노즐 피치)를 가능한 한 작게(좁게) 하는 것이 바람직하다. 상기 압전 소자는 노즐 개구부에 대응해서 복수 형성되기 때문에, 노즐 피치를 작게 하면, 그 노즐 피치에 따라서 압전 소자간의 거리도 작게 할 필요가 있다. 이와 같이 압전 소자간의 거리가 작아지면, 그들 복수의 압전 소자 각각과 드라이버(IC)를 와이어 본딩의 수법에 의해 접속하는 것이 곤란하게 된다.
또한, 전자 장치의 콤팩트화에 따라서, IC칩 등의 디바이스에 의한 단차(段差)나, 베이스 기판의 형상에 기인하는 단차를 통하여 디바이스와 베이스 기판의 배선을 전기적으로 접속할 필요성이 높아지고 있다.
본 발명은 배선의 협 피치화나 단차를 통한 배선 접속에 바람직하게 적용 가능한 디바이스 실장 구조를 제공하는 것을 목적으로 한다.
본 발명의 디바이스 실장 구조는 기체(基體)와, 디바이스가 탑재되는 탑재 영역을 갖는 유닛과, 상기 유닛의 한 면에 형성된 돌기와, 상기 유닛에서의 상기 돌기의 정상부와 상기 탑재 영역의 사이에 배치되는 제 1 배선과, 상기 기체에 설치되고, 상기 돌기의 적어도 일부가 삽입되는 홈과, 상기 기체에서의 상기 홈의 저부(低部)에 배치되고, 상기 제 1 배선과 전기 접속되는 제 2 배선을 구비하고 있고, 상기 제 1 배선이 금속 입자를 포함하는 수지층과, 상기 수지층 위의 금속막을 포함하는 것을 특징으로 한다.
이러한 디바이스 실장 구조에 의하면, 디바이스가 탑재된 유닛의 돌기가 기체의 홈에 삽입됨으로써, 유닛과 기체가 전기적으로 접속된다. 즉, 기체에서의 홈의 저부가 전기 접속부인 경우에도, 확실하게 전기 접속이 이루어진다. 또한, 유닛에 설치되는 제 1 배선의 고정세화가 용이하여, 배선의 협 피치화에 바람직하게 대응된다.
또한, 유닛에 설치되는 제 1 배선이 금속 입자를 포함하는 수지층과 금속막을 포함함으로써, 제조 공정의 간소화가 도모된다. 또한, 제 1 배선의 수지층은 유닛과 기체를 전기 접속할 때에, 위치 오차(높이 차이 등)를 흡수하는 버퍼층으로서 기능하여, 접속 신뢰성의 향상에 기여한다.
이들의 결과, 본 발명의 디바이스 실장 구조에서는, 협 피치화에 대응하고 또한 고신뢰성과 고효율 및 저비용의 디바이스 실장이 실현된다.
본 발명의 디바이스 실장 구조에서, 상기 수지층 및 상기 금속막 각각이 복수의 선형상 패턴을 포함하도록 할 수 있다. 이에 따라, 복수의 전기 접속 개소의 위치 오차가 수지층에 의해서 확실히 흡수된다.
본 발명의 디바이스 실장 구조에서, 상기 수지층이 면형상이며, 상기 금속막이 상기 수지층 위에 형성된 복수의 선형상 패턴을 포함하도록 할 수 있다. 이에 따라, 복수의 전기 접속 개소의 위치 오차가 수지층에 의해서 확실히 흡수되는 동시에, 제조 공정의 간소화가 도모된다.
본 발명의 디바이스 실장 구조에서, 예를 들면, 상기 수지층에 포함되는 금속 입자가 Pd, Pt, 및 Au로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 재료인 것으로 할 수 있다. 이에 따라, 수지층에 대해서 밀착성이 높은 금속막이 형성된다.
본 발명의 디바이스 실장 구조에서, 상기 금속막이 도금법에 의해 형성되어 있도록 할 수 있다. 이에 따라, 도금법을 이용하여, 고효율이면서 동시에 적은 처리 공정으로 금속막이 형성된다.
본 발명의 디바이스 실장 구조에서, 예를 들면, 상기 금속막의 형성 재료가 Al, NiCr, Cu, Ni, Au, 및 Ag로 이루어지는 군으로부터 선택되는 1종 또는 2종 이 상의 재료를 포함하도록 할 수 있다.
본 발명의 디바이스 실장 구조에서, 상기 기체의 선팽창 계수와 상기 유닛의 선팽창 계수가 거의 동일이 되게 할 수 있다. 이에 따라, 온도 변화에 따른 전기 접속부의 박리가 방지된다.
본 발명의 디바이스 실장 구조에서, 예를 들면, 상기 유닛의 형성 재료가 세라믹, 엔지니어링 플라스틱, 유리 에폭시, 유리, 및 실리콘 중 어느 하나인 것으로 할 수 있다.
본 발명의 디바이스 실장 구조에서, 상기 유닛의 돌기가 이방성(異方性) 에칭을 이용하여 형성되도록 할 수 있다. 이에 따라, 유닛의 돌기가 고효율이면서 동시에 적은 처리 공정으로 형성된다.
본 발명의 디바이스 실장 방법은 탑재 영역을 갖는 유닛의 한 면에 돌기를 형성하는 공정과, 상기 유닛에서의 상기 돌기의 정상부와 상기 탑재 영역 사이에 제 1 배선을 배치하는 공정과, 기체에 홈을 형성하는 공정과, 상기 기체에서의 상기 홈의 저부에 제 2 배선을 배치하는 공정과, 상기 기체의 상기 홈에 상기 유닛의 상기 돌기의 적어도 일부를 삽입하고, 상기 제 1 및 제 2 배선을 접속하는 공정을 갖고 있으며, 상기 제 1 배선이 금속 입자를 포함하는 수지층과, 상기 수지층 위의 금속막을 포함하는 것을 특징으로 한다.
이러한 디바이스 실장 방법에 의하면, 유닛의 돌기를 기체의 홈에 삽입함으로써, 유닛과 기체가 전기적으로 접속된다. 즉, 기체에서의 홈의 저부가 전기 접속부인 경우에도, 확실하게 전기 접속이 이루어진다. 또한, 유닛에 설치되는 배선의 고정세화가 용이하여, 배선의 협 피치화에 바람직하게 대응된다.
또한, 유닛에 설치되는 배선이 금속 입자를 포함하는 수지층과 금속막을 포함함으로써, 제조 공정의 간소화가 도모된다. 또한, 그 배선의 수지층은 유닛과 기체를 전기 접속할 때에, 위치 오차(높이 차이 등)를 흡수하는 버퍼층으로서 기능한다. 이들의 결과, 본 발명의 디바이스 실장 방법에서는, 협 피치화에 대응하고 또한 고신뢰성과 고효율 및 저비용의 디바이스 실장이 실현된다.
본 발명의 디바이스 실장 방법에서, 상기 배선의 형성 공정은 상기 유닛 위에 상기 수지층으로 이루어지는 복수의 선형상 패턴을 형성하는 공정과, 상기 복수의 선 형상 패턴 각각의 위에 상기 금속막을 형성하는 공정을 포함하도록 할 수 있다.
이것에 의하면, 복수의 전기 접속 개소의 위치 오차가 수지층에 의해서 확실하게 흡수된다.
본 발명의 디바이스 실장 방법에서, 상기 배선의 형성 공정은 상기 수지층으로 이루어지는 복수의 선형상 패턴의 표면에서 상기 금속 입자를 노출시키는 공정을 더 포함하도록 할 수 있다. 이것에 의하면, 수지층의 표면에 확실하게 금속막이 밀착된다.
본 발명의 디바이스 실장 방법에서, 상기 배선의 형성 공정은 상기 유닛 위에 면형상의 상기 수지층을 형성하는 공정과, 상기 수지층 위에 상기 금속막으로 이루어지는 복수의 선형상 패턴을 형성하는 공정을 포함하도록 할 수 있다. 이것 에 의하면, 복수의 전기 접속 개소의 위치 오차가 수지층에 의해서 확실하게 흡수 되는 동시에, 제조 공정의 간소화가 도모된다.
본 발명의 디바이스 실장 방법에서, 상기 배선의 형성 공정은 상기 수지층의 표면에서 상기 금속 입자를, 복수의 선형상 패턴 형상으로 노출시키는 공정을 더 포함하도록 할 수 있다. 이것에 의하면, 수지층의 표면에 확실하면서 또한 복수의 선형상 패턴 형상으로 금속막이 밀착된다.
본 발명의 디바이스 실장 방법에서, 도금법을 이용하여, 상기 금속막을 형성하도록 할 수 있다. 이것에 의하면, 도금법을 이용하여, 고효율이면서 동시에 적은 처리 공정으로 금속막이 형성된다.
본 발명의 디바이스 실장 방법에서, 예를 들면, 상기 수지층에 포함되는 금속 입자가 Pd, Pt, 및 Au로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 재료인 것으로 할 수 있다. 이에 따라, 수지층에 대해서 밀착성이 높은 금속막이 형성된다.
본 발명의 디바이스 실장 방법에서, 예를 들면, 상기 금속막의 형성 재료가 Al, NiCr, Cu, Ni, Au, 및 Ag로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 재료를 포함하도록 할 수 있다.
본 발명의 디바이스 실장 방법에서, 이방성 에칭을 이용하여, 상기 유닛의 한 면에 돌기를 형성하도록 할 수 있다. 이에 따라, 유닛의 돌기가 고효율이면서 또한 적은 처리 공정으로 형성된다.
본 발명의 디바이스 실장 방법에서, 이방성 도전재를 이용하여, 상기 유닛의 상기 돌기의 정상부와 상기 기판의 상기 홈의 저부를 전기 접속시키도록 할 수 있 다. 이에 따라, 협 피치화에 대응 가능하고, 또한 처리 공정의 간소화가 도모된다.
본 발명의 디바이스 실장 방법에서, 초음파 접합에 의해, 상기 유닛의 상기돌기의 정상부와 상기 기판의 상기 홈의 저부를 전기 접속시키도록 할 수 있다. 이것에 의해서도, 협 피치화에 대응 가능하며, 또한 처리 공정의 간소화가 도모된다.
본 발명의 전자 장치는 상기한 본 발명의 디바이스 실장 구조를 이용하여 기체 위에 실장된 전자 디바이스를 구비한 것을 특징으로 한다.
또한, 본 발명의 전자 장치는 상기한 본 발명의 디바이스 실장 방법을 이용하여 기체 위에 실장된 전자 디바이스를 구비한 것을 특징으로 한다. 이것에 의하면, 실장 효율의 향상, 콤팩트화, 또는 저비용화가 도모된다.
본 발명의 액적 토출 헤드는 상기한 본 발명의 디바이스 실장 구조를 갖는 것을 특징으로 한다. 또한, 본 발명의 액적 토출 헤드는 상기한 본 발명의 디바이스 실장 방법을 이용하여 제조된 것을 특징으로 한다. 또한, 본 발명의 액적 토출 장치는 상기한 본 발명의 액적 토출 헤드를 구비하는 것을 특징으로 한다. 이것에 의하면, 토출 피치의 고정세화, 콤팩트화, 또는 저비용화가 도모된다.
이하, 본 발명의 실시예에 관해서 도면을 참조하여 설명한다.
이하의 설명에서 참조하는 각 도면에서는, 도면을 보기 쉽게 하기 위해서, 필요에 따라, 각 구성 부재의 치수를 변경하거나, 일부를 생략하여 표시하고 있다.
(액적 토출 헤드)
우선, 본 발명에 따른 디바이스 실장 구조를 구비한 액적 토출 헤드에 관해서 도 1 내지 도 4를 참조하여 설명한다.
도 1은 액적 토출 헤드의 일 실시예를 나타낸 외관 사시도, 도 2는 액적 토출 헤드를 노즐 개구측에서 본 사시도의 일부 파단도, 도 3은 도 1의 A-A선을 따른 단면을 화살표 방향에서 본 도면, 도 4는 구동 유닛을 나타낸 사시도이다.
또한, 이하의 설명에서는, XYZ 직교 좌표계를 설정하고, 이 XYZ 직교 좌표계를 참조하면서 각 부재의 위치 관계에 관하여 설명한다. 수평면 내에서의 소정 방향을 X축 방향, 수평면 내에서 X축 방향과 직교하는 방향을 Y축 방향, X축 방향 및 Y축 방향의 각각에 직교하는 방향(즉, 연직 방향)을 Z축 방향으로 한다.
도 1 내지 도 4에 나타낸 바와 같이, 액적 토출 헤드(1)는 기능액의 액적을 토출하는 것으로서, 액적 토출용 노즐 개구(15)를 가진 노즐 기판(16)과, 노즐 기판(16) 위에 배치된 유로 형성 기판(10)과, 유로 형성 기판(10) 위에 배치되고, 압전 소자(300)의 구동에 의해 변위되는 진동판(400)과, 진동판(400) 위에 배치된 리저버 형성 기판(20)과, 압전 소자(300)를 구동하기 위한 구동 회로부(IC 드라이버)(200A, 200B)(도 3 참조)와, 구동 회로부(200A, 200B)가 탑재된 구동 유닛(360)을 구비하여 구성되어 있다. 액적 토출 헤드(1)의 동작은 도시 생략된 외부 컨트롤러에 의해서 제어된다.
유로 형성 기판(10)과, 노즐 기판(16)과, 진동판(400)으로 둘러싸인 공간에 의해서, 노즐 개구(15)로부터 토출되기 전의 기능액이 배치되는 압력 발생실(12)이 형성된다. 또한, 리저버 형성 기판(20)과 유로 형성 기판(10)으로 둘러싸인 공간 에 의해, 압력 발생실(12)에 공급되기 전의 기능액을 예비적으로 저장하는 리저버(100)가 형성된다. 또한, 상기 유로 형성 기판(10)과 리저버 형성 기판(20)에 의해, 본 발명에 따른 기체가 구성된다.
도 2에 나타낸 바와 같이, 노즐 기판(16)은 유로 형성 기판(10)의 한 면에 설치된 개구를 덮어서 배열 설치되어 있다. 유로 형성 기판(10)과 노즐 기판(16)은, 예를 들면, 접착제나 열 용착 필름 등을 통하여 고정되어 있다. 그 노즐 기판(16)에는, 액적을 토출하는 노즐 개구(15)가 설치되어 있다. 노즐 개구(15)는 노즐 기판(16)에 복수 설치되어 있다. 구체적으로는, 노즐 기판(16)에는, Y축 방향으로 복수 나란히 설치된 노즐 개구(15)에 의해 구성된 제 1 노즐 개구군(15A),및 제 2 노즐 개구군(15B)이 설치되어 있다. 제 1 노즐 개구군(15A)과 제 2 노즐 개구군(15B)은 X축 방향에 관해서 서로 대향하도록 배치되어 있다.
또한, 도 2에서는 각 노즐 개구군(15A, 15B)의 각각은 6개의 노즐 개구(15)에 의해서 구성되어 나타나 있지만, 실제로는, 각 노즐 개구군은, 예를 들면, 720개 정도의 다수의 노즐 개구(15)에 의해서 구성된다.
유로 형성 기판(10)의 내측에는 복수의 격벽(11)이 형성되어 있다. 유로 형성 기판(10)은 실리콘에 의해 형성되어 있고, 복수의 격벽(11)은 유로 형성 기판(10)의 모재(母材)인 실리콘 단결정 기판을 이방성 에칭함으로써 형성된다. 단결정 실리콘으로서는, 단면이 테이퍼 형상이 되는 결정 방위면이 100면인 것이나, 단면이 직사각형방이 되는 결정 방위면이 110면인 것을 사용할 수 있다. 그리고, 복수의 격벽(11)을 갖는 유로 형성 기판(10)과, 노즐 기판(16)과, 진동판(400)으로 둘러싸인 공간으로서, 복수의 압력 발생실(12)이 형성된다. 압력 발생실(12)은 복수의 노즐 개구(15)에 대응하도록 복수 형성되어 있다. 즉, 압력 발생실(12)은 제 1 및 제 2 노즐 개구군(15A, 15B) 각각을 구성하는 복수의 노즐 개구(15)에 대응하도록, Y축 방향으로 복수 나란히 설치되어 있다. 그리고, 제 1 노즐 개구군(15A)에 대응하여 복수 형성된 압력 발생실(12)에 의해서 제 1 압력 발생실군(12A)이 구성되어 있다. 제 2 노즐 개구군(15B)에 대응해서 복수 형성된 압력 발생실(12)에 의해서 제 2 압력 발생실군(12B)이 구성되어 있다. 제 1 압력 발생실군(12A)과 제 2 압력 발생실군(12B)은 X축 방향에 관해서 서로 대향하도록 배치되어 있고, 그들 사이에는 격벽(10K)이 형성되어 있다.
또한, 도 2에 나타낸 바와 같이, 제 1 압력 발생실군(12A)을 형성하는 복수의 압력 발생실(12) 중, ―X측의 단부(端部)는 상술한 격벽(10K)에 의해 폐쇄되고, +X측의 단부는 서로 접속하고, 또한 리저버(100)(도 3 참조)와 접속하고 있다.
도 3에 나타낸 바와 같이, 리저버(100)는 기능액 도입구(25)로부터 도입되어, 압력 발생실(12)에 공급되기 전의 기능액을 일시적으로 저장한다. 리저버(100)는 리저버 형성 기판(20)에 Y축 방향으로 연장되도록 형성된 리저버부(21)와, 유로 형성 기판(10)에 Y축 방향으로 연장되도록 형성되고, 리저버부(21)와 각 압력 발생실(12) 각각을 접속하는 연통부(13)를 구비하고 있다. 즉, 리저버(100)는 제 1 압력 발생실군(12A)을 구성하는 복수의 압력 발생실(12)의 공통의 기능액 저장실(잉크실)이다. 기능액 도입구(25)로부터 도입된 기능액은 도입로(26)를 거쳐서 리저버(100)에 유입되고, 그 후, 공급로(14)를 거쳐서, 제 1 압력 발생실 군(12A)을 구성하는 복수의 압력 발생실(12) 각각에 공급된다.
또한, 제 2 압력 발생실군(12B)을 구성하는 압력 발생실(12)도, 상술과 동일한 리저버(100)가 접속되어 있다.
유로 형성 기판(10)과 리저버 형성 기판(20) 사이에 배치된 진동판(400)은 유로 형성 기판(10)의 한 면을 덮는 탄성막(50)과, 탄성막(50) 위에 설치된 하부 전극막(60)을 구비하고 있다. 탄성막(50)은, 예를 들면, 두께 1∼2㎛정도의 이산화 실리콘에 의해 형성되어 있다. 하부 전극막(60)은, 예를 들면, 두께 0. 2㎛정도의 금속으로 구성되어 있다. 본 실시예에서, 하부 전극막(60)은 복수의 압전 소자(300)의 공통 전극으로 되어 있다.
진동판(400)을 변위시키기 위한 압전 소자(300)는 하부 전극막(60) 위에 설치된 압전체막(70)과, 그 압전체막(70) 위에 설치된 상부 전극막(80)을 구비하고 있다. 압전체막(70)은, 예를 들면, 두께 1㎛정도이며, 상부 전극막(80)은, 예를 들면, 두께 0. 1㎛정도이다. 또한, 압전 소자(300)의 개념으로서는, 압전체막(70) 및 상부 전극막(80)에 추가하여, 하부 전극막(60)을 포함하는 것이라도 좋다. 즉, 본 실시예에서의 하부 전극막(60)은 압전 소자(300)로서의 기능과, 진동판(400)으로서의 기능을 겸비하고 있다. 또한, 본 실시예에서는, 탄성막(50) 및 하부 전극막(60)이 진동판(400)으로서 기능하지만, 탄성막(50)을 생략한 구조로 하여, 하부 전극막(60)이 탄성막(50)을 겸하도록 해도 좋다.
압전체막(70) 및 상부 전극막(80)(즉, 압전 소자(300))은 복수의 노즐 개구(15) 및 압력 발생실(12)의 각각에 대응하도록 복수 설치되어 있다. 즉, 압전 소자(300)는 각 노즐 개구(15)마다(압력 발생실(12)마다) 설치되어 있다. 상술한 바와 같이, 하부 전극막(60)은 복수의 압전 소자(300)의 공통 전극으로서 기능하고, 상부 전극막(80)은 복수의 압전 소자(300)의 개별 전극으로서 기능한다.
제 1 노즐 개구군(15A)의 각 노즐 개구(15)에 대응해서 Y축 방향으로 병행하는 복수의 압전 소자(300)에 의해서, 제 1 압전 소자군이 구성되어 있다. 제 2 노즐 개구군(15B)의 각 노즐 개구(15)에 대응해서 Y축 방향으로 병행하는 복수의 압전 소자(300)에 의해서, 제 2 압전 소자군이 구성되어 있다. 제 1 압전 소자군과 제 2 압전 소자군은 X축 방향에 관해서 서로 대향하도록 배치되어 있다.
리저버 형성 기판(20) 위에는, 밀봉막(31)과 고정판(32)을 갖는 컴플라이언스 기판(30)이 접합되어 있다. 밀봉막(31)은 강성(剛性)이 낮고 가요성(可撓性)을 갖는 재료(예를 들면, 두께 6㎛정도의 폴리페닐렌 설파이드 필름)로 이루어진다. 이 밀봉막(31)에 의해 리저버부(21)가 밀봉되어 있다. 또한, 고정판(32)은 금속 등의 경질의 재료(예를 들면, 두께 30㎛정도의 스테인리스강)로 형성된다. 이 고정판(32) 중, 리저버(100)에 대응하는 영역은 두께 방향으로 완전히 제거된 개구부(33)로 되어 있다. 그 때문에, 리저버(100)의 상부는 가요성을 갖는 밀봉막(31)으로만 밀봉되어, 내부 압력의 변화에 따라서 변형 가능한 가요부(22)로 되어 있다.
기능액 도입구(25)로부터 리저버(100)에 기능액이 공급되면, 예를 들면, 압전 소자(300)의 구동시의 기능액의 흐름, 또는, 주위의 열 등에 의해서 리저버(100) 내에 압력 변화가 생긴다. 상술한 바와 같이, 리저버(100)의 상부가 가요 성을 갖는 밀봉막(31)(가요부(22))에 의해 밀봉되어 있음으로써, 가요부(22)가 휨 변형되어 그 압력 변화를 흡수한다. 따라서, 리저버(100) 내에는 항상 일정한 압력으로 유지된다. 그 외의 부분은 고정판(32)에 의해서 충분한 강도로 유지되어 있다.
리저버(100)의 외측의 컴플라이언스 기판(30) 위에는, 리저버(100)에 기능액을 공급하기 위한 기능액 도입구(25)가 형성되어 있다. 리저버 형성 기판(20)에는, 그 기능액 도입구(25)와 리저버(100)의 측벽을 연통하는 도입로(26)가 설치되어 있다.
리저버 형성 기판(20) 중, X축 방향에 관해서 중앙부에는, Y축 방향으로 연장되는 홈(오목부)(700)이 형성되어 있다. 홈(700)은 단면이 아래쪽을 향함에 따라서 직경이 축소되는 테이퍼 형상을 갖는다.
리저버 형성 기판(20)은 홈(700)을 사이에 두고 분리된, 제 1 밀봉부(20A)와 제 2 밀봉부(20B)를 포함한다. 제 1 밀봉부(20A)는 구동 회로부(200A)와 접속되는 복수의 압전 소자(300)를 밀봉한다. 제 2 밀봉부(20B)는 구동 회로부(200B)와 접속되는 복수의 압전 소자(300)를 밀봉한다. 제 1 밀봉부(20A) 및 제 2 밀봉부(20B)는 각각 압전 소자(300)에 대향하는 영역에, 압전 소자(300)의 운동(구동)을 저해하지 않을 정도의 공간을 확보하는 동시에, 그 공간을 밀봉하는 압전 소자 유지부(소자 유지부)(24)를 갖고 있다. 압전 소자(300) 중, 적어도 압전체막(70)은 이 압전 소자 유지부(24) 내에 밀봉되어 있다. 압전 소자 유지부(24)는 각 압전 소자군에 포함되는 압전 소자(300)의 전체를 밀봉하는 구성이라도 좋으며, 각 압전 소자(300)를 개별적으로 밀봉하는 구성이라도 좋다.
이와 같이, 리저버 형성 기판(20)은 압전 소자(300)를 외부 환경과 차단하여, 압전 소자(300)를 밀봉하는 기능을 갖고 있다. 리저버 형성 기판(20)에 의해 압전 소자(300)를 밀봉함으로써, 수분 등의 외부 환경에 의한 압전 소자(300)의 열화가 방지된다. 또한, 본 실시예에서는, 압전 소자 유지부(24)의 내부를 밀봉 상태로 한 구성인, 예를 들면, 압전 소자 유지부(24) 내의 공간을 진공으로 하거나,또는 질소 또는 아르곤 분위기 등으로 함으로써, 압전 소자 유지부(24) 내를 저습도로 유지하여, 압전 소자(300)의 열화를 더욱 확실히 방지할 수 있다.
또한, 리저버 형성 기판(20)은 강체(剛體)이다. 리저버 형성 기판(20)의 형성 재료로서는, 예를 들면, 유리, 세라믹 재료 등의 유로 형성 기판(10)의 열 팽창률과 거의 동일한 재료를 사용하는 것이 바람직하다. 본 실시예에서는, 유로 형성 기판(10)과 동일 재료인 실리콘 단결정 기판이 사용된다. 실리콘 단결정 기판을 사용한 경우, 이방성 에칭에 의해 용이하게 고정밀도의 가공을 실시하는 것이 가능하며, 압전 소자 유지부(24)나 홈(오목부)(700)의 형성이 용이하다.
도 3에 나타낸 바와 같이, 제 1 밀봉부(20A)의 압전 소자 유지부(24)에 밀봉된 압전 소자(300) 중, 상부 전극막(80)의 ―X측의 단부는 제 1 밀봉부(20A)의 외측까지 연장되어 있고, 리저버 형성 기판(20)의 홈(700)의 내부에 배치되어 있다. 마찬가지로, 제 2 밀봉부(20B)의 압전 소자 유지부(24)에 밀봉된 압전 소자(300) 중, 상부 전극막(80)의 +X측의 단부는 제 2 밀봉부(20B)의 외측까지 연장되어 있고, 리저버 형성 기판(20)의 홈(700)의 내부에 배치되어 있다. 또한, 상부 전극 막(80)의 연접(延接) 부분과 하부 전극막(60) 사이에는 각각 절연막(600)이 배열 설치되어 있다.
도 4에 나타낸 바와 같이, 구동 유닛(360)은 유닛 기재(361)와, 배선(362, 363)과, 구동 회로부(200A, 200B)를 갖는다. 유닛 기재(361)는 직사각형 판형상의 평판부(기판부)(41)와, 평판부(41)에서의 구동 회로부(200A, 200B)의 탑재면에 설치된 돌기(42)를 포함한다. 돌기(42)는 평판부(41)의 중앙부에 폭방향(Y축 방향)을 따라 설치되어 있다. 또한, 돌기(42)는 평판부(41)로부터 멀어짐에 따라서 직경이 축소되는 형상(종단면이 사다리꼴 형상)으로 이루어지며, 평탄한 정상면(42a)과, 2개의 평탄한 경사면(42b, 42c)을 갖는다.
배선(362)은 유닛 기재(361)에서의, 평판부(41)의 소정 위치(구동 회로부(200A, 200B)의 탑재 위치)와 돌기(42)의 정상면(42a) 사이에 걸쳐서 연속적으로 뻗는 복수의 선형상 패턴(380)을 포함한다. 즉, 배선(362)은 유닛 기재(361)의 돌기(42)의 정상면(42a) 및 평판부(41)에 더하여, 돌기(42)의 경사면(42b, 42c) 위에도 배치되어 있다. 복수의 선형상 패턴(380)의 각각은 서로 평행하며, Y방향으로 소정 피치로 병행하고 있다. 배선(362)의 단부는 단자(365)(도 3 참조) 또는 단자(366)이다. 단자(365)는 구동 회로부(200A, 200B)에 전기적으로 접속되고, 단자(366)는 압전 소자(300)를 구성하는 상부 전극막(80)에 전기적으로 접속된다.
또한, 배선(362)은 금속 입자를 포함하는 수지층(370)과 수지층(370) 위의 금속막(371)을 포함한다. 수지층(370)에 포함되는 금속 입자는 금속막(371)의 성장핵(또는 성장 촉매)이다. 수지층(370)에 포함되는 금속 입자로서는, 예를 들면, Pd(팔라듐), Pt(백금), Au(금) 등이다. 이들은 단독으로 사용해도 좋고, 복수를 조합시켜서 사용해도 좋다. 이러한 수지층(370)은 프린트법, 포토리소그래피법, 또는 액적 토출법 등을 이용하여 고정세하게 형성할 수 있다. 금속막(371)의 형성 재료는, 예를 들면, Al(알루미늄), NiCr(니켈 크롬), Cu(구리), Ni(니켈), Au(금),및 Ag(은)이다. 이들은 단독으로 사용해도 좋고, 복수를 조합시켜서 사용해도 좋다. 이러한 금속막(371)은 프린트법, 포토리소그래피법, 액적 토출법, 또는 도금법 등을 이용하여 고정세하게 형성할 수 있다. 도금법을 이용함으로써, 수지층(370)에 포함되는 금속 입자를 성장핵으로 하여 금속막(371)을 양호하게 형성하는 것이 가능하다. 또한, 유닛 기재(361)의 표면과 수지층(370) 사이에, 금속 재료의 확산을 방지하기 위한 배리어막이나, 수지층(370)의 밀착성을 향상시키기 위한 막 등의 별도의 막이 형성되어 있어도 좋다.
배선(363)은 유닛 기재(361)에서의 평판부(41)에 형성되어 있다. 배선(363)의 단부는 단자(367)(도 3 참조) 또는 단자(368)(도 1 참조)이다. 단자(367)는 구동 회로부(200A, 200B)에 전기적으로 접속되고, 단자(368)는 평판부(41)의 이면에서 외부 기판(FPC 기판 등)을 통하여 도시 생략된 외부 컨트롤러와 전기적으로 접속된다. 배선(363)은 금속 재료, 도전성 폴리머, 초전도체 등을 사용하여 형성할 수 있다.
구동 회로부(200A, 200B)는, 예를 들면, 회로 기판 또는 구동 회로를 포함하는 반도체 집적 회로(IC)로써 구성되어 있다. 또한, 구동 회로부(200A, 20OB)는 복수의 접속 단자(200a)(도 3 참조)를 갖고 있다. 구동 회로부(200A, 200B)가 유 닛 기재(361)에서의 각 배선(362, 363) 위에 탑재되어 있다. 구동 회로부(200A, 200B)의 접속 단자(200a)가 유닛 기재(361)에서의 배선(362, 363)의 각 단자(365, 367)에 접속되어 있다. 구동 회로부(200A)가 평판부(41) 위(구동 유닛(360) 위)에서 Y축 방향을 따라서 길이로 배치되고, 구동 회로부(200B)가 구동 회로부(200A)와 거의 평행하게 Y축 방향으로 길이로 배치되어 있다.
본 실시예에서는, 복수의 선형상 패턴(380) 각각이 선형상의 수지층(370)과 선형상의 금속막(371)을 포함하는 적층 구조로 이루어진다. 도 4에 나타낸 선형상 패턴군(380A)은 그 일단(단자(365))이 구동 회로부(200A)에 접속되고, 다른 일단(단자(366))이 제 1 노즐 개구군(15A)에 대응하는 제 1 압전 소자군의 압전 소자(300)에 접속된다. 선형상 패턴군(380B)은 그 일단(단자(365))이 구동 회로부(200B)에 접속되고, 다른 일단(단자(366))이 제 2 노즐 개구군(15B)에 대응하는 제 2 압전 소자군의 압전 소자(300)에 접속된다. 유닛 기재(361)의 돌기(42)의 정상면(42a)에서, 복수의 선형상 패턴(380)의 배열 피치는 도 3에 나타낸 홈(700) 내에 연장된 상부 전극막(80)의 피치와 일치하고 있다.
유닛 기재(361)의 돌기(42)는 도 3에 나타낸 바와 같이, 리저버 형성 기판(20)의 홈(700)에 차지 않는 형상으로 형성되어 있다. 또한, 돌기(42)의 높이(Z방향의 길이)는 홈(700)의 깊이보다도 크다. 보다 상세하게는, 유닛 기재(361)의 돌기(42)가 리저버 형성 기판(20)의 홈(700)에 삽입되었을 때에도, 평판부(41)에 실장된 구동 회로부(200A, 200B)가 리저버 형성 기판(20)에 접촉하지 않을 크기로 설정되어 있다.
또한, 유닛 기재(361)의 평판부(41)에는, 필요에 따라서, 도시 생략된 얼라인먼트 마크가 형성된다. 이 얼라인먼트 마크는 기체(유로 형성 기판(10) 및 리저버 형성 기판(20))에 대한 구동 유닛(360)의 위치맞춤의 기준이 되는 것이다. 얼라인먼트 마크는, 예를 들면, 배선(362)의 형성 공정을 이용하여 형성할 수 있다.
유닛 기재(361)는 적어도 그 표면이 절연성을 갖는 재료로 이루어지는 것이다. 유닛 기재(361)로서는, 예를 들면, 세라믹(알루미나 세라믹이나 지르코니아 세라믹), 엔지니어링 플라스틱(폴리카보네이트나 폴리이미드 또는 액정 폴리머 등), 유리 에폭시, 유리 등의 절연성 재료의 성형체 등을 들 수 있다. 이 외에, 유닛 기재(361)로서, 실리콘(Si)으로 이루어지는 기체의 표면에 열산화에 의해 산화실리콘막을 형성한 것이나, 상기 실리콘 기체의 표면에 절연성의 수지막을 형성한 것을 사용할 수도 있다. 유닛 기재(361)의 선팽창 계수와, 유로 형성 기판(10) 및 리저버 형성 기판(20)의 선팽창 계수가 거의 동일하기 때문에, 온도 변화에 따른 체적 변화로 도전 접합부에 박리 등이 생기는 것이 방지된다.
본 실시예에서는, 유닛 기재(361)로서, 유로 형성 기판(10) 및 리저버 형성 기판(20)과 동일 재료인 실리콘 단결정 기판이 사용된다. 예를 들면, 유닛 기재(361)로서, 실리콘 단결정 기판(결정 방위면이 100면)을 이방성 에칭에 의해 부분적으로 제거하여 돌기(42)를 형성한 것이 사용된다. 또한, 유닛 기재(361)로서, 유리 에폭시, 세라믹, 또는 엔지니어링 플라스틱 등의 성형체를 사용하면, 실리콘 기체를 사용한 경우에 비하여 우수한 내충격성 등을 얻는 것이 가능하다.
상기 구성을 구비한 구동 유닛(360)은 도 3에 나타낸 바와 같이, 유닛 기 재(361)의 돌기(42)를 리저버 형성 기판(20)의 홈(700)의 내부에 삽입한 상태에서, 압전 소자(300)의 상부 전극막(80)에 플립칩 실장되어 있다. 즉, 유닛 기재(361) 돌기(42)의 정상면(42a)의 단자(366)가 유로 형성 기판(10) 위에서의 압전 소자(300)의 상부 전극막(80)에 전기적으로 접속되어 있다. 구동 회로부(200A, 200B)와 기체(유로 형성 기판(10) 및 리저버 형성 기판(20)) 사이는 에폭시 수지 등의 비도전성 수지(46)로 밀봉되어 있다. 이 밀봉에 의해, 구동 유닛(360)과 상기 기체가 액적 토출 헤드(1)로서 일체화되어 있다.
플립칩 실장(도전 접속 구조)의 형태로서는, 초음파 또는 압착에 의한 금속간 직접 접합 외에, 중간 도전재를 개재한 접합 등이 사용된다. 중간 도전재로서는, 납재, 이방성 도전 필름(ACF : anisotropic conductive film), 이방성 도전 페이스트(ACP : anisotropic conductive paste)를 포함하는 이방성 도전재 등을 들 수 있다.
이와 같이, 본 실시예에서는, 구동 유닛(360)에 전기 접속용의 돌기(42)가 설치되어 있기 때문에, 기체(유로 형성 기판(10) 및 리저버 형성 기판(20))에서의 홈(700)의 저부(低部)가 전기 접속부인 경우에도, 확실하게 전기 접속이 이루어진다. 그 때문에, 와이어 본딩에서의 와이어를 배열하는 것과 같은 공간이 불필요하여, 액적 토출 헤드(1)의 박형화가 실현된다.
또한, 본 실시예에서는, 기체(10, 20)의 홈(700)에는, 구동 유닛(360)의 돌기(42)가 삽입되고, 또한, 기체(10, 20)와 구동 유닛(360)이 수지(46)에 의해 일체화되어 있다. 그 때문에, 액적 토출 헤드(1) 자체의 강성이 비교적 높아, 휨 등에 의한 토출 정밀도의 저하가 효과적으로 방지된다. 또한, 수지(46)에 의한 방습 효과에 의해 전기 접속부 또는 압전 소자(300)의 특성 열화가 방지된다.
또한, 본 실시예에서는, 유닛 기재(361)에 설치되는 배선(362)의 고정세화가 용이하여, 배선의 협 피치화에 바람직하게 대응된다. 그 때문에, 이 액적 토출 헤드(1)는 고정세한 화상 형성이나 막 패턴 형성에 바람직하게 사용된다.
또한, 본 실시예에서는, 구동 유닛(360)의 돌기(42)의 경사면(42b, 42c)에 의한 안내에 따라, 기체(10, 20)에 대한 구동 유닛(360)의 위치 결정, 또는 기체(10, 20)의 홈(700)의 내부에 구동 유닛(360)의 돌기(42)의 삽입이 용이하다.
또한, 본 실시예에서는, 유닛 기재(361)에 설치되는 배선(362)이 금속 입자를 포함하는 수지층(370)과 금속막(371)을 포함하기 때문에, 그 수지층(370)이 구동 유닛(360)과 상기 기체(10, 20)를 전기 접속할 때에, 위치 오차(높이 차이 등)를 흡수하는 버퍼층으로서 기능한다. 즉, 구동 유닛(360)의 돌기(42)를 기체(10, 20)에 눌러놓았을 때에, 수지층(370)이 용이하게 변형됨으로써, 틈 차이가 완화된다. 그 결과, 구동 유닛(360)과 기체(10, 20)의 단자간 접속의 신뢰성의 향상이 도모된다.
또한, 본 실시예에서는, 구동 회로부(200A, 200B) 및 구동 유닛(360)이 플립 실장되는 구성이므로, 동일한 장치(실장 장치)를 사용하거나 함으로써, 실장의 처리 효율의 향상이 도모된다.
다음에, 상술한 구성을 갖는 액적 토출 헤드(1)의 동작에 관하여 설명한다.
액적 토출 헤드(1)로부터 기능액의 액적을 토출하기 위해서, 외부 컨트롤러 는 기능액 도입구(25)에 접속된 도시 생략된 외부 기능액 공급 장치를 구동한다. 외부 기능액 공급 장치로부터 송출된 기능액은 기능액 도입구(25)를 통하여 리저버(100)에 공급된 후, 노즐 개구(15)에 이르기까지의 액적 토출 헤드(1)의 내부 유로에 충전된다. 또한, 외부 컨트롤러는 구동 회로부(200A, 200B)에 구동 전력이나 지령 신호를 내보낸다. 구동 회로부(200A, 200B)는 외부 컨트롤러로부터의 지령에 의거하여 배선(362) 등을 통하여 압전 소자(300)에서의 하부 전극막(60)과 상부 전극막(80)의 사이에 전압을 인가한다. 탄성막(50), 하부 전극막(60) 및 압전체막(70)이 변위됨으로써, 소정의 압력 발생실(12) 내의 압력이 높아져, 노즐 개구(15)로부터 액적이 토출된다.
(액적 토출 헤드의 제조 방법)
다음에, 액적 토출 헤드(1)의 제조 방법의 일례에 관해서 도 5의 플로차트를 참조하면서 설명한다.
우선, 실리콘 단결정 기판에, 포토리소그래피법 등에 의해, 탄성막(50)과 하부 전극막(60)을 적층 형성하고, 또한 하부 전극막(60) 위에 압전체막(70) 및 상부 전극막(80)을 패턴 형성함으로써 압전 소자(300)를 형성한다(스텝 SA1).
다음에, 스텝(SA1)과는 별도의 공정에서, 이방성 에칭이나 건식 에칭에 의해, 실리콘 단결정 기판에 도 3에 나타낸 압전 소자 유지부(24), 홈(700), 및 도입로(26)를 형성하고, 또한, 건식 에칭법을 이용하여 그 기판에 리저버부(21)를 형성함으로써, 리저버 형성 기판(20)을 제작한다(스텝 SA2).
다음에, 스텝(SA1)을 거친 기판(10) 위에, 스텝(SA2)을 거친 리저버 형성 기 판(20)을 위치 맞춤하여 배치하고, 그 후, 기판(10)과 리저버 형성 기판(20)을 접합한다(스텝 SA3). 다음에, 기판(10)의 이면으로부터 이방성 에칭이나 건식 에칭에 의해, 실리콘 단결정 기판에 도 3에 나타낸 압력 발생실(12), 공급로(14), 및 연통부(13) 등을 형성하고, 이것에 의해, 유로 형성 기판(10)을 제작한다(스텝 SA4).
또한, 스텝(SA1∼SA4)과는 별도의 공정에서, 도 4에 나타낸 유닛 기재(361) 위에 배선(362, 363) 등을 형성한다(스텝 SA5). 그 후, 유닛 기재(361) 위의 소정 영역(실장 영역)에, 구동 회로부(200A, 200B)를 플립칩 실장에 의해 탑재하여, 구동 유닛(360)을 형성한다(스텝 SA6). 또한, 유닛 기재(361) 위에 대한 배선(362)의 형성 공정에 관해서는 이후에 상세히 설명한다.
다음에, 스텝(SA6)을 거친 구동 유닛(360)을, 리저버 형성 기판(20) 위에 위치 맞춤하여 배치한다(스텝 SA7). 위치 맞춤은 구동 유닛(360)(유닛 기재(361)) 및/또는 리저버 형성 기판(20)에 형성된 얼라인먼트 마크를 관찰한 결과에 의거하여 정밀도 좋게 행해진다.
다음에, 유닛 기재(361)의 돌기(42)를 리저버 형성 기판(20)의 홈(700)의 내부에 삽입한다(스텝 SA8). 정상면(42a)에 단자(366)가 형성된 구동 유닛(360)의 돌기(42)가 상기 홈(700)에 삽입됨으로써, 그 홈(700)의 저부에서 유닛 기재(361)의 배선(362)과 압전 소자의 상부 전극막(80)이 전기적으로 접속된다. 이 전기 접속(플립칩 실장)에는, 금속 압착식, 납재나 이방성 도전재를 사용한 가압 가열식, 초음파 진동식(초음파 가열 방식) 등을 사용할 수 있다. 이방성 도전재를 사용함으로써, 협 피치에 대응한 전기 접속이 가능하고, 또한 처리 공정의 간소화가 도모된다. 또는, 초음파 접합(Au-Au 접합 등)을 사용하는 것에 의해서도, 협 피치에 대응한 전기 접속이 가능하며, 또한 처리 공정의 간소화가 도모된다.
다음에, 비도전성 수지(46)에 의해서, 구동 유닛(360)과 리저버 형성 기판(20)의 사이를 수지 몰드로 밀봉한다(스텝 SA9).
이상의 공정에 의해, 액적 토출 헤드(1)를 제조할 수 있다.
(구동 유닛의 제조 방법)
다음에, 구동 유닛(360)의 제조 방법에 관해서 도 6a∼6c를 참조하여 설명한다. 도 6a에 나타낸 바와 같이, 유닛 기재(361)에는, 평판부(41)의 한 면에 돌기(42)가 설치되고, 이 돌기(42)는 평판부(41)로부터 멀어짐에 따라서 직경이 축소되는 형상(종단면이 사다리꼴 형상)으로 이루어진다. 또한, 유닛 기재(361)의 평판부(41)에는, 외부 접속용의 배선(363)이 형성되어 있다.
상기 돌기(42)의 형성시에, 예를 들면, 우선, 결정 방위면이 100면인 단결정 실리콘의 표면을 열 산화한 후에, 그 기판 표면에 레지스트를 부분 배치한다. 레지스트의 부분 배치에는, 포토리소그래피법이나 액적 토출법을 사용할 수 있다. 레지스트의 배치 영역은 돌기(42)의 정상면(42a)이 되는 영역이다. 다음에, 플루오르산에 의해 열 산화막을 제거하고, 그 후, KOH 용액이나, 에틸렌 디아민 수용액 등의 에칭액을 이용하여 이방성 에칭을 행한다. 이에 따라, 그 실리콘 기판에 레지스트에 의해 보호된 평탄한 정상면(42a)과, 결정 방위에 의거하는 2개의 평탄한 경사면(42b, 42c)(경사각 약 54°)을 갖는 테이퍼 형상의 돌기(42)가 형성된다.
다음에, 도 6b 및 6c에 나타낸 바와 같이, 유닛 기재(361) 위에 배선(362)을 형성한다. 배선(362)은 평판부(41)로부터 돌기(42)의 경사면(42b (42c))을 통과하여 정상면(42a)에 이르도록 형성된다. 본 예에서는, 선형상의 수지층(370)의 형성 후, 도금 처리에 의해 금속막(371)이 형성된다.
우선, 도 6b에 나타낸 바와 같이, 유닛 기재(361) 위에 수지층(370)을 배치한다. 수지층(370)의 배치에는, 스프레이법, 인쇄법, 액적 토출법 등의 각종 도포법이 사용된다. 유닛 기재(361)의 표면 전체에 배치된 수지층(370)은 포토리소그래피 공정에 의해, 복수의 선형상 패턴(380)으로 패터닝된다. 또는, 액적 토출법에 의해, 복수의 선형상 패턴(380)(수지층(370))이 직접 묘화 형성된다. 수지층(370)의 배치 전에, 유닛 기재(361)의 표면을 발액성(撥液性) 또는 친액성으로 가공해도 좋다. 또한, 임의의 타이밍에서, 수지층(370)의 건조 처리(경화 처리)가 적절히 행해진다. 수지층(370)에 포함되는 금속 입자로서는, 예를 들면, Pd(팔라듐), Pt(백금), Au(금) 등이 사용된다. 본 예에서는, Pd를 사용한다.
복수의 선형상 패턴(380)(수지층(370))이 형성된 후, 그 복수의 선형상 패턴(380)의 표면에서 금속 입자(Pd)를 노출시킨다. 이 노출 처리에는, RIE에 의한 라이트 에칭, 가열 처리 등이 사용된다. 에칭에 의해서 수지층(370)의 표면의 수지가 제거되거나, 또는 가열 처리에 의해서 수지층(370)의 표면의 수지가 용융됨으로써, 수지층(370)의 표면에 금속 입자(Pd)가 노출된다.
다음에, 도 6c에 나타낸 바와 같이, 복수의 선형상 패턴(380)(수지층(370)) 위에, 금속막(371)을 형성한다. 본 예에서는, 금속막(371)의 형성에 도금법을 사 용한다. 도금 처리에는, 무전해 도금법, 전해 도금법 등, 각종 도금법이 적용 가능하다. 수지층(370)의 표면에 노출된 금속 입자(Pd)가 금속막(371)의 성장핵이 된다. 금속막(371)의 형성 재료로서는, 예를 들면, Al(알루미늄), NiCr(니켈 크롬), Cu(구리), Ni(니켈), Au(금), 및 Ag(은) 등이 사용된다.
도금법을 사용함으로써, 금속막(371)의 후막화(厚膜化)가 비교적 용이하고, 특히, 구부러진 부분에서의 금속막(371)의 단선이 방지된다. 즉, 도금법에 의한 금속막(371)의 형성 과정에서는, 금속막(371)은 면 방향으로도 성장한다. 그 결과, 돌기(42)의 코너부(정상면(42a)과 경사면(42b, 42c)의 경계 위치, 경사면(42b, 42c)과 평판부(41)의 경계 위치)에서, 인접하는 2개의 면 위에서 성장하는 금속막(371)끼리 결부되고 또한 일체화된다. 상기 코너부 등에서 수지층(370)이 단선되어 있는 경우라도, 단선이 없는 금속막(371)을 형성하는 것이 가능하다.
이상에 의해, 유닛 기재(361) 위에, 수지층(370)과 금속막(371)을 포함하는 복수의 선형상 패턴(380)으로 이루어지는 배선(362)이 형성된다. 그 후, 도 1에 나타낸 바와 같이, 구동 회로부(200A, 200B)를 배선(362, 363) 위에 플립 실장함으로써, 구동 유닛(360)이 완성된다.
이와 같이, 본 예에서는, 도금 처리를 이용하여 금속막(371)을 형성하기 때문에, 배선(362)이 구부러진 구조라도 단선의 가능성이 낮고, 또한 도전막의 두께의 확보가 용이하다. 금속막(371)의 후막화는 배선(362)의 전기적 성질의 향상에 유리하다.
또한, 도금 처리는 일괄적으로 복수의 금속막을 형성하는 것이 가능하고, 또 한 포토리소그래피 기술과의 조합에 의해, 배선 피치의 미세화(예를 들면, 1OO㎛이하)에도 대응이 용이하다.
또한, 본 예에서는, 금속막(371)의 하지(下地)막으로서 수지층(370)을 사용하기 때문에, 상기한 구동 유닛(360)을 기체(유로 형성 기판(10) 및 리저버 형성 기판(20)) 위에 실장할 때에, 그 수지층(370)이 위치 오차(높이 차이 등)를 흡수하는 버퍼층으로서 기능하여, 접속 신뢰성의 향상에 기여한다.
(변형예)
도 7은 상기 구동 유닛(360)의 변형예를 나타낸 사시도이다.
또한, 도 7에서, 도 4의 구동 유닛(360)의 구성 요소와 동일한 기능을 갖는 것에 관해서는 동일한 부호를 첨부하고, 그 설명을 생략 또는 간략화한다.
도 7의 구동 유닛(360A)에서는, 전기 접속용의 배선(362) 중, 수지층(370)이 면형상이며, 금속막(371)이 수지층(370) 위에 형성된 복수의 선형상 패턴(380)으로 이루어진다.
구체적으로는, 배선(362)은 금속 입자를 포함하는 면형상의 수지층(370)과, 수지층(370) 위에 형성된 복수의 선형상 패턴(380)으로 이루어지는 금속막(371)을 포함한다. 즉, 본 실시예에서는, 복수의 선형상 패턴(380)은 금속막(371)으로 이루어지는 단층 구조이다. 면형상의 수지층(370)은 유닛 기재(361)에서의, 평판부(41)의 소정 위치(구동 회로부(200A, 200B)의 탑재 위치)와 돌기(42)의 정상면(42a) 사이에 걸쳐서 연속적으로 뻗어서 형성되어 있다. 즉, 수지층(370)은 유닛 기재(361)의 돌기(42)의 정상면(42a) 및 평판부(41)에 더해서, 돌기(42)의 경사 면(42b, 42c) 위에도 배치되어 있다. 복수의 선형상 패턴(380)(금속막(37l))은 그 면형상의 수지층(370) 위로서, 유닛 기재(361)에서의, 평판부(41)의 소정 위치(구동 회로부(200A, 200B)의 탑재 위치)와 돌기(42)의 정상면(42a) 사이에 걸쳐서 연속적으로 뻗어서 형성되어 있다. 복수의 선형상 패턴(380)(금속막(371)) 각각은 서로 평행하고, Y방향으로 소정 피치로 병행하고 있다.
도 7에 나타낸 선형상 패턴군(380A)은 그 일단(단자(365))이 구동 회로부(200A)에 접속되고, 다른 일단(단자(366))이 제 1 노즐 개구군(15A)에 대응하는 제 1 압전 소자군의 압전 소자(300)에 접속된다. 선형상 패턴군(380B)은 그 일단(단자(365))이 구동 회로부(20OB)에 접속되고, 다른 일단(단자(366))이 제 2 노즐 개구군(15B)에 대응하는 제 2 압전 소자군의 압전 소자(300)에 접속된다. 유닛 기재(361)의 돌기(42)의 정상면(42a)에서, 복수의 선형상 패턴(380)(금속막(371))의 배열 피치는 도 3에 나타낸 홈(700) 내에 연장된 상부 전극막(80)의 피치와 일치하고 있다. 또한, 유닛 기재(361)의 표면과 수지층(370) 사이에, 금속 재료의 확산을 방지하기 위한 배리어막이나, 수지층(370)의 밀착성을 향상시키기 위한 막 등의 별도의 막이 형성되어 있어도 좋다. 수지층(370)에 포함되는 금속 입자, 및 금속막(371)의 형성 재료에 관해서는 앞에서 설명한 도 4의 형태와 동일하다.
도 7의 형태에서는, 도 4의 형태와 마찬가지로, 유닛 기재(361)에 설치되는 배선(362)이 금속 입자를 포함하는 수지층(370)과 금속막(371)을 포함하기 때문에, 그 수지층(370)이 구동 유닛(360A)과 상기 기체(10, 20)를 전기 접속할 때에, 위치 오차(높이 차이 등)를 흡수하는 버퍼층으로서 기능한다. 즉, 구동 유닛(360A)의 돌기(42)를 기체에 눌러놓았을 때에, 수지층(370)이 용이하게 변형됨으로써, 틈 차이가 완화된다. 그 결과, 구동 유닛(360A)과 기체의 단자간 접속의 신뢰성의 향상이 도모된다.
또한, 도 7의 형태에서는, 도 4의 형태와 달리, 수지층(370)이 면형상이기 때문에, 제조 공정의 간소화가 도모된다. 또한, 돌기(42)를 포함하는 유닛 기재(361)의 표면이 면형상의 수지층(370)으로 덮여 있음으로써, 크랙 등 유닛 기재(361)의 파손이 방지된다.
(구동 유닛의 제조 방법)
다음에, 도 7의 구동 유닛(360A)의 제조 방법에 관해서 도 8a∼8c를 참조하여 설명한다.
우선, 도 8a에 나타낸 바와 같이, 유닛 기재(361) 위에 수지층(370)을 배치한다. 수지층(370)의 배치에는, 스프레이법, 인쇄법, 액적 토출법 등의 각종 도포법이 사용된다. 수지층(370)의 배치 전에, 유닛 기재(361)의 표면을 발액성 또는 친액성으로 가공해도 좋다. 또한, 임의의 타이밍에서, 수지층(370)의 건조 처리(경화 처리)가 적절히 행해진다. 수지층(370)에 포함되는 금속 입자로서는, 예를 들면, Pd(팔라듐), Pt(백금), Au(금) 등이 사용된다. 본 예에서는、 Pd를 사용한다.
본 예에서는, 형성할 수지층(370)이 면형상이기 때문에, 패터닝 공정의 생략이 가능하다. 배선(363)의 형성 영역은 필요에 따라서 마스킹된다. 그 결과, 상기한 도 6b의 공정에 비하여, 제조 공정의 간소화가 도모된다.
다음에, 도 8b에 나타낸 바와 같이, 면형상의 수지층(370)이 형성된 후, 그 수지층(370)의 표면에서 금속 입자(Pd)를 부분적으로 노출시킨다(노출 영역(370a)). 이 노출 처리에는, 예를 들면, 레이저 조사에 의한 가열 처리가 사용된다. 레이저 조사에 의한 가열 처리는 처리의 간소화나 처리 시간의 단축화에 유리하다. 수지층(370)의 표면의 수지가 부분적으로 용융됨으로써, 수지층(370)의 표면에 금속 입자(Pd)가 노출된다. 수지층(370)에서의 금속 입자의 노출 영역은 금속막의 형성 영역으로, 복수의 선형상 패턴을 포함한다.
다음에, 도 8c에 나타낸 바와 같이, 수지층(370) 위에 도금법을 이용하여, 금속막(371)을 형성한다. 도금 처리에는, 무전해 도금법, 전해 도금법 등, 각종 도금법이 적용 가능하다. 본 예에서는, 수지층(370) 중, 금속 입자의 노출 영역(370a)에 금속막(371)이 선택적으로 형성된다. 그 결과, 선형상 패턴(380)으로 이루어지는 금속막(371)이 형성된다. 수지층(370)의 표면에 노출된 금속 입자(Pd)가 금속막(371)의 성장핵이 된다. 금속막(371)의 형성 재료로서는, 예를 들면, Al(알루미늄), NiCr(니켈 크롬), Cu(구리), Ni(니켈), Au(금), 및 Ag(은) 등이 사용된다.
도금법을 사용함으로써, 금속막(371)의 후막화가 비교적 용이하고, 특히, 구부러진 부분에서의 금속막(371)의 단선이 방지된다. 즉, 도금법에 의한 금속막(371)의 형성 과정에서는, 금속막(371)은 면방향으로도 성장한다. 그리고, 돌기(42)의 코너부(정상면(42a)과 경사면(42b, 42c)의 경계 위치, 경사면(42b, 42c)과 평판부(41)의 경계 위치)에서, 인접하는 2개의 면 위에서 성장하는 금속막(371) 끼리 결부되고 또한 일체화된다. 상기 코너부 등에서 수지층(370)이 단선되어 있는 경우라도, 단선이 없는 금속막(371)을 형성하는 것이 가능하다.
이상에 의해, 유닛 기재(361) 위에, 면형상의 수지층(370)과 선형상의 금속막(371)을 포함하는 배선(362)이 형성된다. 그 후, 도 7에 나타낸 바와 같이, 구동 회로부(200A, 200B)를 배선(362, 363) 위에 플립 실장함으로써, 구동 유닛(360)이 완성된다.
이와 같이, 본 예에서도, 도금 처리를 이용하여 금속막(371)을 형성하기 때문에, 배선(362)이 구부러진 구조라도 단선의 가능성이 낮고, 또한 도전막의 두께의 확보가 용이하다. 금속막(371)의 후막화는 배선(362)의 전기적 성질의 향상에 유리하다.
또한, 본 예에서는, 수지층(370)이 면형상이기 때문에, 제조 공정의 간소화가 도모된다. 이 수지층(370)은 상기한 구동 유닛(360)을 기체(유로 형성 기판(10) 및 리저버 형성 기판(20)) 위에 실장할 때에, 위치 오차(높이 차이 등)를 흡수하는 버퍼층으로서 기능하여, 접속 신뢰성의 향상에 기여한다. 수지층(370)이 면형상이기 때문에, 금속막(371)이 좁은 경우에도, 수지층(370)의 상기 버퍼 효과가 확실히 발휘된다.
(액적 토출 장치)
다음에, 상술한 액적 토출 헤드(1)를 구비한 액적 토출 장치의 일례에 관해서 도 9를 참조하면서 설명한다. 본 예에서는, 그 일례로서, 상술한 액적 토출 헤드를 구비한 잉크젯식 기록 장치에 관하여 설명한다.
액적 토출 헤드는 잉크 카트리지 등과 연통하는 잉크 유로를 구비하는 기록 헤드 유닛의 일부를 구성하여, 잉크젯식 기록 장치에 탑재되어 있다. 도 9에 나타낸 바와 같이, 액적 토출 헤드를 갖는 기록 헤드 유닛(1A, 1B)에는, 잉크 공급 수단을 구성하는 카트리지(2A, 2B)가 착탈 가능하게 설치되어 있다. 이 기록 헤드 유닛(1A, 1B)을 탑재한 캐리지(3)가 장치 본체(4)에 부착된 캐리지 축(5)에 축방향 이동이 가능하게 부착되어 있다.
기록 헤드 유닛(1A, 1B)은, 예를 들면, 각각 블랙 잉크 조성물 및 컬러 잉크 조성물을 토출한다. 구동 모터(6)의 구동력이 도시하지 않은 복수의 기어 및 타이밍 벨트(7)를 통하여 캐리지(3)에 전달된다. 이 전달에 의해, 기록 헤드 유닛(1A, 1B)을 탑재한 캐리지(3)가 캐리지 축(5)을 따라서 이동한다. 한편, 장치 본체(4)에는 캐리지 축(5)을 따라서 플래턴(platen)(8)이 설치되어 있다. 도시 하지 않은 급지(給紙) 롤러 등에 의해 급지된 용지 등의 기록 매체인 기록 시트(S)가 플래턴(8) 위에 반송된다. 상기 구성을 구비한 잉크젯식 기록 장치는 상술한 액적 토출 헤드를 구비하고 있으므로, 소형으로 신뢰성이 높고, 또한 비용이 저렴하다.
또한, 도 9에서는, 본 발명의 액적 토출 장치의 일례로서 프린터 단체(單體)로서의 잉크젯식 기록 장치를 나타냈지만, 본 발명은 이에 한정되지 않고, 이러한 액적 토출 헤드를 일체로 구성함으로써 실현되는 프린터 유닛에 적용하는 것도 가능하다. 이러한 프린터 유닛은, 예를 들면, 텔레비전 등의 표시 디바이스나 화이트 보드 등의 입력 디바이스에 장착되어, 상기 표시 디바이스 또는 입력 디바이스에 의해 표시 또는 입력된 화상을 인쇄하기 위해서 사용된다.
또한, 상기 액적 토출 헤드는 액상법에 의해 각종 디바이스를 형성하기 위한 액적 토출 장치에도 적용할 수 있다. 이 형태에서는, 액적 토출 헤드로부터 토출되는 기능액으로서, 액정 표시 디바이스를 형성하기 위한 액정 표시 디바이스 형성용 재료, 유기 EL 표시 디바이스를 형성하기 위한 유기 EL 형성용 재료, 전자 회로의 배선 패턴을 형성하기 위한 배선 패턴 형성용 재료 등을 포함하는 것이 사용된다. 이들 기능액을 액적 토출 장치에 의해 기체 위에 선택 배치하는 제조 프로세스에 의하면, 포토리소그래피 공정을 거치지 않고 기능 재료의 패턴 배치가 가능하기 때문에, 액정 표시 장치나 유기 EL 장치, 회로 기판 등을 저렴하게 제조할 수 있다.
이상, 본 발명의 바람직한 실시예를 설명했지만, 본 발명은 이들 실시예에 한정되지 않는다. 본 발명의 취지를 일탈하지 않는 범위에서, 구성의 부가, 생략, 치환, 및 그 밖의 변경이 가능하다. 본 발명은 상술한 설명에 의해서 한정되지 않고, 첨부한 클레임의 범위에 의해서만 한정된다.
본 발명에 의하면, 배선의 협 피치화나 단차를 통한 배선 접속에 바람직하게 적용 가능한 디바이스 실장 구조를 제공할 수 있다.
Claims (26)
- 디바이스 실장 구조로서,기체(基體)와,디바이스가 탑재되는 탑재 영역을 갖는 한 면을 갖는 유닛과,상기 유닛의 상기 한 면에서의 상기 탑재 영역과는 다른 영역에 형성된 돌기와,상기 유닛에서의 상기 돌기의 정상부와 상기 탑재 영역의 사이에 배치되는 제 1 배선과,상기 기체에 설치되고, 상기 돌기의 적어도 일부가 삽입되는 홈과,상기 기체에서의 상기 홈의 저부(低部)에 배치되고, 상기 제 1 배선과 전기 접속되는 제 2 배선을 구비하고 있고,상기 제 1 배선이 금속 입자를 포함하는 수지층과, 상기 수지층 위의 금속막을 포함하는 것을 특징으로 하는 디바이스 실장 구조.
- 제 1 항에 있어서,상기 수지층 및 상기 금속막의 각각이 복수의 선형상 패턴을 포함하는 것을 특징으로 하는 디바이스 실장 구조.
- 제 1 항에 있어서,상기 수지층이 면형상이며, 상기 금속막이 상기 수지층 위에 형성된 복수의 선형상 패턴을 포함하는 것을 특징으로 하는 디바이스 실장 구조.
- 제 1 항에 있어서,상기 수지층에 포함되는 금속 입자가 Pd, Pt, 및 Au로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 재료인 것을 특징으로 하는 디바이스 실장 구조.
- 제 1 항에 있어서,상기 금속막이 도금법에 의해 형성되어 있는 것을 특징으로 하는 디바이스 실장 구조.
- 제 1 항에 있어서,상기 금속막의 형성 재료가 Al, NiCr, Cu, Ni, Au, 및 Ag로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 재료를 포함하는 것을 특징으로 하는 디바이스 실장 구조.
- 제 1 항에 있어서,상기 기체의 선팽창 계수와 상기 유닛의 선팽창 계수가 동일한 것을 특징으로 하는 디바이스 실장 구조.
- 제 7 항에 있어서,상기 유닛의 형성 재료가 세라믹, 엔지니어링 플라스틱, 유리 에폭시, 유리, 및 실리콘 중 어느 하나인 것을 특징으로 하는 디바이스 실장 구조.
- 제 1 항에 있어서,상기 유닛의 돌기가 이방성 에칭을 이용하여 형성된 것을 특징으로 하는 디바이스 실장 구조.
- 디바이스 실장 방법으로서,탑재 영역을 갖는 유닛의 한 면에 돌기를 형성하는 공정과,상기 유닛에서의 상기 돌기의 정상부와 상기 탑재 영역의 사이에 제 1 배선을 배치하는 공정과,기체에 홈을 형성하는 공정과,상기 기체에서의 상기 홈의 저부(低部)에 제 2 배선을 배치하는 공정과,상기 기체의 상기 홈에 상기 유닛의 상기 돌기의 적어도 일부를 삽입하고, 상기 제 1 및 제 2 배선을 접속하는 공정을 갖고 있으며,상기 제 1 배선이 금속 입자를 포함하는 수지층과, 상기 수지층 위의 금속막을 포함하는 것을 특징으로 하는 디바이스 실장 방법.
- 제 10 항에 있어서,상기 제 1 배선의 배치 공정은 상기 유닛 위에 상기 수지층으로 이루어지는 복수의 선형상 패턴을 형성하는 공정과, 상기 복수의 선형상 패턴 각각의 위에 상기 금속막을 형성하는 공정을 포함하는 것을 특징으로 하는 디바이스 실장 방법.
- 제 11 항에 있어서,상기 제 1 배선의 배치 공정은 상기 수지층으로 이루어지는 복수의 선형상 패턴의 표면에서 상기 금속 입자를 노출시키는 공정을 더 포함하는 것을 특징으로 하는 디바이스 실장 방법.
- 제 10 항에 있어서,상기 제 1 배선의 배치 공정은 상기 유닛 위에 면형상의 상기 수지층을 형성하는 공정과, 상기 수지층 위에 상기 금속막으로 이루어지는 복수의 선형상 패턴을 형성하는 공정을 포함하는 것을 특징으로 하는 디바이스 실장 방법.
- 제 13 항에 있어서,상기 제 1 배선의 배치 공정은 상기 수지층의 표면에서 상기 금속 입자를 복수의 선형상 패턴 형상으로 노출시키는 공정을 더 포함하는 것을 특징으로 하는 디바이스 실장 방법.
- 제 10 항에 있어서,도금법을 이용하여, 상기 금속막을 형성하는 것을 특징으로 하는 디바이스 실장 방법.
- 제 10 항에 있어서,상기 수지층에 포함되는 금속 입자가 Pd, Pt, 및 Au로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 재료인 것을 특징으로 하는 디바이스 실장 방법.
- 제 10 항에 있어서,상기 금속막의 형성 재료가 Al, NiCr, Cu, Ni, Au, 및 Ag로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상의 재료를 포함하는 것을 특징으로 하는 디바이스 실장 방법.
- 제 10 항에 있어서,상기 돌기의 형성은 이방성 에칭을 사용하는 것을 특징으로 하는 디바이스 실장 방법.
- 제 10 항에 있어서,상기 제 1 및 제 2 배선의 접속은 이방성 도전재를 사용하는 것을 특징으로 하는 디바이스 실장 방법.
- 제 10 항에 있어서,상기 제 1 및 제 2 배선의 접속은 초음파 접합을 사용하는 것을 특징으로 하는 디바이스 실장 방법.
- 제 1 항에 기재된 디바이스 실장 구조를 갖는 것을 특징으로 하는 전자 장치.
- 제 10 항에 기재된 디바이스 실장 방법을 이용하여 기체 위에 실장된 전자 디바이스를 구비한 것을 특징으로 하는 전자 장치.
- 액적 토출 헤드로서,압전 소자와,상기 압전 소자가 탑재되는 기체와,상기 압전 소자에 전기 신호를 공급하는 디바이스와,상기 디바이스가 탑재되는 탑재영역을 갖는 한 면을 갖는 유닛과,상기 유닛의 상기 한 면에서의 상기 탑재 영역과는 다른 영역에 형성된 돌기와,상기 유닛에서의 상기 돌기의 정상부와 상기 탑재 영역의 사이에 배치되는 제 1 배선과,상기 기체에 설치되고, 상기 돌기의 적어도 일부가 삽입되는 홈과,상기 기체에서의 상기 홈의 저부에 배치되고, 상기 제 1 배선과 전기 접속되는 제 2 배선을 구비하고 있고,상기 제 1 배선이 금속 입자를 포함하는 수지층과, 상기 수지층 위의 금속막을 포함하는 것을 특징으로 하는 액적 토출 헤드.
- 압전 소자가 탑재되는 기체와, 상기 압전 소자에 전기 신호를 공급하는 디바이스가 탑재되는 유닛을 구비하는 액적 토출 헤드의 제조 방법으로서,상기 유닛의 한 면에 돌기를 형성하는 공정과,상기 유닛에서의 상기 돌기의 정상부와 상기 탑재 영역의 사이에 제 1 배선을 배치하는 공정과,상기 기체에 홈을 형성하는 공정과,상기 기체에서의 상기 홈의 저부에 제 2 배선을 배치하는 공정과,상기 기체의 상기 홈에 상기 유닛의 상기 돌기의 적어도 일부를 삽입하고, 상기 제 1 및 제 2 배선을 접속하는 공정을 갖고 있으며,상기 제 1 배선이 금속 입자를 포함하는 수지층과, 상기 수지층 위의 금속막을 포함하는 것을 특징으로 하는 액적 토출 헤드의 제조 방법.
- 제 23 항에 기재된 액적 토출 헤드를 구비하는 것을 특징으로 하는 액적 토출 장치.
- 제 24 항에 기재된 제조 방법을 이용하여 제조된 액적 토출 헤드를 구비하는 것을 특징으로 하는 액적 토출 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060077203A KR100846373B1 (ko) | 2005-08-19 | 2006-08-16 | 디바이스 실장 구조, 디바이스 실장 방법, 전자 장치, 액적토출 헤드, 및 액적 토출 장치 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2005-00238337 | 2005-08-19 | ||
| KR1020060077203A KR100846373B1 (ko) | 2005-08-19 | 2006-08-16 | 디바이스 실장 구조, 디바이스 실장 방법, 전자 장치, 액적토출 헤드, 및 액적 토출 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070021926A KR20070021926A (ko) | 2007-02-23 |
| KR100846373B1 true KR100846373B1 (ko) | 2008-07-15 |
Family
ID=41640121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060077203A KR100846373B1 (ko) | 2005-08-19 | 2006-08-16 | 디바이스 실장 구조, 디바이스 실장 방법, 전자 장치, 액적토출 헤드, 및 액적 토출 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100846373B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003019794A (ja) * | 2001-07-09 | 2003-01-21 | Ricoh Co Ltd | 液滴吐出ヘッド及びインクジェット記録装置 |
| JP2003200574A (ja) * | 2002-01-10 | 2003-07-15 | Seiko Epson Corp | インクジェット式記録ヘッド及びインクジェット式記録装置 |
| JP2004074428A (ja) * | 2002-08-09 | 2004-03-11 | Seiko Epson Corp | 液体噴射ヘッド及び液体噴射装置 |
-
2006
- 2006-08-16 KR KR1020060077203A patent/KR100846373B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003019794A (ja) * | 2001-07-09 | 2003-01-21 | Ricoh Co Ltd | 液滴吐出ヘッド及びインクジェット記録装置 |
| JP2003200574A (ja) * | 2002-01-10 | 2003-07-15 | Seiko Epson Corp | インクジェット式記録ヘッド及びインクジェット式記録装置 |
| JP2004074428A (ja) * | 2002-08-09 | 2004-03-11 | Seiko Epson Corp | 液体噴射ヘッド及び液体噴射装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070021926A (ko) | 2007-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4483738B2 (ja) | デバイス実装構造、デバイス実装方法、電子装置、液滴吐出ヘッド、及び液滴吐出装置 | |
| US7527356B2 (en) | Device package structure, device packaging method, liquid drop ejection method, connector, and semiconductor device | |
| JP4492520B2 (ja) | 液滴吐出ヘッドおよび液滴吐出装置。 | |
| KR100738738B1 (ko) | 디바이스 설치 구조, 디바이스 설치 방법 및 반도체 장치 | |
| TWI273982B (en) | Droplet ejection head and droplet ejection apparatus | |
| US8585187B2 (en) | High density electrical interconnect for printing devices using flex circuits and dielectric underfill | |
| JP5082285B2 (ja) | 配線構造、デバイス、デバイスの製造方法、液滴吐出ヘッド、液滴吐出ヘッドの製造方法、及び液滴吐出装置 | |
| JP2007050639A (ja) | デバイス実装構造、デバイス実装方法、電子装置、液滴吐出ヘッド、及び液滴吐出装置 | |
| JP2007066965A (ja) | 配線構造、デバイス、デバイスの製造方法、液滴吐出ヘッド、液滴吐出ヘッドの製造方法、及び液滴吐出装置 | |
| US9579892B2 (en) | Wiring structure, method of manufacturing wiring structure, liquid droplet ejecting head, and liquid droplet ejecting apparatus | |
| JP2007283691A (ja) | 配線構造、デバイス、デバイスの製造方法、液滴吐出ヘッド、液滴吐出ヘッドの製造方法、及び液滴吐出装置 | |
| JP2010227759A (ja) | 液滴吐出ヘッド、液滴吐出ヘッドの製造方法、及び液滴吐出装置 | |
| JP2006192685A (ja) | 液滴吐出ヘッド及びその製造方法、並びに液滴吐出装置 | |
| JP4661228B2 (ja) | 液滴吐出ヘッド及び液滴吐出装置 | |
| KR100846373B1 (ko) | 디바이스 실장 구조, 디바이스 실장 방법, 전자 장치, 액적토출 헤드, 및 액적 토출 장치 | |
| JP4765511B2 (ja) | デバイス実装構造、デバイス実装方法、電子装置、液滴吐出ヘッド及び液滴吐出装置 | |
| US8220906B2 (en) | Liquid jet head, a liquid jet apparatus and a method for manufacturing a liquid jet head | |
| JP4497054B2 (ja) | デバイス実装構造、液体吐出ヘッド、液体吐出装置、電子デバイスおよび電子装置 | |
| JP2007160645A (ja) | 配線構造、デバイス、デバイスの製造方法、液滴吐出ヘッド、液滴吐出ヘッドの製造方法、及び液滴吐出装置 | |
| JP2010228249A (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
| JP2010012724A (ja) | 液滴吐出ヘッド、画像形成装置、及び液滴吐出ヘッドの製造方法 | |
| JP2007062036A (ja) | 液滴吐出ヘッド及び液滴吐出装置並びに液滴吐出ヘッドの製造方法 | |
| JP2007062312A (ja) | 可撓性基板の接続構造、液滴吐出ヘッド、及び液滴吐出装置 | |
| US9064782B2 (en) | Wiring structure, droplet discharge head, and droplet discharge apparatus | |
| JP2006068989A (ja) | 液滴吐出ヘッド及び液滴吐出装置、並びに液滴吐出ヘッドの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130618 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140626 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150619 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160617 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |