KR100845385B1 - 전자 장치 또는 광학 장치 제조 방법 - Google Patents

전자 장치 또는 광학 장치 제조 방법 Download PDF

Info

Publication number
KR100845385B1
KR100845385B1 KR1020010067762A KR20010067762A KR100845385B1 KR 100845385 B1 KR100845385 B1 KR 100845385B1 KR 1020010067762 A KR1020010067762 A KR 1020010067762A KR 20010067762 A KR20010067762 A KR 20010067762A KR 100845385 B1 KR100845385 B1 KR 100845385B1
Authority
KR
South Korea
Prior art keywords
delete delete
substrate
section
rectangular cross
plate structure
Prior art date
Application number
KR1020010067762A
Other languages
English (en)
Other versions
KR20020034950A (ko
Inventor
타카시 카토다
Original Assignee
타카시 카토다
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타카시 카토다 filed Critical 타카시 카토다
Publication of KR20020034950A publication Critical patent/KR20020034950A/ko
Application granted granted Critical
Publication of KR100845385B1 publication Critical patent/KR100845385B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L27/088—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06203—Transistor-type lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 집중 이온 빔(FIB)을 사용하여 형성된 초미세 구조를 갖는 장치에 관한 것이다. 많은 경우에서, 구조는 기판 상에 직립한 판의 형태를 갖는다. 본 발명에 따른 장치의 대표예는 전계 효과 트랜지스터 및 레이저 다이오드이지만, 본 발명은 이러한 장치에만 국한되는 것은 아니다. 본 발명에 따른 전계 효과 트랜지스터 및 레이저 다이오드는 새로운 기능 또는 향상된 특성을 갖는다.
전계 효과 트랜지스터, 레이저 다이오드, 광학 장치, 집중 이온 빔, MOSFET, 드레인 전극, 게이트 절연막

Description

전자 장치 또는 광학 장치 제조 방법{PROCESS FOR FABRICATING AN ELECTRONIC DEVICE OR AN OPTICAL DEVICE}
도 1은 종래 기술에 따른 MOS 전계 효과 트랜지스터를 도시하는 개략도.
도 2는 종래 기술에 따른 레이저 다이오드를 도시하는 개략도.
도 3은 종래 기술에 따른 활성 영역의 너비가 감소하는 레이저 다이오드를 도시하는 개략도.
도 4는 본 발명에 따른 판구조를 도시하는 개략도.
도 5는 본 발명에 따른 판구조를 포함하는 MOSFET을 도시하는 개략도.
도 6은 본 발명에 따른 판구조를 포함하는 다른 MOSFET을 도시하는 개략도.
도 7은 본 발명에 따른 판구조를 포함하는 레이저 다이오드를 도시하는 개략도.
도 8은 본 발명에 따라 형성된 절연막 상의 전극 및 절연막 측면상에 판구조를 포함하는 다른 레이저 다이오드를 도시하는 개략도.
도 9는 본 발명에 따른 곡선면의 판구조를 도시하는 개략도.
도 10은 본 발명에 따른 복수의 판구조를 포함하는 레이저 다이오드를 도시하는 개략도.
도 11은 본 발명에 따른 복수의 부분으로 분할되는 판구조를 도시하는 개략도.
♠도면의 주요 부호에 대한 부호의 설명♠
402 : 웨이퍼 403, 404 : 영역
405 : 판구조의 두께 410 : 판구조
500 : MOSFET 503 : 소스 전극
504 : 드레인 전극 505 : 게이트 절연막
506 : 상면 507 : 게이트 전극
508, 509 : 측면 510 : 판구조
발명의 배경
발명의 분야
본 발명은 일반적으로 새로운 기능 또는 향상된 특성을 갖는 전자 및 광학 장치, 특히 집중 이온 빔을 사용하여 제조된 장치에 관한 것이다.
종래의 기술
많은 종류의 전자 및 광학 장치의 특성은 주요부의 소형화로 인해 향상된다. 예를 들어, 도 1은 금속-산화막-반도체 전계 효과 트랜지스터(MOSFET; 100)를 개략적으로 도시한다. 도면에서, MOSFET의 작동 속도는 채널(101)의 길이(102)가 감소 됨에 의해 증가한다. 또한, 단위 면적당 집적도는 각각의 장치가 구성된 면적의 감소에 의해 증가한다. 따라서, 장치의 특성을 향상시키기 위해 많은 장치의 크기를 감소하려는 노력이 꾸준히 지속되어 왔다. 장치의 크기의 감소에는 한계가 있다. 예를 들어, 도 1에 도시된 소스(103) 및 드레인(104) 등의 표면을 따라 확장된 장치에서, 소스 및 드레인이 더욱 얇게 형성되면 소스 및 드레인의 저항력은 증가한다. 또한, 표면으로부터 불순물(dopant)이 삽입되는 깊이에 기술적인 한계가 있기 때문에, 소스(103) 및 드레인(104)의 깊이의 증가에도 한계가 있다. 또한, 소형화에 따른 쇼트 채널 효과(short channel effect)를 방지하기 위해서 채널의 길이의 감소에도 한계가 있다. 장치가 MOSFET의 소스 또는 드레인 등의 표면을 따라 확장된 구조로 형성되면 장치의 소자의 깊이는 엄격히 제한된다. 특히, MOSFET의 특정 어플리케이션 예를 들어, 전원 어플리케이션에 의해 선택된 소스 및 드레인의 깊이의 범위를 증가시킨다는 장점이 있다.
도 2는 레이저 다이오드(200)의 주요부를 개략적으로 도시한다. 도면에서, 레이저 다이오드의 공동(cavity)을 구성하는 활성 영역(201)은 광이 방사되는 부분이고, 클래딩층(202 및 203)는 캐리어 및 광을 제한하는 층이다.
레이저 다이오드의 원리에 의해 활성 영역(201)의 두께(204)는 0.2㎛ 정도로 작아야한다. 이 두께는 반도체 층의 두께이기 때문에, 이러한 두께를 얻는 것은 비교적 쉽다. 활성 영역(201) 너비(205)의 감소에 의해 전류 밀도는 증가되고 레이저 진동의 임계값은 감소되기 때문에, 활성 영역(201)의 너비(205)가 감소된다는 것에는 장점이 있다. 활성 영역(201)의 너비(205)를 감소시키기 위한 방법은 활성 영역(201)의 주위의 영역을, 예를 들어, 이온 주입에 의해 전기적으로 고저항성으로 형성하고, 전류가 흐르는 영역을 한정하는 것이다. 도 3은 이러한 방법에 의해 형성된 레이저 다이오드(300)의 실례를 도시한다. 캐리어의 주요부가 고저항 영역인 인터페이스 영역의 가까이에서 소멸되기 때문에, 이러한 방법은 레이저 다이오드의 효율은 감소하고 레이저 진동의 임계값은 증가한다는 단점이 있다. 고저항성의 영역이 이온 주입에 의해 생성된 고밀도의 결함을 포함하기 때문에 캐리어가 소멸된다. 따라서, 이온 주입을 사용하지 않고도 활성 영역(201)의 너비(205)를 더 소형화될 수 있는 방법이 필요하다.
레이저 다이오드는 활성 영역(201)의 너비(205)를 전기적으로 제어할 수 있는 기능을 가지고 있지 않다. 너비가 전기적으로 제어될 수 있다면, 레이저 진동에 필요한 전류를 변화시키지 않고도 레이저광의 진폭을 조정할 수 있다. 따라서, 레이저 전류의 변화없이 활성 영역의 너비를 전기적으로 제어할 수 있는 레이저 다이오드를 구현하는 것이 바람직하며, 전류보다 전압에 의해 너비를 제어하는 것이 더 바람직하다.
본 발명은 집중 이온 빔(FIB)을 사용하여 형성된 각각의 초미세 구조를 구비하는 장치에 관한 것이다. 대부분의 경우에, 구조는 기판상에 세워진 판의 형태를 갖는다. 본 발명에 따른 장치의 전형적인 예가 전계 효과 트랜지스터 및 레이저 다이오드지만, 본 발명은 이러한 장치에만 제한되지는 않는다.
본 발명은 특정 실시예의 상세한 설명에 의해 완전히 이해될 수 있다.
우선, 본 발명의 일반적인 개념을 나타낸다. 도 4는 본 발명에 따른 장치의 일부인 기본 판구조(410)를 개략적으로 도시한다. 도 4의 A는 형성된 장치에 의해 복수의 층을 포함할 수 있는 제조 전의 반도체 웨이퍼(402)를 도시한다. 도 4의 B에 도시된 직립의 판구조(410)는 도 4의 A에서의 빗금친 부분에 의해 나타나는 영역(403 및 404)을 제거함으로써 형성된다. 예를 들어, 20kV 정도의 고전압으로 가속된 갈륨 이온을 포함하는 집중 이온 빔을 사용하는 실제적인 에칭에 의해 제거가 수행된다. 판구조(410)의 두께(405)는 100nm 보다 작게 형성될 수 있다. 실시예에 나타난 바와 같이 판구조의 양측이 에칭되지만, 특정 어플리케이션에 의해서 하나의 측만 에칭될 수도 있다.
도 5는 도 4의 B에 도시된 판구조(510)를 포함하는 MOSFET(500)을 개략적으로 도시한다. 도 5에서, 게이트 절연막(505)은 판구조(510)의 상면(506) 상에 형성되고, 게이트 전극(507)은 게이트 절연막(505) 상에 형성된다. 소스(503) 및 드레인(504)은 기판에 수직인 양측면(508 및 509)상에 형성된다. 채널은 게이트 전극 상에 전압을 인가함으로써 게이트 절연막을 따라 형성되고, 채널의 깊이는 전압에 의해서만 제어된다.
실시예에서, 판구조(510)는 실리콘으로 이루어진다. 게이트 절연막(505)은 실리콘 이산화물로 구성되고, 게이트 전극(507)은 알루미늄으로 구성된다. 소스 전극(503) 및 드레인 전극(504)은 금으로 이루어진다. 판구조(510)는 20kV로 가속되고 0.1㎛의 직경을 갖는 갈륨-이온 빔을 사용하는 에칭에 의해 형성된다. 판구조의 두께는 100nm이다. 따라서 현재 가장 짧은 채널의 길이는 100nm이다. MOSFET은 '고속 장치'로서 매우 유용하다.
도 6은 도 4의 B에 도시된 판구조(610)를 포함하는 본 발명의 다른 실시예에 따른 MOSFET(600)을 개략적으로 도시한다. 절연막(605a 및 605b)은 판구조(610)의 양측 표면(608 및 609) 상에 형성된다. 절연막은 MOSFET의 게이트 절연체이다. 게이트 전극(607a 및 607b)은 각각의 절연막(605a 및 605b) 상에 형성된다. 접속하지 않고 서로 분리된 게이트를 제어할 수 있지만 게이트 전극(607a 및 607b)은 전기적으로 접속된다. 소스(603)는 판구조(610)의 상면(606) 상에 형성된다. 드레인 전극(604)은 반도체 웨이퍼의 바닥면(611) 상에 형성된다. 이런 경우에, 드레인 전극은 바닥면 상에 형성되지만, 드레인 전극은 판구조의 기본부 또는 기판에 형성될 수도 있다. MOSFET이 인핸스먼트 방식(enhancement mode) MOSFET 일 때, MOSFET(600)의 채널은 게이트 전극의 바이어스에 의해 게이트 절연체를 따라 표면 영역에 형성된다. 또한, MOSFET이 공핍 방식(depletion mode) MOSFET 일 때, 판은 채널을 형성한다. 이런 두 가지 경우에서, 채널의 너비는 게이트 전극에 인가된 전압에 의해 제어된다.
실시예에서, 판구조(610)는 실리콘으로 구성되고, 게이트 절연막(605a 및 605b)은 실리콘 이산화물로 이루어지며, 게이트 전극(607a 및 607b)은 알루미늄으로 이루어진다. 소스 전극(603) 및 드레인 전극(604)은 금으로 이루어진다. 판구조(610)는 20kV로 가속되고 0.1㎛의 직경의 갈륨-이온 빔을 사용하는 에칭에 의해 형성된다. 판구조(610)의 두께(601)는 600nm이다. 반도체가 실리콘일 때, 양 쪽 반전 및 공핍 영역은 게이트 전극(607a 및 607b)에 전압을 인가함으로써 판구조(610) 및 절연막(605a 및 605b) 사이의 인터페이스로부터 300nm 이상의 깊이로 확장되며, 판구조(610)의 양측면(608 및 609)으로부터 확장된다. 따라서, 본 실시예에서 채널의 너비는 0 내지 600nm으로 변할 수 있다. 채널의 너비에 수직이고 소스(603)에 따른 길이인 채널의 깊이는 특정 어플리케이션에 의해 선택될 수 있다. 예를 들어, 더 큰 전류가 흘러야 한다면 더 큰 깊이가 선택된다. 따라서, 이러한 MOSFET은 전력 사용에 대한 MOSFET으로서 매우 유용하다.
본 발명에 따른 판구조는 절연체(SOI) 장치 상에 반도체 및 CMOS 장치를 포함하는 많은 장치에 사용될 수 있고, 레이저 다이오드 및 발광 다이오드를 포함하는 광학 장치를 형성하는데 사용된다는 장점이 있다. 본 발명에 따른 판구조를 포함하는 장치는 새로운 기능 또는 향상된 특성을 갖는다.
도 7은 본 발명의 제 3의 실시예에 따른 기판 상에 직립인 판구조(710)를 포함하는 레이저 다이오드(700)를 개략적으로 도시한다. 도면에서, 활성 영역(701)은 0.2㎛ 두께의 갈륨 비화물(GaAs)으로 구성되고, 클래딩층(702 및 703)은 알루미늄 갈륨 비화물(Al0.2 Ga0.8As)로 구성된다. 전극(705 및 707)은 상면(704) 및 바닥면(706) 상에 각각 형성된다. 종래의 기술에서 잘 알려진 바와 같이, 활성 영역(701) 및 클래딩층(702 및 703) 이외의 많은 층이 레이저 다이오드(700)에 포함된다. 예를 들어, 전극의 형성을 촉진하는 층 및 결점을 감소시키는 버퍼층이 포함된다. 상기 층은 본 발명에 필수적인 것이 아니기 때문에 상세한 설명은 생략한다. 표면을 보호하기 위한 유전체막과 같이 적합한 재료에 의해 판구조(710)의 양측면이 피복되는 장점이 있다.
도 8은 본 발명의 제 4의 실시예에 따른 다른 레이저 다이오드(800)를 개략적으로 도시한다. 레이저 다이오드(800)는 양측면(720 및 721)상에 형성된 절연막(722 및 723)을 포함한다. 또한, 전극(724 및 725)은 절연막(722 및 723) 상에 각각 형성된다. 전압이 전극에 인가될 때, 반전 영역(730 및 731)은 활성 영역(701)으로 확장된다. 따라서, 활성 영역(701)의 너비는 감소한다. 즉, 너비는 전극에 인가된 전압에 의해 제어될 수 있다. 이러한 현상은 레이저 다이오드(800)로부터 생성된 광의 세기를 조정하기 위해 적용될 수 있다.
도 8에 도시된 실시예에서 전극(724 및 725)이 절연막(722 및 723) 상에 형성되지만, 금속층이 활성 영역(701) 및 클래딩층(702 및 703)을 형성하는 반도체에 쇼트키 접속(schottky contacts)으로 형성된다면 금속막은 반도체의 측면(720 및 721)상에 직접적으로 형성될 수 있다.
실시예에서, 절연막은 실리콘 질화물로 이루어지고, 전극은 알루미늄으로 이루어진다.
상기 실시예에서 판구조의 표면이 서로 평행하더라도, 판구조의 표면은 곡선면을 구비할 수 있다. 도 9는 이러한 구조의 실례를 개략적으로 도시한다.
또한, 상기에 도시된 장치가 단 하나의 판구조만을 포함하더라도, 복수의 판구조를 포함하는 장치가 형성될 수 있다. 도 10은 이러한 장치의 실례를 도시한다. 도면에서, 레이저 다이오드(1000)는 각각의 레이저 다이오드의 단부가 연속적이며 손가락 형상으로 형성된 도 8에 도시된 복수의 레이저 다이오드(800)를 포함한다. 절연막(1022)은 예를 들어,각각의 손가락형 돌기(1010)의 측면상에 형성되고, 전극(1024)은 예를 들어, 절연막 상에 형성된다. 각각의 레이저 다이오드로부터 방사된 레이저광은 각각의 손가락형 돌기상의 전극에 인가된 전압에 의해 제어될 수 있다.
또한, 집중 이온 빔을 사용하여 길이의 방향을 따라 판구조를 분할할 수 있다. 도 11은 이러한 구조(2000)의 실례를 개략적으로 도시한다. 각각의 영역은 영역에서 전자가 양자화하도록 형성될 수 있다. 즉, 이러한 영역은 "양자 박스(quantum box)"라고 불린다. 새로운 기능 또는 향상된 특성을 지닌 장치는 이러한 양자 박스를 사용하여 구현된다. 그러나, 이전에 보고된 기술에 의해 양자점의 크기 및 형태를 정확히 제어하는 것은 어렵다. 또한, 양자 박스의 크기 및 형태는 본 발명에 따른 장치에 대해 정확히 제어될 수 있다.
본 발명에 따른 판구조는 절연체(SOI) 장치 상에 반도체 및 CMOS 장치를 포함하는 많은 장치에 사용될 수 있고, 레이저 다이오드 및 발광 다이오드를 포함하는 광학 장치를 형성하는데 사용된다는 장점이 있다. 본 발명에 따른 판구조를 포함하는 장치는 새로운 기능 또는 향상된 특성을 갖는다.
상기 실시예는 본 발명의 명세를 설명할 수 있는 많은 가능한 특정 명세 중 일부만을 설명한 것으로 이해될 수 있다. 여러 가지 다양한 다른 장치들은 본 발명의 본질 및 범주로부터 벗어나지 않는 기술을 사용하여 구성될 수 있다.

Claims (23)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 광학 장치 제조 방법에 있어서,
    기판을 제공하는 단계와;
    상기 기판 상에 활성층을 포함하는 하나 이상의 장치층을 순차적으로 적층하는 단계와;
    집속 이온 빔을 이용하여 상기 기판과 상기 적층된 장치층을 상기 장치층의 주면(primary surface)에 대해 수직 방향으로 에칭하여, 직사각형 단면을 갖는 구조를 형성하는 단계와;
    직사각형 단면을 갖는 상기 구조의 상면과 양측면에 보조 장치 소자를 배치하여, 상기 광학 장치가 자체적으로 기능하도록 하는 단계를 포함하며,
    직사각형 단면을 갖는 상기 구조는, 상기 기판에 평행한 면의 면적이 상기 기판에 수직인 면의 면적보다 작고, 상기 기판으로부터 세워져 있고, 국부적으로 분리되며,
    상기 광학 장치는 반도체 레이저이고,
    직사각형 단면을 갖는 상기 구조의 양측면 각각에 형성되는 상기 보조 장치 소자는 상부에 전극을 갖는 절연막인 것을 특징으로 광학 장치 제조 방법.
  23. 광학 장치 제조 방법에 있어서,
    기판을 제공하는 단계와;
    상기 기판 상에 활성층을 포함하는 하나 이상의 장치층을 순차적으로 적층하는 단계와;
    집속 이온 빔을 이용하여 상기 기판과 상기 적층된 장치층을 상기 장치층의 주면(primary surface)에 대해 수직 방향으로 에칭하여, 직사각형 단면을 갖는 구조를 형성하는 단계와;
    직사각형 단면을 갖는 상기 구조의 상면과 양측면에 보조 장치 소자를 배치하여, 상기 광학 장치가 자체적으로 기능하도록 하는 단계를 포함하며,
    직사각형 단면을 갖는 상기 구조는, 상기 기판에 평행한 면의 면적이 상기 기판에 수직인 면의 면적보다 작고, 상기 기판으로부터 세워져 있으며, 국부적으로 분리되며,
    상기 광학 장치는 반도체 레이저이고,
    직사각형 단면을 갖는 상기 구조의 양측면 각각에 형성되는 상기 보조 장치 소자는, 상기 반도체 레이저의 활성 영역 또는 클래드층의 적어도 하나와 쇼트키 접속을 형성하는 전극인 것을 특징으로 하는 광학 장치 제조 방법.
KR1020010067762A 2000-11-02 2001-11-01 전자 장치 또는 광학 장치 제조 방법 KR100845385B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000336404A JP2002141495A (ja) 2000-11-02 2000-11-02 集束イオンビームを用いて作製した極微細構造を有する電子デバイス及び光デバイス
JPJP-P-2000-00336404 2000-11-02

Publications (2)

Publication Number Publication Date
KR20020034950A KR20020034950A (ko) 2002-05-09
KR100845385B1 true KR100845385B1 (ko) 2008-07-09

Family

ID=18811984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010067762A KR100845385B1 (ko) 2000-11-02 2001-11-01 전자 장치 또는 광학 장치 제조 방법

Country Status (7)

Country Link
US (2) US20020051473A1 (ko)
EP (1) EP1204184A3 (ko)
JP (1) JP2002141495A (ko)
KR (1) KR100845385B1 (ko)
CN (1) CN1352466A (ko)
DE (1) DE1204184T1 (ko)
HK (1) HK1045911A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101456534B (zh) * 2009-01-09 2011-12-14 天津大学 聚焦离子束注入结合氟化氙气体辅助刻蚀的微纳加工方法
CN102684069B (zh) * 2012-05-30 2013-11-06 中国科学院半导体研究所 基于倏逝场耦合及周期微结构选频的混合硅单模激光器
CN102856789B (zh) * 2012-09-19 2014-01-01 中国科学院半导体研究所 基于微结构硅波导选频的混合硅单模环形腔激光器
FR3023065B1 (fr) * 2014-06-27 2017-12-15 Commissariat Energie Atomique Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ
US10587096B2 (en) * 2016-02-29 2020-03-10 Sensor Electronic Technology, Inc. Access resistance modulated solid-state light source
FR3096508A1 (fr) 2019-05-21 2020-11-27 Aledia Dispositif optoélectronique à diodes électroluminescentes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120800B2 (ja) * 1990-01-25 1995-12-20 株式会社東芝 半導体装置およびその製造方法
JPH08274414A (ja) * 1995-01-31 1996-10-18 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2000277868A (ja) * 1999-03-25 2000-10-06 Sanyo Electric Co Ltd 発光素子

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56152289A (en) * 1980-04-25 1981-11-25 Univ Osaka Stripe type semiconductor laser with gate electrode
JPS58106750A (ja) * 1981-12-18 1983-06-25 Toshiba Corp フオ−カスイオンビ−ム加工方法
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US4796269A (en) * 1987-05-22 1989-01-03 Oregon Graduate Center Two-dimensional phase-locked surface emitting semiconductor laser array
US4888540A (en) * 1987-08-10 1989-12-19 Allied-Signal Inc. Electronic torquer interface and erection control circuit
JP2650930B2 (ja) * 1987-11-24 1997-09-10 株式会社日立製作所 超格子構作の素子製作方法
US4888785A (en) * 1988-01-19 1989-12-19 Bell Communications Research, Inc. Miniature integrated optical beam splitter
JPH0214578A (ja) * 1988-07-01 1990-01-18 Fujitsu Ltd 半導体装置
FR2688637B1 (fr) * 1991-03-13 1998-08-28 France Telecom Laser de puissance a emission par la surface et procede de fabrication de ce laser.
US5391506A (en) * 1992-01-31 1995-02-21 Kawasaki Steel Corporation Manufacturing method for semiconductor devices with source/drain formed in substrate projection.
US5345456A (en) * 1993-03-11 1994-09-06 National Research Council Of Canada Spatially addressable surface emission sum frequency device
GB2313234A (en) * 1993-07-20 1997-11-19 Mitsubishi Electric Corp Laser diode array
EP0665578B1 (en) * 1993-11-25 2002-02-20 Nippon Telegraph And Telephone Corporation Semiconductor structure and method of fabricating the same
JPH07326730A (ja) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp 半導体装置，その製造方法，単一電子デバイス，及びその製造方法
JP3464320B2 (ja) * 1995-08-02 2003-11-10 株式会社荏原製作所 高速原子線を用いた加工方法及び加工装置
US5757038A (en) * 1995-11-06 1998-05-26 International Business Machines Corporation Self-aligned dual gate MOSFET with an ultranarrow channel
JP4014677B2 (ja) * 1996-08-13 2007-11-28 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6040590A (en) * 1996-12-12 2000-03-21 California Institute Of Technology Semiconductor device with electrostatic control
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120800B2 (ja) * 1990-01-25 1995-12-20 株式会社東芝 半導体装置およびその製造方法
JPH08274414A (ja) * 1995-01-31 1996-10-18 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2000277868A (ja) * 1999-03-25 2000-10-06 Sanyo Electric Co Ltd 発光素子

Also Published As

Publication number Publication date
US20040129672A1 (en) 2004-07-08
KR20020034950A (ko) 2002-05-09
JP2002141495A (ja) 2002-05-17
DE1204184T1 (de) 2003-01-09
CN1352466A (zh) 2002-06-05
US20020051473A1 (en) 2002-05-02
EP1204184A3 (en) 2004-12-15
HK1045911A1 (zh) 2002-12-13
EP1204184A2 (en) 2002-05-08

Similar Documents

Publication Publication Date Title
US5512770A (en) MOSFET device structure three spaced-apart deep boron implanted channel regions aligned with gate electrode of NMOSFET device
US9123811B2 (en) Semiconductor device having a triple gate transistor and method for manufacturing the same
KR101392436B1 (ko) 헤테로 구조의 반전된 ｔ형 전계 효과 트랜지스터
JP6349554B2 (ja) 窒化物半導体装置
US4893161A (en) Quantum-well acoustic charge transport device
US5126804A (en) Light interactive heterojunction semiconductor device
KR100845385B1 (ko) 전자 장치 또는 광학 장치 제조 방법
JP2003086608A (ja) 電界効果トランジスタ及びその製造方法
US6660550B2 (en) Surface emission type semiconductor light-emitting device and method of manufacturing the same
US20050208770A1 (en) Method of manufacturing semiconductor light emitting device
US6424668B1 (en) Semiconductor laser device having an SBR structure
US5224115A (en) Distributed feedback laser implemented using an active lateral grating
US6545333B1 (en) Light controlled silicon on insulator device
US4707219A (en) Integrated devices including cleaved semiconductor lasers
JP2005333151A (ja) 集束イオンビームを用いて作製した極微細構造を有する電子デバイス及び光デバイス
JP2007165780A (ja) 半導体装置
KR100290789B1 (ko) Soi구조의 반도체 집적회로 및 그 제조방법
KR101078956B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
KR101093369B1 (ko) 반도체 레이저 다이오드에 윈도우층을 형성하는 방법
EP1054450A2 (en) MOSFET semiconductor device with highly doped barrier region
KR100211762B1 (ko) 반도체 메모리 장치 및 그 제조방법
JP2005072575A (ja) 半導体装置及び基板の分割方法
KR960002646B1 (ko) 화합물 반도체 소자 및 그 제조방법
KR100386243B1 (ko) 청색 반도체 레이저 및 그 제조방법
KR20050087025A (ko) 레이저 다이오드 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee