KR100211762B1 - 반도체 메모리 장치 및 그 제조방법 - Google Patents
반도체 메모리 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100211762B1 KR100211762B1 KR1019960026450A KR19960026450A KR100211762B1 KR 100211762 B1 KR100211762 B1 KR 100211762B1 KR 1019960026450 A KR1019960026450 A KR 1019960026450A KR 19960026450 A KR19960026450 A KR 19960026450A KR 100211762 B1 KR100211762 B1 KR 100211762B1
- Authority
- KR
- South Korea
- Prior art keywords
- active region
- semiconductor memory
- memory device
- transistor
- trench
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 title claims description 4
- 238000002955 isolation Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 abstract 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005596 ionic collisions Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
반도체 메모리 장치의 트랜지스터 및 그 제조방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
기생 바이폴라 트랜지스터의 발생 및 플로팅 바디 효과를 억제할 수 있는 반도체 메모리 장치의 트랜지스터 및 그 제조방법을 제공함에 있다.
3. 발명의 해결방법의 요지
반도체 기판상에 절연막을 개재하여 형성되는 활성영역과, 상기 활성영역의 에지에 소정깊이로 형성된 트랜치의 측면에 형성되는 불순물영역과, 소자들간의 분리를 위해 상기 트랜치에 침적되는 소자분리막과, 상기 활성영역내에 형성되는 트랜지스터를 구비함을 요지로 한다.
4. 발명의 중요한 용도
반도체 메모리 장치에 적합하게 사용된다.
Description
제1도는 본 발명의 실시예에 따라 구성된 트랜지스터의 레이아웃을 보여주는 도면.
제2(a)도 내지 제2(c)도는 제1도에 도시된 A에서 A'와 B에서 B'방향으로 절단했을 경우의 에너지 밴드 다이어그램.
제3(a)도와 제3(b)도는 본 발명의 실시예에 따라 트랜지스터를 형성하기 위한 공정 순서를 보여주는 단면도.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 플로팅 바디 효과를 제거하기 위해 형성되는 반도체 메모리 장치 및 그 제조방법에 관한 것이다.
통상적인 반도체 메모리 장치에 있어, 부분적으로 공핍된(Depleted) SOI(Silicon On Insulator)구조를 가지는 엔모오스 트랜지스터의 드레인단자에 인가되는 드레인 전압이 높을 때에 이온충돌(Impact ionization)에 의해 발생한 호울(Hole)이 포텐셜이 낮은 기판(Substrate)으로 가서 쌓이게 되고, 이로 인해 바디(Body, 기판) 포텐셜을 증가시켜 소오스와 바디를 순방향(Forward) 바이어스화하여 기생 바이폴라 트랜지스터의 작동을 일으키게 된다. 이러한 기생 바이폴라 트랜지스터의 작동은 내부소자들의 오동작을 유발할 수 있다.
따라서, 본 발명의 목적은 기생 바이폴라 트랜지스터의 발생을 억제할 수 있는 반도체 메모리 장치의 트랜지스터 및 그 제조방법을 제공함에 있다.
본 발명의 다른 목적은 플로팅 바디 효과를 제거할 수 있는 반도체 메모리 장치의 트랜지스터 및 그 제조방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 기술적 사상에 따르면, 반도체 메모리 장치에 있어서 : 반도체 기판상에 절연막을 개재하여 형성되는 활성영역과; 상기 활성영역의 에지에 소정깊이로 형성된 트랜치의 측면에 형성되는 불순물영역과; 소자들간의 분리를 위해 상기 트랜치에 침적되는 소자분리막과; 상기 활성영역내에 형성되는 트랜지스터를 구비함을 특징으로 한다.
이하, 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.
도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
제1도는 본 발명의 실시예에 따라 구성된 트랜지스터의 레이아웃을 나타낸 도면이다.
제1도를 참조하면, 소오스영역(102)과 드레인영역(103) 및 게이트영역(101)을 가지는 모오스 트랜지스터에 있어서, 상기 소오스영역(102)과 드레인영역(103)의 주위를 각기 감싸는 SiGe층(104,105)이 도시되어 있다. 상기 SiGe층(104,105)을 형성하는 이유는 실리콘 Si으로 구성된 활성영역에 게르마늄 Ge을 첨가할수록 밸런스(Valence) 밴드쪽이 좁아져서(컨덕션(Conduction) 밴드쪽은 거의 같음) 밴드갭의 협소화(Narrowing)가 일어나는 것을 방지하기 위해서이다. 즉, 실리콘으로 구성된 활성영역내에서 게르마늄이 첨가된 층과 게르마늄이 첨가되지 않은 층간에 밴드갭 차이가 생겨서 캐리어 흐름에 변화가 생기게 된다는 것이다. 이러한 흐름을 이용하고자 먼저 활성영역의 에지부분에 게르마늄을 이온주입(Implantation)하여 활성영역의 에지부분 둘레에 상기 SiGe층(104,105)을 형성시킨다. 이렇게 되면 드레인쪽에서 이온충돌에 의하여 생성된 호울의 움직임은 게이트 하단의 채널영역에서와 소오스 채널간에 상당한 변화를 겪게 된다.
제1도에 도시된 레이아웃을 A에서 A'방향으로 절단했을 경우에 있어서 에너지 준위를 나타낸 제2(a)도에서와 같이, 호울은 게이트 하단의 채널에서 게이트영역(101)에 평행한 폭(Width)방향인 채널 에지에 SiGe층(104,105)이 형성되어 있으므로 밴드 갭차이가 채널에 존재하여 호울이 채널 에지쪽으로 움직이게 된다. 이때 채널 에지에 SiGe층(104,105)이 없는 보통의 경우 피형 불순물 예를 들면 보론 B이 분리(Segregation)에 의하여 채널 에지의 보론 농도가 낮아지게 되고, 이로 인해 포텐셜이 높아져서 채널의 에지쪽으로 호울의 이동이 불가능하게 된다. 그리하여 채널 중앙의 중립(Neutral) 영역에 호울이 축적되어서 문제가 된다.
그러나, 본 발명의 구조에서는 에지쪽으로 먼저 호울을 이동시킨 뒤에 채널 에지의 낮은 농도로 인하여 소오스와 채널이 모두 SiGe층(104,105)으로 되어 있어 두 층 모두 밸런스 밴드 Ev를 감소시킨다 하더라도 이미 채널 에지의 밸런스 밴드 Ev는 증가되어 있어(페르미 레벨 Ef과 더 벌어져 있음) SiGe층(104,105)으로 인한 밸런스 밴드 Ev 감소를 보상하여서 채널 중앙의 호울 장벽(Barrier)보다 낮다. 이리하여 소오스영역(102)쪽의 에지와 채널영역(게이트영역(101)하단에 형성된 채널 영역)의 에지간에 채널 에지에 모인 호울이 소오스쪽으로 이동하는데 장벽이 상당히 줄어들어 쉽게 소오스영역(102)에서 재결합(Recombination)할 수가 있다.
이러한 것은 포텐샬을 나타내는 제2(b)도를 통해서도 알 수 있다. 또한 제1도에 도시된 레이아웃을 B에서 B'방향으로 절단했을 경우에 있어서 에너지 준위를 나타낸 제2(c)도에서와 같이, 간격 T1은 활성영역상에 게르마늄 이온주입으로 인해 호울 베리어가 감소된 양을 나타내는 것이고, 간격 T2는 채널중앙의 호울 베리어를 나타내는 것이고, 간격 T3는 채널의 에지의 호울 베리어를 나타낸 도면이다. 여기서도 알 수 있는 것은 SiGe층의 형성으로 인해 밸런스 밴드가 감소하였다.
제3(a)도와 제3(b)도는 본 발명의 일실시예에 따라 구성된 트랜지스터를 제조하기 위한 개략적인 단면도이다.
제3(a)도를 참조하면, 반도체 기판(301)상에 SiN으로 이루어진 마스크를 이용하여 활성영역(302)을 설정한 다음 트랜치(Trench)(304,305)를 파서 개략 10에서 45사이의 각도로 게르마늄 이온주입을 하는 것을 나타낸다. 여기서 가장 이상적인 이온주입 각도는 약 15이다.
제3(b)도를 참조하면, 상기 트랜치(304,305)내에 소자분리막 예를 들면 O2분위기에서 성장되는 필드 옥사이드(306,307)를 형성한 후 게이트층(308)을 형성한다.
이 게이트층(308)의 하단에 형성된 채널을 개재하여 양쪽으로 드레인과 소오스가 형성된다. 이러한 활성영역(302)의 에지(Edge)쪽으로는 SiGe층으로 인해 보론 B의 농도가 낮아진다. 이로 인해 전술한 바와 같이 본 발명에 따르면, 기생 바이폴라 트랜지스터의 발생을 억제할 수 있는 이점을 가진다. 또한, 본 발명은 플로팅 바디 효과를 제거할 수 있는 이점을 가진다.
상기한 본 발명은 도면을 중심으로 예를들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.
Claims (7)
- 반도체 메모리 장치에 있어서: 반도체 기판상에 절연막을 개재하여 형성되는 활성영역과; 상기 활성영역의 에지에 소정깊이로 형성된 트랜치의 측면에 형성되는 불순물영역과; 소자들간의 분리를 위해 상기 트랜치에 침적되는 소자분리막과; 상기 활성영역내에 형성되는 트랜지스터를 구비함을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 활성영역이 실리콘으로 이루어진 영역일때 상기 불순물영역은 상기 실리콘과 게르마늄이 혼합된 영역임을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 트랜지스터는 모오스 트랜지스터임을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 트랜지스터는 바이폴라 트랜지스터임을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 소자분리막은 O2분위기에서 성장되는 필드 옥사이드임을 특징으로 하는 반도체 메모리 장치.
- 반도체 메모리 장치의 트랜지스터를 제조하는 방법에 있어서: 반도체 기판상에 절연막을 개재하여 활성영역을 형성하는 단계와; 상기 활성영역을 마스크로 차단한 후, 식각공정에 의해 상기 활성영역의 에지에 트랜치를 형성하는 단계와; 상기 활성영역의 에지부분의 농도를 낮추기 위해, 상기 트랜치내의 활성영역의 측면으로 소정 불순물을 이온주입한 후 소자분리막을 형성하는 단계와; 상기 마스크를 제거한후 상기 활성영역내에 게이트 절연막과 게이트층을 형성하는 단계와; 상기 게이트층을 마스크화하여 상기 활성영역내에 드레인 및 소오스 영역을 형성하는 단계를 포함함을 특징으로 하는 방법.
- 제6항에 있어서, 상기 소자분리막은 O2분위기에서 성장되는 필드 옥사이드임을 특징으로 하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960026450A KR100211762B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 메모리 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960026450A KR100211762B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 메모리 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006105A KR980006105A (ko) | 1998-03-30 |
| KR100211762B1 true KR100211762B1 (ko) | 1999-08-02 |
Family
ID=19465156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960026450A KR100211762B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 메모리 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100211762B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724199B1 (ko) * | 2005-12-28 | 2007-05-31 | 동부일렉트로닉스 주식회사 | 에스오아이 소자의 섀로우 트렌치 분리막 형성 방법 |
-
1996
- 1996-06-29 KR KR1019960026450A patent/KR100211762B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980006105A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7161213B2 (en) | Low threshold voltage PMOS apparatus and method of fabricating the same | |
| US7384836B2 (en) | Integrated circuit transistor insulating region fabrication method | |
| US5675172A (en) | Metal-insulator-semiconductor device having reduced threshold voltage and high mobility for high speed/low-voltage operation | |
| US5510279A (en) | Method of fabricating an asymmetric lightly doped drain transistor device | |
| US5185280A (en) | Method of fabricating a soi transistor with pocket implant and body-to-source (bts) contact | |
| JP3462301B2 (ja) | 半導体装置及びその製造方法 | |
| KR910002037B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR20120109981A (ko) | 전계 효과 트랜지스터 | |
| US10062704B2 (en) | Buried-channel MOSFET and a surface-channel MOSFET of a same type and fabrication method thereof | |
| US6166412A (en) | SOI device with double gate and method for fabricating the same | |
| KR101802629B1 (ko) | 반도체 구조체 | |
| US5686735A (en) | Silicon-on-insulator (SOI) transistor | |
| US5623154A (en) | Semiconductor device having triple diffusion | |
| US20210335784A1 (en) | Input/output devices | |
| US5128739A (en) | MIS type semiconductor device formed in a semiconductor substrate having a well region | |
| US6885066B2 (en) | SOI type MOSFET | |
| JPH02203566A (ja) | Ｍｏｓ型半導体装置 | |
| KR100211762B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| JP3259690B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2004072063A (ja) | 半導体装置及びその製造方法 | |
| JP3221901B2 (ja) | 半導体装置 | |
| US6303441B1 (en) | Semiconductor device and method for fabricating the same | |
| KR19990078147A (ko) | 반도체 장치 | |
| KR100279263B1 (ko) | 에스오아이 반도체 소자 및 그 제조방법 | |
| KR100305641B1 (ko) | 에스오아이기판에형성되는반도체소자및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070418 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |