KR100843414B1

KR100843414B1 - 프런트 엔드 모듈

Info

Publication number: KR100843414B1
Application number: KR1020060108697A
Authority: KR
Inventors: 구본영; 김경욱; 엄재군
Original assignee: 삼성전기주식회사
Priority date: 2006-11-06
Filing date: 2006-11-06
Publication date: 2008-07-04
Also published as: KR20080040836A

Abstract

본 발명은, 서로 다른 복수개의 중간 주파수 각각에 대해 하나의 샘플링 주파수를 사용하여 샘플링하고 디지털 신호로 변환시키는 AD 변환부와, 상기 AD 변환부로부터의 신호를 베이스 밴드 신호로 다운 컨버젼(down conversion)하는 QDD(Quadrature Digital Downconverter)와, 동기(synchronization)신호를 사용하여, 상기 QDD로부터의 신호중 정해진 신호에 의한 오프셋(offset)을 보상하는 제1 페이즈 로테이터(Phase Rotator)와, 상기 제1 페이즈 로테이터의 신호에 대해 고속 퓨리에 변환(FFT : Fast Fourier Transform)을 실행하며, 상기 중간주파수에 따라 출력되는 순서를 바꾸어 주는 FFT 모듈과, 상기 FFT 모듈로부터의 신호를 I-Q 사분면 상에 디매핑(de-mapping)하는 복조부와, 상기 복조부의 신호의 I 및 Q값을 변조 이전의 위상과 일치시키기 위해 I-Q 사분면에서 회전시키는 제2 페이즈 로테이터, 및 상기 복조부의 신호와 상기 제2 페이즈 로테이터의 신호중 하나를 선택하는 선택기를 포함하는 프런트 엔드 모듈을 제공한다.

샘플링(sampling), QDD(quadrature ), FFT(fast fourier transform), 페이즈 로테이터(phase rotator)

Description

프런트 엔드 모듈{FRONT END MODULE}

도1은, 종래기술에 따른 프런트 엔드 모듈의 블럭도이다.

도2는, 본 발명의 바람직한 실시형태에 따른 프런트 엔드 모듈의 블럭도이다.

도3은, 본 발명의 실시예에 따른 850㎑의 중심주파수를 4.096㎒로 샘플링한 경우의 주파수 오프셋을 나타내는 그래프이다.

도4a 및 도4b는, 본 발명의 일 실시예에 따른 FFT 모듈의 메모리의 어드레스의 출력순서를 나타내는 개념도이다.

도5a 및 도5b는, 본 발명의 일 실시예에 따른 신호가 제2 페이즈 로테이터를 통과하기 전 및 통과한 후의 I-Q 영역의 그래프이다.

<도면의 주요부분에 대한 부호설명>

21 : AD 변환부 22 : QDD

23 : 제1 페이즈 로테이터 25 : AGC

26 : FFT 모듈 27 : 복조부

28 : 선택기 29 : 제2 페이즈 로테이터

본 발명은 프런트 엔드 모듈에 관한 것으로서, 보다 상세하게는 복수개의 중간주파수에 대한 다운 컨버젼을 가능하게 하기 위해 FFT를 조절하여 주파수 오프셋(offset)을 보상할 수 있는 프런트 엔드 모듈에 관한 것이다.

최근, 이동통신기술의 급속한 발전과 멀티미디어 방송컨텐츠의 다양화로 인하여 통신기술과 방송기술의 융합이 빠르게 전개되고 있다. 사용자들의 멀티미디어 욕구를 충족시켜주기 위한 DMB(Digital Multimedia Broadcasting)는 기존 방송의 공간적 한계를 극복할 수 있는 새로운 개념의 서비스이다. 이러한 DMB는 크게 위성 DMB와 지상파 DMB로 구분될 수 있다.

지상파 DMB에서는 2.048㎒, 38.912㎒, 및 850㎑의 중간주파수(IF:intermediate frequency)가 주로 사용되며 다양한 RF 칩과의 연결 용이성을 위해 이러한 중간주파수 모두를 지원 가능한 QDD(Quardrature Digital Downconvertor)가 요구된다.

도1은 종래기술에 따른 프런트 엔드 모듈의 블럭 다이아그램이다.

도1을 참조하면, 종래기술에 따른 프런트 엔드 모듈은 AD 변환부(11), QDD (12), 페이즈 로테이터(13), FFT 모듈(16), 및 복조부(17)를 포함한다.

AD 변환부(11)는 입력되는 중간 주파수를 8.192㎒의 샘플 주파수로 샘플링 하여 디지털 신호를 출력한다.

QDD 모듈(12)은 일정한 주파수로 샘플링된 디지털 중간주파수 신호를 입력으로 받아 다운믹싱(down-mixing)을 수행하고 로패스 필터링(low-pass filtering)과 데시메이션(decimation) 과정을 거쳐 베이스밴드(baseband) 신호의 I(inphase)성분과 Q(quadrature)성분을 나누어 출력한다.

또한, 싱크로니제이션(synchronization, 이하 '싱크') 블록(14)은 추정된 주파수 오프셋(offset) 값을 피드백 받아 수신신호의 위상오차를 보상(complex multiplier)해 주는 역할을 수행하게 된다.

종래기술에 따르면, 디폴트 중간 주파수를 2.048㎒로 설정한 경우, 상기 중간 주파수의 4배인 8.192㎒를 샘플 주파수로 사용하고, QDD 모듈을 이용하여 디지털 신호를 베이스밴드 신호로 컨버젼시키고, 상기 베이스밴드 신호를 이용하여 싱크블럭에서는 FFT의 시작 위치를 결정한다.

종래기술에 따르면, 중간 주파수가 38.912㎒인 경우에도 8.192㎒의 샘플 주파수를 사용하여 샘플링할 수 있다. 왜냐하면, 38.912㎒는 2.048㎒ + N×4.096㎒(N≥0)의 식에서 N=9인 경우에 해당하여 나이퀴스트 이론(Nyquist Theory)을 만족시킬 수 있기 때문이다.

그러나, 850㎑의 중간 주파수를 4.906㎒로 샘플링하면, 1/4인 850㎑ 중간주파수는 베이스밴드가 아니라 850㎑ - (4.096㎒/4)에 나타나게 된다. 그러므로, -174㎑의 주파수 오프셋을 가지게 된다.

따라서, 중간주파수가 2.048㎒ + N×4.096㎒(N≥0)일 때는 중간주파수가 베 이스밴드로 이동하며, 중간주파수가 850㎑일 때는, -174㎑로 이동하기 때문에 각각의 경우에 대해서 싱크를 적용하는 절차를 달리해야 한다.

즉, 종래기술에 따르면, 850㎑, 2.048㎒, 및 38.912㎒의 중간주파수를 모두 처리하기 위한 프런트 엔드 모듈에는 850㎑에 대한 오프셋을 보상하기 위한 싱크와, 2.048㎒, 및 38.912㎒에 대한 오프셋을 보상하기 위한 싱크를 별도록 사용해야 한다는 문제점이 있다.

상기한 문제점을 해결하기 위해서, 본 발명은, 싱크블럭의 수정없이 2.048㎒ + N×4.096㎒(N≥0)인 중간주파수 신호 외에 850㎑의 중간주파수를 수신하는 것이 가능한 프런트 엔드 모듈을 제공하는 것을 목적으로 한다.

상기 서로 다른 복수개의 중간 주파수는, 적어도 하나의 2.048㎒ + N×4.096㎒(N≥0) 및 850㎑를 포함할 수 있으며, 대략 38.912㎒, 2.048㎒, 및 850㎑인 것이 바람직하다.

상기 샘플 주파수는, 대략 8.192㎒ 인 것일 수 있다.

상기 동기신호는, 상기 중간주파수가 2.048㎒ + N×4.096㎒(N≥0)인 경우에 나타나는 오프셋의 범위를 검색할 수 있는 신호인 것일 수 있다.

상기 FFT 모듈은, 입력되는 중간 주파수가 제1 주파수인 경우에는 상기 FFT 모듈 메모리에 저장된 순서대로 상기 변환신호를 출력하고, 입력되는 중간 주파수가 제2 주파수인 경우에는 상기 FFT 모듈 메모리에 저장된 변환신호의 출력순서를 기설정된 복수개의 포인트 이동시켜 출력하는 것일 수 있으며, 바람직하게는, 상기 제1 주파수는 2.048㎒ + N×4.096㎒(N≥0)이고, 상기 제2 주파수는 850㎑인 것일 수 있다. 이 경우, 상기 이동되는 포인트는 174 포인트일 수 있다.

상기 제2 페이즈 로테이터는, 상기 850㎑ 중간주파수에 대한 출력 신호 주파수의 위상이 변조 전의 주파수 위상과 동일한 위상을 갖도록 상기 I 및 Q 값을 상기 I-Q 사분면 상에서 회전시켜 변조 전의 심볼로 출력하는 것일 수 있다.

상기 선택기는, 상기 중간주파수가 2.048㎒ + N×4.096㎒(N≥0)인 경우에는 상기 복조부로부터의 신호를 출력하고, 상기 중간주파수가 850㎑ 인 경우에는 상기 제2 페이즈 로테이터로부터의 신호를 출력하는 것일 수 있다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.

도2는, 본 발명의 바람직한 실시형태에 따른 프런트 엔드 모듈의 블록도이다.

도2를 참조하면, 본 발명의 바람직한 실시형태에 따른 프런트 엔드 모듈은, AD 변환부(21), QDD(22), 제1 페이즈 로테이터(23), FFT 모듈(26), 복조부(27), 선택기(28), 제2 페이즈 로테이터(29)를 포함한다.

상기 AD 변환부(21)는, 중간주파수(IF)를 입력받아 샘플 주파수(fs)와 결합하여 디지털 신호로 변환시킨다.

아날로그 신호를 디지털 신호로 변환할 때 샘플 주파수(sampling frequency)는 나이퀴스트 이론(Nyquist Theory)에 따라, 입력된 주파수의 2배 이상인 것이 바 람직하다. 예를 들어, 중간 주파수가 1㎒인 신호를 입력받아 디지털 신호로 변환하는 경우, 3M samples/sec로 샘플링되도록 함으로써, 1초마다 3만개의 신호 샘플이 생성되도록 한다.

지상파 DMB 방송에서는 중심주파수가 38.912㎒, 2.048㎒, 및 850㎑인 주파수를 주로 사용하며, 본 발명의 목적도 상기 세개의 중심 주파수에 대해 모두 지원이 가능한 프런트 엔드 모듈을 제공하는 것을 목적으로 하고 있다.

따라서, 본 실시예에서는, 38.912㎒, 2.048㎒, 및 850㎑의 중간 주파수를 입력하고 상기 주파수들을 디지털 신호로 변환시키기 위한 샘플 주파수로 8.192㎒를 사용한다.

상기 샘플 주파수로 8.192㎒를 사용하는 경우, 입력되는 중간주파수가 2.048㎒, 및 38.912㎒인 경우에는 샘플링된 신호가 동일한 형태가 된다. 그러나, 850㎑의 중간 주파수를 사용하는 경우에는 상기 8.192㎒의 샘플 주파수에 의해서는 정확한 샘플링이 되지 않는 문제점이 있어 이를 보상해 주는 장치가 필요하다.

상기 AD 변환부(21)로부터 입력되는 신호는 QDD(22)를 거쳐서 베이스 밴드 신호로 다운 컨버젼(down conversion)되며 I 및 Q에 대한 신호로 분리된다.

일반적으로 QDD에서는 다운 믹싱(down mixing), 인터폴레이션(interpolation), 데시메이션(decimation)의 세 가지 단계를 거친다.

다운믹싱(down mixing)은, 중간 주파수 신호를 베이스밴드로 떨어뜨리고, I(inphase)성분과 Q(quadrature)성분 신호로 분리해 준다.

신호를 베이스 밴드로 떨어뜨리는 다운 컨버젼(down-conversion)은 디멀티플렉서의 출력의 부호를 변환시켜 줌으로써 간단히 구현할 수 있으나 실제 다운 컨버젼 블럭의 출력은 Q 신호가 I 신호에 비해 1 샘플만큼 지연되어 출력된다. 이러한 문제는 인터폴레이션(interpolation)과 데시메이션(decimation) 과정을 거쳐 해결할 수 있다.

인터폴레이션은, 샘플링 레이트(rate)를 높이기 위한 신호처리 기법으로 네거티브(negative) 주파수 성분과 대역폭 바깥 구간의 잡음을 제거하고 신호의 에너지를 유지시켜주는 과정이다.

데시메이션은, 상기 인터폴레이션과 반대로 샘플링 레이트를 낮추는 과정이다.

상기 QDD에서 I, 및 Q 신호로 분리된 디지털 신호는 제1 페이즈 로테이터(23)에서 오프셋이 보상된다.

상기 제1 페이즈 로테이터(23)에는, 중간 주파수의 범위에 따라 발생하는 오프셋을 보정하기 위해 동기(sync) 신호(24)가 공급된다.

상기 동기 신호(24)는 2.048㎒의 중간 주파수가 8.192㎒의 샘플 주파수로 샘플링된 경우 발생되는 오프셋을 써치하여 보상할 수 있는 신호가 인가된다.

본 실시예와 같이, 상기 샘플 주파수로 8.192㎒을 사용하는 경우, 상기 38.912㎒, 및 2.048㎒의 중간 주파수에 대해서는 AD 변환부 및 QDD를 통과한 경우, 샘플링된 중간 주파수가 베이스 밴드에 근사하게 위치하게 된다. 즉, 주파수 오프 셋의 범위가 ±64㎑의 범위 내에 있어 ±64㎑ 써치 범위를 갖는 동기 신호를 사용하면 상기 주파수의 오프셋을 보상할 수 있다.

그러나, 0.85 ㎒의 주파수의 경우에는 상기 8.192㎒ 주파수로 샘플링하고 QDD를 통과한 경우에는 상기 중간 주파수가 베이스밴드가 아니라 850㎑ - (4.096㎒/4)에 나타나게 된다. 즉, 도3에서 나타낸 바와 같이 -174㎑의 주파수 오프셋을 가지게 된다.

도3은 중심 주파수가 850㎑ 일때, 4.096㎒로 샘플링을 한 경우의 주파수 오프셋값과 코리레이션값(correlation value)을 나타낸다.

도3을 참조하면, 가장 높은 코리레이션값을 가지는 지점(A)의 오프셋이 -174㎑로 나타남을 알 수 있다.

따라서, ±64㎑의 써치 범위를 갖는 동기(sync) 신호를 사용하게 되면, 상기 -174㎑의 주파수 오프셋은 보상할 수 없게 되므로, 별도의 절차에 의해 상기 -174㎑의 주파수 오프셋을 보상해 주어야 한다. 이러한 보상 절차는 FFT 모듈에서 출력되는 순서를 바꾸어 줌으로써 가능하다.

상기 제1 페이즈 로테이터(23)를 통과한 신호는 AGC(auto gain controller)에 인가된다.

상기 AGC(25)는 입력되는 신호의 이득을 증폭시키는 역할을 한다.

상기 AGC를 통과한 신호는 FFT 모듈(26)에 인가된다.

상기 FFT 모듈(26)은, 입력된 신호에 대해 고속 퓨리에 변환(FFT :fast fourier transform)을 실행하여 시간영역의 디지털 신호를 주파수 영역의 신호로 변환한다.

상기 FFT 모듈(26)은 한 채널당 2048개의 메모리를 가지고 있고, 상기 메모리마다 1㎑의 주파수 데이터를 저장한다.

본 실시예에서는, 상기 AGC(25)를 통과하여 유입된 신호는 상기 FFT 모듈(26) 내에서 FFT(fast fourier transform)이 실행되어 주파수 영역의 신호로 변환되고, 상기 변환된 신호는 FFT 모듈의 메모리의 어드레스(address)에 순차적으로 저장된다. 상기 메모리의 각각의 어드레스에 저장된 신호를 출력하게 된다.

상기 메모리의 각각의 어드레스에 저장된 데이터의 출력순서를 바꾸어(shift) 줌으로써 주파수의 오프셋을 보상할 수 있다.

도4는 본 실시예에 따라 상기 FFT 모듈(26)에서 출력되는 어드레스가 이동(shift)되는 개념도이다.

도4a를 참조하면, 중간 주파수가 2.048㎒ 및 38.912㎒인 경우에는 데이터가 메모리에 차례로 저장된다. 즉 입력된 신호에 대해 FFT가 수행되고 상기 FFT에 의해 변환된 데이터는 0번 어드레스에서부터 2047번 어드레스에 순서대로 각각 저장되고, 저장된 순서대로 출력된다.

도4b를 참조하면, 중간 주파수가 850㎑인 경우에 상기에서 살펴본 -174㎑의 주파수 오프셋을 보상하기 위해서, 출력되는 어드레스의 순서를 174 포인트 쉬프트하여 출력한다. 즉, 0번 데이터를 174번째 어드레스에 저장하고, 나머지 데이터를 순차적으로 어드레스의 순서에 따라 저장한다. 따라서, 변환된 신호의 출력 순서는 1874번 데이터가 가장 먼저 출력되고, 순차적으로 2047번 데이터까지 출력된후, 다시 0번 데이터부터 1873번 데이터까지 출력된다.

이러한 FFT 모듈의 아키텍쳐 및 작동순서 등은 소프트웨어의 구현에 따라 다양하게 구현될 수 있으며, FFT 모듈 메모리의 어드레스에 접근하는 순서를 바꾸어 줌으로써, 상기 주파수 샘플링에서 발생된 오프셋을 보상할 수 있다.

상기 FFT 모듈(26)을 통과한 신호는 복조부(27)로 인가된다.

상기 복조부(27)는 입력된 신호의 복소수 값을 I-Q 사분면 상의 신호로 매핑(mapping)하여 변조 전의 심볼로 출력한다. 바람직하게는, 상기 복조부(27)는 QPSK 방식에 의한 디매핑 공정을 수행한다.

상기 복조부(27)를 통과한 신호는 송신단에서 변조하기 전의 주파수로 출력된다. 즉, 변조단계에서 IFFT(inversed fast fourier transform) 하기 전의 주파수로 출력된다.

따라서, 상기 중간 주파수가 2.048㎒ 및 38.912㎒인 경우에는 상기 FFT에서 메모리에 저장된 어드레스(address)의 순서대로 출력하므로 변조전의 주파수와 동일한 위상의 주파수가 출력될 수 있으나, 중간 주파수가 850㎑인 경우에는 상기 FFT에서 데이터가 저장된 메모리의 어드레스의 순서를 바꾸어 출력하므로 변조전의 주파수에 비해 위상이 바뀌어져 있다. 이러한 주파수 위상의 차이는 제2 페이즈 로테이터(29)를 사용하여 보상할 수 있다.

상기 복조부(27)를 통과한 신호를 상기 중간주파수에 따라서 다른 경로로 보내기 위해 선택기(28)가 사용된다.

상기 선택기(28)는 상기 중간 주파수에 따라 출력을 조절하는 역할을 한다. 즉, 상기 중간 주파수가 2.048㎒ 및 38.912㎒인 경우에는 상기 복조부(27)를 통과한 신호(I₂,Q₂)를 그대로 출력하여 외부 블럭에 전달한다. 이는 제1 페이즈 로테이터를 통과하면서 주파수 오프셋이 보정되었고, FFT 모듈 및 복조부를 통과한 신호가 송신단에서 변조 전의 신호와 동일한 위상을 갖는 주파수이기 때문이다.

그러나, 중간 주파수가 850㎑인 경우에는 상기 복조부(27)를 통과한 신호(I₁, Q₁)를 제2 페이즈 로테이터(29)로 출력한다. 중간 주파수가 850㎑인 경우에는 상기 제1 페이즈 로테이터(23)에 의해서는 주파수 오프셋이 보상되지 않고, 상기 FFT 모듈(26)에서 출력되는 메모리의 어드레스를 다르게 하여 상기 주파수 오프셋은 보상되나, 이 경우 변조전의 주파수 신호에 비해 위상이 변화되어 있기 때문에 이를 원래 신호의 위상과 동일하게 바꿔주기 위함이다.

상기 선택기(28)는 단순히 외부 신호에 의해 작동하는 스위치일 수 있고, 먹스(MUX)나 디먹스(DEMUX) 형태로 구현할 수도 있다. 또한, 상기 선택기(28)는 상기 제2 페이즈 로테이터(29)의 후단에 형성되어 상기 복조부(27)의 신호와 제2 페이즈 로테이터(29)의 신호중 하나를 출력신호로 선택할 수 있다.

상기 제2 페이즈 로테이터(29)는 상기 850㎑의 중간주파수에 대한 샘플링 신호가 FFT 모듈(26) 및 복조부(27)를 통과한 후에 주파수의 위상을 변화시키는 역할을 한다.

도5a에 상기 850㎑의 중간주파수를 사용한 경우에 FFT 모듈 및 복조부를 통과한 신호의 I 및 Q의 위상을 나타낸다. 도5b는 송신단에서 변조전에 데이터를 송신하는 주파수 신호의 I 및 Q의 위상을 나타낸다.

이처럼 중간 주파수와 샘플 주파수 사이의 매칭이 맞지 않아 FFT 모듈에서 출력되는 어드레스의 순서를 바꾸었으므로, 변조전의 데이터를 송신하는 주파수 신호(도5b)와, FFT 모듈을 통과한 후 복조한 신호(도5a)의 주파수 위상이 차이가 난다. 이러한 주파수 위상의 차이를 보상해 주기 위해서, 상기 850㎑의 중간주파수에 대한 출력신호에 대해서는 제2 페이즈 로테이터(29)를 통과시킨다.

본 실시예에서는, 850 의 중간주파수를 4.096 의 주파수로 샘플링하였으므로, 상기 제2 페이즈 로테이터에서 수행할 로테이션 값은 (오프셋 주파수 × FFT 모듈 메모리의 갯수 × 샘플링시간)와 같이 계산될 수 있다.

오프셋 주파수는 174000, FFT 모듈 메모리의 갯수는 2048, 샘플링 시간은 1/20480000이므로, 복조부의 출력이 I + jQ 라고 하면, (I×cos(174000×(2048)/20480000)- Q×sin(174000×(2048)/20480000)) + j(Q×cos(174000 ×(2048)/20480000) + I×sin(174000×(2048)/20480000))와 같이 연산된다.

이에 따라 상기 도5a에 나타난 I-Q 값이 도5b에 나타난 I-Q 값으로 변하게 된다

이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되지 아니한다. 즉, FFT 모듈의 아키텍쳐(architecture), 선택기의 형태 등은 다양하게 구현될 수 있다. 첨부된 청구범위에 의해 권리범위를 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게 자명할 것이다.

본 발명에 따르면, FFT의 출력 순서를 바꾸어 주고 페이즈 로테이터에서 상수 연산을 해줌으로써 2.048㎒ + N×4.096㎒(N≥0)(N≥0)의 중간주파수 뿐만 아니라 850㎑의 중간주파수를 수신하여 단일한 샘플 주파수로 샘플링하고, 샘플링된 신호의 오프셋을 보상하기 위해 싱크 블럭의 수정없이 QDD의 기능을 수행할 수 있는 프런트 엔드 모듈을 얻을 수 있다.

Claims

서로 다른 복수개의 중간 주파수 각각에 대해 하나의 샘플링 주파수를 사용하여 샘플링하고 디지털 신호로 변환시키는 AD 변환부;

상기 AD 변환부로부터의 신호를 베이스 밴드 신호로 다운 컨버젼(down conversion)하는 QDD(Quadrature Digital Downconverter);

동기(synchronization)신호를 사용하여, 상기 QDD로부터의 신호중 정해진 신호에 의한 오프셋(offset)을 보상하는 제1 페이즈 로테이터(Phase Rotator);

상기 제1 페이즈 로테이터의 신호에 대해 고속 퓨리에 변환(FFT : Fast Fourier Transform)을 실행하며, 상기 중간주파수에 따라 출력되는 순서를 바꾸어 주는 FFT 모듈;

상기 FFT 모듈로부터의 신호를 I-Q 사분면 상에 디매핑(de-mapping)하는 복조부;

상기 복조부의 신호의 I 및 Q값을 변조 이전의 위상과 일치시키기 위해 I-Q 사분면에서 회전시키는 제2 페이즈 로테이터; 및

상기 복조부의 신호와 상기 제2 페이즈 로테이터의 신호중 하나를 선택하는 선택기를 포함하는 프런트 엔드 모듈.
제1항에 있어서,

상기 서로 다른 복수개의 중간 주파수는,

적어도 하나의 2.048㎒ + N×4.096㎒(N≥0) 및 850㎑를 포함하는 것을 특징으로 하는 프런트 엔드 모듈.
제2항에 있어서,

상기 서로 다른 복수개의 중간 주파수는,

38.912㎒, 2.048㎒, 및 850㎑인 것을 특징으로 하는 프런트 엔드 모듈.
제2항에 있어서,

상기 샘플 주파수는,

8.192㎒ 인 것을 특징으로 하는 프런트 엔드 모듈.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 동기신호는,

상기 중간주파수가 2.048㎒ + N×4.096㎒(N≥0)인 경우에 나타나는 오프셋의 범위를 검색할 수 있는 신호인 것을 특징으로 하는 프런트 엔드 모듈.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 FFT 모듈은,

입력되는 중간 주파수가 제1 주파수인 경우에는 상기 FFT 모듈 메모리에 저장된 순서대로 상기 변환신호를 출력하고,

입력되는 중간 주파수가 제2 주파수인 경우에는 상기 FFT 모듈 메모리에 저장된 변환신호의 출력순서를 기설정된 복수개의 포인트 이동시켜 출력하는 것을 특징으로 하는 프런트 엔드 모듈.
제6항에 있어서,

상기 제1 주파수는 2.048㎒ + N×4.096㎒(N≥0)이고,

상기 제2 주파수는 850㎑인 것을 특징으로 하는 프런트 엔드 모듈.
제7항에 있어서,

상기 이동되는 포인트는 174 포인트인 것을 특징으로 하는 프런트 엔드 모듈.
제2항 또는 제3항에 있어서,

상기 제2 페이즈 로테이터는,

상기 850㎑ 중간주파수에 대한 출력 신호 주파수의 위상이 변조 전의 주파수 위상과 동일한 위상을 갖도록 상기 I 및 Q 값을 상기 I-Q 사분면 상에서 회전시켜 변조 전의 심볼로 출력하는 것을 특징으로 하는 프런트 엔드 모듈.
제1항 내지 제4항중 어느 한 항에 있어서,

상기 선택기는,

상기 중간주파수가 2.048㎒ + N×4.096㎒(N≥0)인 경우에는 상기 복조부로부터의 신호를 출력하고,

상기 중간주파수가 850㎑ 인 경우에는 상기 제2 페이즈 로테이터로부터의 신호를 출력하는 것을 특징으로 하는 프런트 엔드 모듈.