JP2008172838A - 無線送信機 - Google Patents
無線送信機 Download PDFInfo
- Publication number
- JP2008172838A JP2008172838A JP2008070305A JP2008070305A JP2008172838A JP 2008172838 A JP2008172838 A JP 2008172838A JP 2008070305 A JP2008070305 A JP 2008070305A JP 2008070305 A JP2008070305 A JP 2008070305A JP 2008172838 A JP2008172838 A JP 2008172838A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- unit
- analog
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
【課題】デジタル変調部から出力されるIQ信号のタイミングすれを調整し、歪を消去して高品質な信号を送信できる無線送信機を提供する。
【解決手段】デジタル変調部21は、入力されるベースバンド信号に対して帯域制限、希望のサンプリング周波数へのアップ・サンプリング、各キャリア周波数へデジタル直交変調を行い、マルチキャリア合成を行う。D/Aコンバータ22は、デジタル変調部21でデジタル変調された信号をアナログ信号に変換する。IQタイミング調整部23は、例えばD/Aコンバータ22の出力信号に対してI相もしくはQ相の導線長を長くすることで、IQ間のタイミングを調整する。アナログ直交変調器24は、IQタイミング調整部23で調整された信号を目的のRF周波数帯へアップ・コンバートし、RF帯の変調波信号を出力する。この変調波信号は、電力増幅器25で増幅されてアンテナから外部へ送信される。
【選択図】 図1
【解決手段】デジタル変調部21は、入力されるベースバンド信号に対して帯域制限、希望のサンプリング周波数へのアップ・サンプリング、各キャリア周波数へデジタル直交変調を行い、マルチキャリア合成を行う。D/Aコンバータ22は、デジタル変調部21でデジタル変調された信号をアナログ信号に変換する。IQタイミング調整部23は、例えばD/Aコンバータ22の出力信号に対してI相もしくはQ相の導線長を長くすることで、IQ間のタイミングを調整する。アナログ直交変調器24は、IQタイミング調整部23で調整された信号を目的のRF周波数帯へアップ・コンバートし、RF帯の変調波信号を出力する。この変調波信号は、電力増幅器25で増幅されてアンテナから外部へ送信される。
【選択図】 図1
Description
本発明は、アナログ直交変調器で発生するI相とQ相間のタイミングのずれを補正する機能を備えた無線送信機に関するものである。
W−CDMA(Wideband-Code Division Multiple Access:広帯域符号分割多重アクセス通信)方式などの移動体通信システムにおける従来の無線送信機は、図14に示すように構成されている。
図14において、11はデジタル変調部で、入力されるベースバンド信号に対して帯域制限、希望のサンプリング周波数へのアップ・サンプリング、各キャリア周波数へのデジタル直交変調を行い、マルチキャリア合成を行う。上記デジタル変調部11でデジタル変調された信号は、D/Aコンバータ12でアナログ信号に変換されてアナログ直交変調器13へ送られる。このアナログ直交変調器13は、D/Aコンバータ12の出力信号を目的のRF(Radio Frequency:無線周波数)周波数帯へとアップ・コンバートし、RF帯の変調波信号を出力する。このRF帯の変調波信号は、電力増幅器14で増幅され、アンテナ(図示せず)から外部へ送信される。
図15は、上記図14におけるデジタル変調部11の構成例を示したものである。デジタル変調部11には、帯域制限フィルタ111a〜111n、アップサンプルフィルタ112a〜112n、デジタル直交変調部113a〜113n、マルチキャリア合成器114により構成される。
帯域制限フィルタ111a〜111nは、各キャリアに対応する入力ベースバンド信号に対してそれぞれ帯域制限を行う。上記帯域制限フィルタ111a〜111nから出力される信号は、アップサンプルフィルタ112a〜112nでアップサンプルされ、デジタル直交変調部113a〜113nへ送られてそれぞれ異なるキャリア周波数へとデジタル直交変調(複素周波数変換)される。そして、上記デジタル直交変調部113a〜113nで周波数変換されたN個の信号は、マルチキャリア合成器114により合成されて出力される。
上記のようにW−CDMA方式などのデジタル変調方式による無線送信機は、アナログ直交変調器13を用いて構成している。
上記アナログ直交変調器13は、I(In-phase)相とQ(Quadrature)相のタイミングがずれると変調精度が劣化し、送信信号に歪が発生して信号品質が劣化するという問題がある。
I相とQ相のタイミングがずれを生じない高精度なアナログ直交変調器を用いればよいが、通常そのようなアナログ直交変調器は高価であり、無線送信機を量産する場合、コストがかかってしまう。
このため従来の無線送信機では、例えば直交変調器の前段にI信号用抑圧フィルタ及びQ信号用抑圧フィルタを設けると共に上記各抑圧フィルタの出力側に遅延補正回路を設け、上記各フィルタから出力されるI信号とQ信号の遅延時間差が無くなるように補正し、その補正後の信号を直交変調することにより、簡易なアナログ直交変調器を用いた場合でも送信信号の品質を向上できるようにしたものが考えられている(例えば、特許文献1参照。)。
特開平11−46222号公報
しかし、上記従来のように遅延補正回路を設けてI信号とQ信号の遅延時間差を補正し、その後、アナログ直交変調器に入力して直交変調する方法では、I信号とQ信号の遅延時間差を例えば高価なネットワーク・アナライザを使用して測定し、その測定結果に基づいて遅延補正回路の回路定数を調整しなければならないので、遅延補正回路の調整が非常に面倒である。
本発明は上記の課題を解決するためになされたもので、I信号とQ信号のタイミング検出手段を備えることにより、IQ間のタイミング調整を容易に行うことができ、安価なアナログ直交変調器を用いても歪の発生を低減して高品質な信号を送信できる無線送信機を提供することを目的とする。
第1の発明は、複数の通信チャネルの送信を行う無線送信機において、N(Nは1以上の整数)キャリア分の複素ベースバンド信号に基づき、各キャリアに対応する周波数でデジタル変調を行って合成し、複素IF信号I(t)及びQ(t)として出力するデジタル変調部と、前記デジタル変調部の出力信号をデジタルからアナログへ変換して出力するD/Aコンバータと、前記D/Aコンバータの出力信号に対してIQ間のタイミングのずれを調整するIQタイミング調整部と、前記IQタイミング調整部の出力信号に基づき搬送波信号を直交変調し、RF信号を出力するアナログ直交変調器と、前記アナログ直交変調器から出力されるRF信号を電力増幅して出力する電力増幅と、前記アナログ直交変調器の出力信号をIF周波数帯へ変換するミキサと、前記ミキサから出力されるIF信号に対して帯域制限を行う帯域制限フィルタと、前記帯域制限フィルタから出力されるIF信号をアナログからデジタルへ変換して出力するA/Dコンバータと、前記A/Dコンバータの出力信号に対してデジタル直交検波を行うデジタル直交検波部と、前記デジタル直交検波部の出力信号によりIQ間のタイミングのずれを検出し、前記IQタイミング調整部に制御信号を出力してIQ間のタイミングのずれを調整するIQタイミングずれ検出部とを具備することを特徴とする。
第2の発明は、デジタル変調された複素IF信号I(t)及びQ(t)をアフィン変換係数に基づいてアフィン変換し、少なくともIQ直交度ずれを補償して補償済信号a(t)及びb(t)を出力するアフィン変換部と、前記アフィン変換部から出力される補償済信号a(t)及びb(t)に対し、I相もしくはQ相にFIRフィルタを用いて遅延を与えてIQ間のタイミングを調整するIQタイミング調整部と、前記IQタイミング調整機能部から出力される信号をデジタルからアナログへ変換して出力するD/Aコンバータと、前記D/Aコンバータの出力信号に基づき搬送波信号を直交変調し、RF信号を出力するアナログ直交変調器と、前記アナログ直交変調器から出力されるRF信号を電力増幅して出力する電力増幅器と、電力増幅器の出力信号をIF周波数帯へ変換する周波数変換部と、前記周波数変換部で周波数変換されたIF信号に対して帯域制限を行う帯域制限フィルタと、前記帯域制限フィルタから出力されるIF信号をアナログからデジタルへ変換して出力するA/Dコンバータと、前記A/Dコンバータの出力信号をデジタル直交検波し、前記デジタル変調部と実質的に等しいIF周波数の複素フィードバック信号I’(t)及びQ’(t)を出力するデジタル直交検波部と、前記複素フィードバック信号I’(t)及びQ’(t)に残留する線形歪を歪係数として抽出し、前記歪係数を含んだ更新式に従って現在の前記アフィン変換係数を新しいアフィン変換係数に更新して前記アフィン変換部に再設定する制御部と、前記デジタル直交検波部の出力信号によりIQ間のタイミングのずれを検出するIQタイミングずれ検出部とを具備し、前記IQタイミングずれ検出部は、互いに周波数が異なる複数の前記複素IF信号に対応する複数のIQ相関係数を算出するステップと、複数の前記周波数とIQ相関係数とから、前記タイミングのずれをIQ直交度のずれと分離して算出するステップとを実行することを特徴とする。
本発明によれば、デジタル変調部の出力信号に対し、IQ間のタイミング調整機能を備えることで、アナログ直交変調器等のアナログ部においてIQ間のタイミングがずれて発生する歪を消去することができ、歪のない高品質な信号を送信することが可能になる。
また、デジタル変調部の出力信号に対し、アフィン変換器によって歪補償を行った後、更にIQタイミング調整部によってIQの間タイミングずれを調整しているので、アフィン変換器の処理だけでは歪が残ってしまうような場合でも、アナログ直交変調器等のアナログ部において発生する歪を確実に除去でき、より高品質な信号を得ることができる。
以下、図面を参照して本発明の実施形態を説明する。
(第1実施形態)
本実施形態は、例えば4キャリアのW−CDMA(Wide-Code Division Multiple Access)信号を送信する無線送信機(無線基地局)に本発明を適用したものである。
(第1実施形態)
本実施形態は、例えば4キャリアのW−CDMA(Wide-Code Division Multiple Access)信号を送信する無線送信機(無線基地局)に本発明を適用したものである。
図1は、本発明の第1実施形態に係る無線送信機の構成を示すブロック図であり、ベースバンド処理以降の送信系のみ示している。
図1において、21はデジタル変調部で、入力される4つのベースバンド信号に対して帯域制限、希望のサンプリング周波数へのアップ・サンプリング、各キャリア周波数へデジタル直交変調を行い、マルチキャリア合成を行う。上記デジタル変調部21でデジタル変調された信号は、D/Aコンバータ22でアナログ信号に変換されてIQタイミング調整部23へ送られる。このIQタイミング調整部23は、I信号とQ信号間のタイミングを調整するもので、その詳細については後述する。上記IQタイミング調整部23でタイミング調整された信号は、アナログ直交変調器24へ送られる。このアナログ直交変調器24は、IQタイミング調整部23で調整された信号を目的のRF周波数帯へアップ・コンバートし、RF帯の変調波信号を出力する。このRF帯の変調波信号は、電力増幅器25で増幅され、アンテナ(図示せず)から外部へ送信される。
次に各部の詳細について説明する。本実施例では、デジタル変調部21は11と同等なので図15を参照する。
デジタル変調部21には、チップレート(3.84MHz)をサンプリング周波数とするデジタル複素ベースバンド信号(IQ信号)が4キャリア分入力される。各デジタル複素ベースバンド信号は、拡散符号で多重化された複数チャネルの合成信号であり、各チャネルは夫々電力制御され異なる振幅を持つので、各デジタル複素ベースバンド信号はIQ平面上で任意の値を取り得る。各デジタル複素ベースバンド信号はまず、FIRフィルタである帯域制限フィルタ111a〜111dによりI、Q成分に対して個別にルートロールオフ特性のフィルタリングを夫々施される。次にアップサンプルフィルタ112a〜112dにより、0挿入され、サンプリング周波数が122.88MHz(3.84MHzの32倍)までオーバサンプルされると共にイメージ成分は除去される。次にデジタル直交変調器113a〜113dにより、アップサンプルフィルタ112a〜112dの出力(IQ信号)は、(cos(2πfi),sin(2πfi)),(i=1…4)で表される複素ローカル信号とそれぞれ複素乗算される。複素乗算しているので、これによる新たなイメージの発生はなく、単に周波数がIF帯に変換される。f1〜f4は例えば、約30MHz以下の周波数で5MHzの離調で配置される。次に、各キャリアの複素乗算出力(IQ信号)は加算的に合成される。
上記デジタル変調部21から出力されるIQ信号(デジタル信号)は、D/Aコンバータ22でアナログ信号に変換されてIQタイミング調整部23へ送られる。
上記IQタイミング調整部23は、図2に示すように構成される。
この図2に示すIQタイミング調整部23は、D/Aコンバータ22の出力信号に対してI相もしくはQ相の導線長を長くすることで、IQ間のタイミングを調整するアナログ方式について示したものである。この導線長の変更によるIQ間タイミング調整を実施するには様々な方法が考えられるが、図2はその一例を示したものである。
この図2に示すIQタイミング調整部23は、D/Aコンバータ22の出力信号に対してI相もしくはQ相の導線長を長くすることで、IQ間のタイミングを調整するアナログ方式について示したものである。この導線長の変更によるIQ間タイミング調整を実施するには様々な方法が考えられるが、図2はその一例を示したものである。
図2において、31a、31bは入力端子で、D/Aコンバータ22から出力されるI相、Q相の信号が入力される。上記入力端子31a、31bには、それぞれケーブル32a、32bが接続される。そして、アナログ直交変調器24側には、I相、Q相ともそれぞれ基板上にアナログ直交変調器24までの導線長が一定の長さ単位Lで順次異なるように配線33、34を施しておき、それぞれの先端にコネクタ35a〜35d、36a〜36dを設け、上記ケーブル32a、32bを接続可能にする。例えば信号が長さLの導線を流れる時間をTとすると、I相側のケーブル32aをコネクタ35aに接続したときと比較してコネクタ35bに接続した場合は信号のタイミングは時間Tだけ遅れてアナログ直交変調器24に入力される。
従って、I相側のケーブル32aをコネクタ35bに接続し、Q相側のケーブル32bをコネクタ36aに接続しておけばアナログ直交変調器24への入力時にI相はQ相に対して時間Tだけタイミングが遅れる。逆にQ相をI相に対して時間Tだけタイミングを遅らせたい場合は、I相側のケーブル32aをコネクタ35aに接続し、Q相側のケーブル32bをコネクタ36bに接続すればよい。上記のようにケーブル32a、32bを最適な配線のコネクタ35a〜35d、36a〜36dに接続し、IQ間タイミングを最適値に調整する。
上記のようにIQタイミング調整部23は、ケーブル32a、32bを最適な配線のコネクタ35a〜35d、36a〜36dに接続することにより、IQ間タイミングを調整することができる。基板に施す配線33、34における最短の配線と最長の配線の導線の長さの差は、想定されるIQ間タイミングずれを十分にカバーできる範囲で決定すればよい。また、各配線33、34の長さの差の単位Lは、タイミングずれをどの程度の精度(時間間隔)で調整するかによって決定すればよい。例えばIQ間タイミングずれによる歪をより低いレベルまで補正したい場合には、上記Lの値を小さく設定する。例えば1nsの遅延を発生する長さより小さい値に設定される。
上記IQタイミング調整部23でタイミングが調整されたIQ信号は、アナログ直交変調器24へ送られてアナログ直交変調される。アナログ直交変調器24は、例えばMMIC(Microwave Monolithic Integrated Circuit)により実現される。本実施形態のようにI、Q相を個別にD/A変換し、アナログ直交変調する方式では、安価な部品で高いC/N(Carrier-to-Noise Ratio)が得られる。
なお、アナログIF信号は、100MHz以下と周波数がそれほど高くないので、ケーブルやコネクタは比較的安価な物を使用できる。具体的には、ケーブルは小径のシールドもしくは同軸ケーブルであり、コネクタは面実装タイプのものが使用できる。また、ケーブルの長さを変えるわけではないので、部品種を削減できる。
上記実施形態によれば、IQタイミング調整部23を備えることで、アナログ直交変調器においてIQ間のタイミングがずれて発生する歪を消去でき、高品質な信号を送信することが可能になる。
(第2実施形態)
次に本発明の第2実施形態に係る無線送信機について説明する。
図3は、本発明の第2実施形態に係る無線送信機の構成を示すブロック図である。この第2実施形態に係る無線送信機は、第1実施形態に係る無線送信機において、フィードバック系を設けてIQ間タイミング調整部を制御し、IQ信号のタイミングのずれを自動的に調整するようにしたものである。
次に本発明の第2実施形態に係る無線送信機について説明する。
図3は、本発明の第2実施形態に係る無線送信機の構成を示すブロック図である。この第2実施形態に係る無線送信機は、第1実施形態に係る無線送信機において、フィードバック系を設けてIQ間タイミング調整部を制御し、IQ信号のタイミングのずれを自動的に調整するようにしたものである。
図3に示すようにデジタル変調部21は、入力されるベースバンド信号に対して帯域制限、希望のサンプリング周波数へのアップ・サンプリング、各キャリア周波数へデジタル直交変調を行い、マルチキャリア合成を行う。デジタル変調部21でデジタル変調された信号は、D/Aコンバータ22でアナログ信号に変換されてIQタイミング調整部23Aへ送られる。このIQタイミング調整部23Aは、例えば第1実施形態に示したIQタイミング調整部23におけるケーブル32a、32bとコネクタ35a〜35d、36a〜36dとの接続を後述するIQタイミングずれ検出部46から出力される制御信号によって電子的に切替えられるようになっている。
上記IQタイミング調整部23Aでタイミング調整された信号は、アナログ直交変調器24へ送られる。このアナログ直交変調器24は、IQタイミング調整部23で調整された信号を目的のRF周波数帯へアップ・コンバートし、RF帯の変調波信号を出力する。このRF帯の変調波信号は、電力増幅器25で増幅され、アンテナ(図示せず)から外部へ送信される。
そして、上記電力増幅器25で増幅された信号の一部が結合器41により取り出され、フィードバック系の周波数変換部であるミキサ42に入力される。ミキサ42は、電力増幅器25で増幅された信号をIF周波数帯へとダウン・コンバートする。このミキサ42でダウン・コンバートされたIF信号は、帯域制限フィルタ43で帯域制限され、目的のIF周波数以外の周波数成分が除去される。帯域制限フィルタ43で帯域制限されたアナログ信号は、A/Dコンバータ44によりデジタル信号へ変換されてデジタル直交検波部45へ送られる。デジタル直交検波部45は、A/Dコンバータ44で変換されたデジタル信号をデジタル直交検波してIQ信号に変換する。
上記デジタル直交検波部45から出力されるIQ信号は、IQタイミングずれ検出部46へ送られる。このIQタイミングずれ検出部46は、I信号とQ信号のタイミングのずれを検出し、その検出値に基づいて上記IQタイミング調整部23Aにおけるケーブル32a、32bとコネクタ35a〜35d、36a〜36dとの接続を切替え、I信号とQ信号のタイミングを一致させる。
次に、フィードバック系における各部の詳細について説明する。なお、デジタル変調部21、D/Aコンバータ22、IQタイミング調整部23A、アナログ直交変調器24、電力増幅器25は、上記第1実施形態と同様な構成であるので詳細な説明は省略する。
ミキサ42は、結合器41により取り出された電力増幅器25の出力の一部が入力されると、局部発振器(図示せず)のローカル信号と乗算してIF周波数へダウン・コンバートする。なお、ここでの局部発振器はアナログ直交変調器24内の局部発振器とは発振周波数を異ならせる。これにより、A/Dコンバータ44とD/Aコンバータ22のDCオフセットを区別できる。
また、ミキサ42〜IQタイミングずれ検出部46までのフィードバック系は、少なくとも送信系と同程度の帯域幅が必要である。
また、ミキサ42〜IQタイミングずれ検出部46までのフィードバック系は、少なくとも送信系と同程度の帯域幅が必要である。
帯域制限フィルタ43は、ミキサ42の出力に対し、目的のIF周波数帯以外の周波数成分を除去する帯域制限を行う。目的のIF周波数帯の帯域幅は、A/Dコンバータ44のサンプリング周波数の1/2程度である。
A/Dコンバータ44は、帯域制限フィルタ43から入力されるIFアナログ信号を例えば2×66.14MHzのサンプリング周波数でアンダーサンプリングし、デジタル信号に変換する。
デジタル直交検波部45は、A/Dコンバータ44の出力に、完全直交、等振幅の関係にあるデジタルローカル信号cos(2πfb)およびsin(2πfb)を乗算し、乗算結果をそれぞれI相、Q相として出力する。fbは例えば(1/2)×66.14MHzである。
次にIQタイミングずれ検出部46の詳細について説明する。
IQ間のタイミングずれにより発生する歪のレベルは、送信する信号の周波数によって変わるという性質を持っている。信号の周波数が0MHzから大きくなるほど一定時間での位相変動量が大きくなるからである。この性質を利用して、フィードバック信号のI相成分とQ相成分をそれぞれ標本列XとYとして相関係数を求めることにより、IQ間のタイミングずれを検出することができる。
IQ間のタイミングずれにより発生する歪のレベルは、送信する信号の周波数によって変わるという性質を持っている。信号の周波数が0MHzから大きくなるほど一定時間での位相変動量が大きくなるからである。この性質を利用して、フィードバック信号のI相成分とQ相成分をそれぞれ標本列XとYとして相関係数を求めることにより、IQ間のタイミングずれを検出することができる。
(b)無変調波のIQデータに対する相関係数
・歪成分の存在しない場合
無変調波の振幅をA、周波数をf、ω=2πfとおくと、無変調波のIQ成分は次のように表せる。
・歪成分の存在しない場合
無変調波の振幅をA、周波数をf、ω=2πfとおくと、無変調波のIQ成分は次のように表せる。
I=Acos(ωt),Q=Asin(ωt)・・・(3)
標本列X,Yをそれぞれ無変調波のI相成分、Q相成分とし、標本数Nが十分に大きいと仮定するならば、式(2)で示される標本テ゛ータの平均値は0となる。これにより、無変調波のIQデータに対する相関係数は、
標本列X,Yをそれぞれ無変調波のI相成分、Q相成分とし、標本数Nが十分に大きいと仮定するならば、式(2)で示される標本テ゛ータの平均値は0となる。これにより、無変調波のIQデータに対する相関係数は、
分子は−1〜+1の範囲の値となるから、標本数Nが十分に大きければ相関係数ρは0となる。
・直交度ずれとIQ遅延が存在する場合
直交度ずれをφ、IQ遅延をτとすると、無変調波のIQ成分は次のように表せる
I=Acos(ωt),Q=Asin(ω(t+τ)+φ)・・・(9)
式(9)を式(4)に代入して相関係数を求めると、
直交度ずれをφ、IQ遅延をτとすると、無変調波のIQ成分は次のように表せる
I=Acos(ωt),Q=Asin(ω(t+τ)+φ)・・・(9)
式(9)を式(4)に代入して相関係数を求めると、
式(10)の第1項は標本数Nが十分に大きければ0であるから、ρ=sin(ωτ+φ)が得られる。
(c)変調波のIQデータに対する相関係数
変調波を帯域内の多数の任意周波数ωの無変調波の合成信号と考えることにより、これまでの結果と同様のことが変調波に対しても言える。
変調波を帯域内の多数の任意周波数ωの無変調波の合成信号と考えることにより、これまでの結果と同様のことが変調波に対しても言える。
(d)IQ遅延の検出
式(12)を利用して、2つの異なる周波数(ω1,ω2)で信号を送信し、それぞれの相関係数値ρ1とρ2を得る。
式(12)を利用して、2つの異なる周波数(ω1,ω2)で信号を送信し、それぞれの相関係数値ρ1とρ2を得る。
ρ1=sin(ω1τ+φ)
ρ2=sin(ω2τ+φ)
次の連立方程式を解くことにより未知数φ(直交度ずれ)とτ(IQ遅延)を分離して求めることができる。
ρ2=sin(ω2τ+φ)
次の連立方程式を解くことにより未知数φ(直交度ずれ)とτ(IQ遅延)を分離して求めることができる。
を得る。なお、3以上のωとρを用い、最小2乗法によりφとτを求めてもよい。あるいは連立方程式を解くのでは無く、周波数を大きくなるように変化させたときにρが大きくなったときはτを減らし、逆にρが小さくなったときはτを大きくするようにIQタイミング調整部を反復的に制御してもよい。
IQタイミングずれ検出部46は、上記のようにしてIQタイミングずれを検出し、その検出値τに基づいてIQタイミング調整部23Aを調整する。
上記第2実施形態に示したように、IQタイミングずれ検出部46を備えることにより、スペクトラム・アナライザを使用することなく、IQタイミングずれを自動的に検出してIQ間のタイミング調整を自動的に行うことができ、安価なアナログ直交変調器を用いても歪の発生を低減して高品質な信号を送信することが可能となる。特に帯域幅Δω、アナログ直交変調器の標準的な直交度ずれφv及びIQ遅延τsに対し、Δω|τs|>|φv|となるような広帯域の信号に対し、好適である。
(第3実施形態)
次に、本発明の第3実施形態について説明する。
図4は、本発明の第3実施形態に係る無線送信機の構成を示すブロック図である。第1実施形態に係る無線送信機では、アナログ方式のIQタイミング調整部23を用いているのに対し、第3実施形態に係る無線送信機では、デジタル方式のIQタイミング調整部23Bを用いて構成したものである。また、IQタイミング調整部23Bは、デジタル変調部21とD/Aコンバータ22との間に設けている。
次に、本発明の第3実施形態について説明する。
図4は、本発明の第3実施形態に係る無線送信機の構成を示すブロック図である。第1実施形態に係る無線送信機では、アナログ方式のIQタイミング調整部23を用いているのに対し、第3実施形態に係る無線送信機では、デジタル方式のIQタイミング調整部23Bを用いて構成したものである。また、IQタイミング調整部23Bは、デジタル変調部21とD/Aコンバータ22との間に設けている。
図4に示すように、デジタル変調部21は、入力されるベースバンド信号に対して帯域制限、希望のサンプリング周波数へのアップ・サンプリング、各キャリア周波数へデジタル直交変調を行い、マルチキャリア合成を行う。
デジタル変調部21でデジタル変調された信号は、IQタイミング調整部23Bへ送られてIQ間のタイミングが調整される。このIQタイミング調整部23Bについては詳細を後述する。上記IQタイミング調整部23Bでタイミングが調整された信号は、D/Aコンバータ22でアナログ信号に変換された後、アナログ直交変調器24へ送られる。このアナログ直交変調器24は、D/Aコンバータ22でD/A変換されたアナログ信号を目的のRF周波数帯へアップ・コンバートし、RF帯の変調波信号を出力する。このRF帯の変調波信号は、電力増幅器25で増幅され、アンテナ(図示せず)から外部へ送信される。
次に上記IQタイミング調整部23Bの詳細な構成について図5を参照して説明する。なお、その他の各部の構成は、第1実施形態と同様の構成であるので、詳細な説明は省略する。
IQタイミング調整部23Bは、I相もしくはQ相の少なくともどちらかにデジタルFIRフィルタが備えられ、入力信号に指定の遅延を生成する。FIRフィルタを持たない相にはFIRフィルタの処理遅延と同等の遅延を発生させる遅延生成部が備えられる。
図5の例では、I相信号に任意の遅延を発生させる遅延生成用FIRフィルタ231と、Q相信号に遅延生成用FIRフィルタ231の処理遅延と同等の遅延を発生させる遅延生成部232と、遅延生成用FIRフィルタ231に式(11)のτに対応する遅延を発生させるためのタップ係数を与えるタップ係数生成部233と、を備える。
デジタル部で信号のタイミングを変動させるにはシフトレジスタを用いることが考えられるが、D/Aコンバータ、フィルタ、アナログ直交変調器等のアナログ部で発生するIQ間タイミングずれは1サンプルの時間幅よりもはるかに小さいため、1サンプル未満の精度でタイミング変動可能なFIRフィルタ231を用いる。FIRフィルタ231は、第1実施形態のIQタイミング調整部23のように導線長の変更によるタイミング調整とは異なり、タイミングを遅らせることも進ませることも可能であるため、FIRフィルタ231を持つのはI相かQ相の一方の相だけでよい。但し、フィルタの処理遅延を考慮し、FIRフィルタ231を持たない方の相には、例えばFIRフィルタ231の約半分のタップ数のシフトレジスタを使用する。
ここで信号のタイミングを変動可能なFIRフィルタ231のタップ係数について説明する。例として1/4サンプル相当の時間(サンプリング周波数122.88MHzでは約2nsec)だけタイミングを遅らせるようなフィルタの特性について説明する。実際にアナログ直交変調器24で発生するIQ間タイミングずれは1nsecに満たない小さなものであるが、ここではフィルタによるタイミング変動の効果が図から見て取りやすくするために敢えて1/4サンプル(サンプリング周波数122.88MHz)という大きなタイミング変動の場合を例にあげて説明する。
このタイミング調整用のFIRフィルタ231はタイミングの変動だけを行うので、信号通過帯域外の周波数特性は気にする必要はない。但し、FIRフィルタ231の処理遅延削減によりタップ係数を少なくすることを考えるならば、通過帯域外のゲインは図6のFIRフィルタ伝達関数に示すようになだらかに減少していくような特性を持たせるとよい。図6は、横軸に周波数[MHz]をとり、縦軸にゲイン[dB]をとって示した。
次に図7に示すインパルス応答図を用いてFIRフィルタ231のタップ係数を考える。図7は、図6の伝達関数を持つFIRフィルタ231のインパルス応答曲線であり、横軸に[サンプル]をとり、縦軸にタップ計数値をとって示した。このインパルス応答曲線において黒点がタイミング変動なしの場合のタップ係数であり、黒点から各々1/4サンプルずらされた白点がタイミング変動1/4の場合のタップ係数である。
すなわち、タップ係数生成部233は、上記のように生成したいタイミング変動の時間分ずらしてタップ係数を算出することにより、任意のタイミング変動を生成可能なタップ係数をFIRフィルタに設定する。次に1/4サンプル分のタイミングを遅らせるタップ係数を用いたときのFIRフィルタ231の入出力信号の時間波形を図8に示す。図8は、横軸にサンプルをとり、縦軸に信号レベルをとって示した。また、図8において、破線aはFIRフィルタ231の入力信号、実線bはFIRフィルタ231の出力信号を示しており、正確に1/4サンプルだけフィルタ出力信号のタイミングが遅れているのが確認できる。
上記第3実施形態で示したようにデジタル方式のIQタイミング調整部23Bを使用することにより、タップ係数によってIQ間のタイミングを任意に調整でき、アナログ直交変調器24における歪の発生を低減して高品質な信号を送信することが可能となる。
なお、FIRフィルタをI相,Q相両方に備え、D/Aコンバータ22及びそれ以降のアナログ回路の周波数特性を補償するフィルタ特性を持たせてもよい。
(第4実施形態)
次に本発明の第4実施形態について説明する。
図9は、本発明の第4実施形態に係る無線送信機の構成を示すブロック図である。第4実施形態に係る無線送信機は、第3実施形態に示した無線送信機において、IQタイミング調整部23Bの前段にアフィン変換器(キャリアリークキャンセラ)51を設けると共にフィードバック系を設け、アフィン変換器51及びIQタイミング調整部23Bを制御してIQ信号の直交度のずれとタイミングのずれを自動的に調整するようにしたものである。
次に本発明の第4実施形態について説明する。
図9は、本発明の第4実施形態に係る無線送信機の構成を示すブロック図である。第4実施形態に係る無線送信機は、第3実施形態に示した無線送信機において、IQタイミング調整部23Bの前段にアフィン変換器(キャリアリークキャンセラ)51を設けると共にフィードバック系を設け、アフィン変換器51及びIQタイミング調整部23Bを制御してIQ信号の直交度のずれとタイミングのずれを自動的に調整するようにしたものである。
デジタル変調部21は、入力されるベースバンド信号に対して帯域制限、希望のサンプリング周波数へのアップ・サンプリング、各キャリア周波数へデジタル直交変調を行い、マルチキャリア合成を行う。
図9に示すようにデジタル変調部21でデジタル変調された信号は、アフィン変換器51により歪補償が行われる。アフィン変換器51は図10に示すような構成となっており、a0、b0、α、θを与えることによりアナログ直交変調器24等のアナログ部に内在するDCオフセット、IQゲイン差、直交度ずれを補正するように機能するものである。
上記アフィン変換器51で補正された信号は、IQタイミング調整部23Bへ送られてIQ間のタイミングが調整される。IQタイミング調整部23Bでタイミングが調整された信号は、D/Aコンバータ22でアナログ信号に変換された後、アナログ直交変調器24へ送られる。このアナログ直交変調器24は、D/Aコンバータ22でD/A変換されたアナログ信号を目的のRF周波数帯へアップ・コンバートし、RF帯の変調波信号を出力する。このRF帯の変調波信号は、電力増幅器25で増幅され、アンテナ(図示せず)から外部へ送信される。
そして、上記電力増幅器25で増幅された信号の一部が結合器41により取り出され、フィードバック系の周波数変換部であるミキサ42に入力される。ミキサ42は、電力増幅器25で増幅された信号をIF周波数帯へとダウン・コンバートする。このミキサ42でダウン・コンバートされたIF信号は、帯域制限フィルタ43で帯域制限され、目的のIF周波数以外の周波数成分が除去される。帯域制限フィルタ43で帯域制限されたアナログ信号は、A/Dコンバータ44によりデジタル信号へ変換されてデジタル直交検波部45へ送られる。デジタル直交検波部45は、A/Dコンバータ44で変換されたデジタル信号をデジタル直交検波し、前記デジタル変調部21と実質的に等しいIF周波数の複素フィードバック信号I’(t)及びQ’(t)を出力する。
上記デジタル直交検波部45の出力信号は、IQタイミングずれ検出部46及び制御部52へ送られる。IQタイミングずれ検出部46は、I信号とQ信号のタイミングのずれを検出し、その検出値に基づいて上記IQタイミング調整部23Bにおけるタップ係数を調整し、IQ間タイミングずれを補正する。
また、制御部52は、デジタル直交検波部45で検波された信号に基づき、アフィン変換器51で使用する各歪補償係数の更新を行う。
以下、制御部52での各歪補償係数の更新アルゴリズムについて示す。なお、その他の各部の構成は、第2及び第3実施形態と同様の構成であるので、詳細な説明は省略する。
制御部52は、原理的にはある時刻にアフィン変換器51に設定されている各アフィン変換係数による出力であるデジタル直交検波部45の検波出力I’(t)、Q’(t)信号より、補正誤差分を抽出し、更新式を持って最適値に引き込んでいくものである。
初期状態からn回、係数更新を行って求めたI(t)側のDCオフセット分をan、Q(t)側のDCオフセット分をbn、IQゲイン比をαn、IQ直交度ずれ角の正弦をsinθnと置き、現在のデジタル直交検波出力に残留しているI(t)側のDCオフセット分をa’、Q(t)側のDCオフセット分をb’、IQゲイン比をα’、IQ直交度ずれ角の正弦をsin’θと置くとき、デジタル直交検波出力I’(t)、Q’(t)を用いて、次のような計算を行う。
初めに変調信号(I(t)、Q(t))とそれに対応する出力であるデジタル直交検波信号(I’(t)、Q’(t))との間の位相差分φを求め、位相回転を補償する。
φ=Arg[(I(t)+jQ(t))(I’(t)−jQ’(t))] …(12)
Ir(t)=I’(t)cosφ−Q’(t)sinφ …(13)
Qr(t)=Q’(t)cosφ+I’(t)sinφ …(14)
ここでArg[]は複素数の偏角を表す。なお、上記式(12)〜式(14)ではアフィン変換器51、アナログ直交変調器24、ミキサ42内の遅延は特に考慮していない。
Ir(t)=I’(t)cosφ−Q’(t)sinφ …(13)
Qr(t)=Q’(t)cosφ+I’(t)sinφ …(14)
ここでArg[]は複素数の偏角を表す。なお、上記式(12)〜式(14)ではアフィン変換器51、アナログ直交変調器24、ミキサ42内の遅延は特に考慮していない。
次に各残留歪を示す歪係数を次式により求める。
a’=<Ir(t)> …(15)
b’=<Qr(t)> …(16)
α’=(<Ir(t)2>/<Qr(t)2>)1/2 …(17)
sinθ’=−<Ir(t) Qr(t)>/{<Ir(t)2><Qr(t)2>}1/2 …(18)
ここで<>は長期間平均値を表す。
b’=<Qr(t)> …(16)
α’=(<Ir(t)2>/<Qr(t)2>)1/2 …(17)
sinθ’=−<Ir(t) Qr(t)>/{<Ir(t)2><Qr(t)2>}1/2 …(18)
ここで<>は長期間平均値を表す。
次に式(15)〜式(18)で求めた歪係数を用いてアフィン変換係数の更新を行う。
an=an−1−μa’ …(19)
bn=bn−1−μb’ …(20)
αn=αn−1×(α’)1/m …(21)
sinθn=sinθn−1+μsinθ’ …(22)
(θ≒0ではsinθ≒θと見做せるため近似を用いることが可能。)
cosθn=(1−sin2θn)1/2 …(23)
tanθn=sinθn/cosθn …(24)
但し、μ、mはステップパラメータで、通常μは1/4〜1/512程度、mは1以上の整数である。
bn=bn−1−μb’ …(20)
αn=αn−1×(α’)1/m …(21)
sinθn=sinθn−1+μsinθ’ …(22)
(θ≒0ではsinθ≒θと見做せるため近似を用いることが可能。)
cosθn=(1−sin2θn)1/2 …(23)
tanθn=sinθn/cosθn …(24)
但し、μ、mはステップパラメータで、通常μは1/4〜1/512程度、mは1以上の整数である。
次に上記制御部52の具体的な構成例について、図11を参照して説明する。
この場合、制御部52によって制御されるアフィン変換器51は、DPD(Digital PreDistortion)部61を直列に接続して歪補正部62を構成している。DPD部61は、入力されたIF信号の瞬時電力を算出し、その電力に応じた歪を歪補償テーブルから読み出して入力されたIF信号に乗算する。歪補償テーブルには電力増幅器25等で発生する非線形歪の逆特性が記憶されている。DPD部61の歪補償テーブル及びアフィン変換器51の4つのアフィン変換係数a、b、tanθ、1/(αcosθ)は、歪が小さくなるように制御部52により更新される。DPD部61やアフィン変換器51の入出力はリアルタイムに行われるが、歪補償テーブルや係数の更新はバッチ処理でよい。
この場合、制御部52によって制御されるアフィン変換器51は、DPD(Digital PreDistortion)部61を直列に接続して歪補正部62を構成している。DPD部61は、入力されたIF信号の瞬時電力を算出し、その電力に応じた歪を歪補償テーブルから読み出して入力されたIF信号に乗算する。歪補償テーブルには電力増幅器25等で発生する非線形歪の逆特性が記憶されている。DPD部61の歪補償テーブル及びアフィン変換器51の4つのアフィン変換係数a、b、tanθ、1/(αcosθ)は、歪が小さくなるように制御部52により更新される。DPD部61やアフィン変換器51の入出力はリアルタイムに行われるが、歪補償テーブルや係数の更新はバッチ処理でよい。
そして、制御部52に設けられるバッファ71、72は、デジタル変調部21からの入力(IF信号I(t)、Q(t))、及びデジタル直交検波部45からの入力(デジタル直交検波信号I’(t)、Q’(t))をそれぞれ一時記憶する。バッファ72は、読み出しタイミングが制御されるので可変遅延手段として機能する。
DLL(Delay Locked Loop)73は、バッファ71、72から一時記憶された信号をそれぞれ読み出し、信号間の相関が最大になるように読み出し(或いは書き込み)タイミングを制御する。DLL73内のスライディングコリレータ(SC)は、式(12)で表されるような複素共役乗算と、その乗算結果の重み付き平均とを行っており、SC出力の実部、虚部をSC出力の大きさで除算したものが式(13)、(14)におけるcosφ、sinφにそれぞれ相当する。送信系と戻り系で共通の原振に基づく局部発振信号を用いている場合、φの変動はほとんど無いので、cosφ、sinφをサンプル毎に常時更新して出力する必要は必ずしもない。
デシメータ74は、DLL73により読み出されたデジタル直交検波信号を間引くことにより、サンプルレートをチップレート(すなわち変調信号のサンプルレート)の2〜4倍程度まで下げる。なぜならば、サンプルレートがそれ以上あっても、同じ変調信号について重複して計算しているだけで統計上意味がなく、精度もあまり向上しないからである。
乗算器75は、デシメータ74から出力されたデジタル直交検波信号に式(13)、(14)の演算を施し、位相回転を補償する。
線形歪検出部76は、乗算器75の出力を使って式(15)〜式(18)の演算を行い、長期間平均する時間毎にa’、b’、α’、sinθ’を出力する。
なお、式(18)は、式(4)、式(10)において、τ=0,φ=0とした場合に相当し、アフイン変換係数の更新のための符号を反転させている。なお、式(4)においても位相回転補償後のフィードバック信号Ir(t)、Qr(t)を用いる必要がある。また、式(18)のsinθ’の代わりに式(11)のφを用いてもよい。
シミュレーションによれば、線形歪を60dB以上抑圧するためには、長期間平均を5000チップ程度(サンプル数としてはその2〜4倍程度)行う必要がある。長期間平均は、重み付き平均で行うより、前回のアフィン変換係数の更新以降の全サンプルを足しこみ最後にサンプル数で割ったほうが収束性の面からも良い。
係数更新部77は、式(19)〜式(24)の演算を行い、4つのアフィン変換係数を更新して出力する。
この他、θ→0、α→1において適切な近似を与えるものであれば適宜近似を用いることができる。本実施形態では、4つのアフィン変換係数a、b、tanθ、1/(αcosθ)は、アフィン変換器51で補償し切れなかった残留歪を表す歪係数a’、b’、α’、sinθ’から直接更新されるのではなく、アナログ直交変調器24の歪の逆特性(或いは歪そのもの)を示すパラメータan、bn、αn、sinθnをまず真値に近づけるように更新し、求まったパラメータから一意にアフィン変換係数を決定している。つまりパラメータを介してアフィン変換係数を更新している。
試験信号発生部78は、非運用時の歪検出に使用する種々の試験信号を発生する。例えば式(11)のω1、ω2に相当するトーン信号を発生する。試験信号は、デジタル変調部21にベースバンド信号として与えても、歪補正部62にIF信号として与えても、どちらでも良い。
上記したように第4実施形態では、デジタル変調部21から出力される信号をアフィン変換器51に入力し、制御部52の制御によって歪補償を行う。上記アフィン変換器51及び制御部52は、IQ信号の直交度のずれとIQタイミングのずれをまとめて、即ち双方合わせた歪値を検出して補正する。この場合、直交度のずれとIQタイミングのずれの間に性質の違い、即ち、IQタイミングは周波数によって歪値が変わるが、直交度ずれは周波数によらず不変であるという性質の違いがあり、アフィン変換処理だけではIQタイミングのずれが僅かに残ってしまう。このため第4実施形態では、アフィン変換器51で歪補償された信号をIQタイミング調整部23Bに入力し、IQタイミングずれ検出部46の検出信号により制御してIQ間のタイミングを一致させ、アナログ直交変調器24等においてIQ間のタイミングずれにより発生する歪を消去している。この結果、IQ信号の直交度のずれとIQタイミングのずれを確実に除去することが可能となる。
図12はIQ間タイミングずれが存在するときのアナログ直交変調器24の出力信号の周波数スペクトル波形を示し、図13はIQ間タイミングずれ調整後におけるアナログ直交変調器24の出力信号の周波数スペクトル波形を示している。上記図12及び図13は、横軸に周波数[MHz]、縦軸にレベル[dB]をとって示した。IQ間タイミングずれが存在する場合は、図12に示すようにIQ間タイミングずれによって歪が発生している。IQ間タイミングずれ調整後においては、図13に示すように歪が消去されている。この結果、歪のない高品質な信号を送信することが可能となる。
上記第4実施形態によれば、デジタル変調部21の出力信号に対し、アフィン変換器51によって歪補償を行った後、更にIQタイミング調整部23BによってIQの間タイミングずれを調整しているので、アナログ直交変調器24等のアナログ部において発生する直交度のずれとIQタイミング信号のずれを確実に除去でき、高品質な信号を得ることができる。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できるものである。例えば、IQタイミングずれ検出部46と制御部52の計算は一部共通化できるので、それらを一体に構成してもよい。
21…デジタル変調部、22…D/Aコンバータ、23、23A、23B…IQ間タイミング調整部、24…アナログ直交変調器、25…電力増幅器、31a、31b…入力端子、32a、32b…ケーブル、33、34…配線、35a〜35d、36a〜36d…コネクタ、41…結合器、42…ミキサ、43…帯域制限フィルタ、44…A/Dコンバータ、45…デジタル直交検波部、46…IQタイミングずれ検出部、51…アフィン変換器、52…制御部、61…DPD部、62…歪補正部、71、72…バッファ、73…DLL(Delay Locked Loop)、74…デシメータ、75…乗算器、76…線形歪検出部、77…係数更新部、78…試験信号発生部、231…遅延生成用FIRフィルタ、232…遅延生成部、233…タップ係数生成部。
Claims (2)
- 複数の通信チャネルの送信を行う無線送信機において、
N(Nは1以上の整数)キャリア分の複素ベースバンド信号に基づき、各キャリアに対応する周波数でデジタル変調を行って合成し、複素IF信号I(t)及びQ(t)として出力するデジタル変調部と、
前記デジタル変調部の出力信号をデジタルからアナログへ変換して出力するD/Aコンバータと、
前記D/Aコンバータの出力信号に対してIQ間のタイミングのずれを調整するIQタイミング調整部と、
前記IQタイミング調整部の出力信号に基づき搬送波信号を直交変調し、RF信号を出力するアナログ直交変調器と、
前記アナログ直交変調器から出力されるRF信号を電力増幅して出力する電力増幅と、
前記アナログ直交変調器の出力信号をIF周波数帯へ変換するミキサと、
前記ミキサから出力されるIF信号に対して帯域制限を行う帯域制限フィルタと、
前記帯域制限フィルタから出力されるIF信号をアナログからデジタルへ変換して出力するA/Dコンバータと、
前記A/Dコンバータの出力信号に対してデジタル直交検波を行うデジタル直交検波部と、
前記デジタル直交検波部の出力信号によりIQ間のタイミングのずれを検出し、前記IQタイミング調整部に制御信号を出力してIQ間のタイミングのずれを調整するIQタイミングずれ検出部と、
を具備することを特徴とする無線送信機。 - デジタル変調された複素IF信号I(t)及びQ(t)をアフィン変換係数に基づいてアフィン変換し、補償済信号a(t)及びb(t)を出力するアフィン変換部と、
前記アフィン変換部から出力される補償済信号a(t)及びb(t)に対し、I相もしくはQ相にFIRフィルタを用いて遅延を与えてIQ間のタイミングを調整するIQタイミング調整部と、
前記IQタイミング調整機能部から出力される信号をデジタルからアナログへ変換して出力するD/Aコンバータと、
前記D/Aコンバータの出力信号に基づき搬送波信号を直交変調し、RF信号を出力するアナログ直交変調器と、
前記アナログ直交変調器から出力されるRF信号を電力増幅して出力する電力増幅器と、
電力増幅器の出力信号をIF周波数帯へ変換する周波数変換部と、
前記周波数変換部で周波数変換されたIF信号に対して帯域制限を行う帯域制限フィルタと、
前記帯域制限フィルタから出力されるIF信号をアナログからデジタルへ変換して出力するA/Dコンバータと、
前記A/Dコンバータの出力信号をデジタル直交検波し、前記デジタル変調部と実質的に等しいIF周波数の複素フィードバック信号I’(t)及びQ’(t)を出力するデジタル直交検波部と、
前記複素フィードバック信号I’(t)及びQ’(t)に残留する線形歪を歪係数として抽出し、前記歪係数を含んだ更新式に従って現在の前記アフィン変換係数を新しいアフィン変換係数に更新して前記アフィン変換部に再設定する制御部と、
前記デジタル直交検波部の出力信号によりIQ間のタイミングのずれをIQ直交度のずれと分離して検出し、前記IQタイミング調整部に制御信号を出力してIQ間のタイミングのずれを調整するIQタイミングずれ検出部と、
を具備することを特徴とする無線送信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070305A JP2008172838A (ja) | 2008-03-18 | 2008-03-18 | 無線送信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070305A JP2008172838A (ja) | 2008-03-18 | 2008-03-18 | 無線送信機 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006001672A Division JP4659621B2 (ja) | 2006-01-06 | 2006-01-06 | 無線送信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008172838A true JP2008172838A (ja) | 2008-07-24 |
JP2008172838A5 JP2008172838A5 (ja) | 2008-09-25 |
Family
ID=39700403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008070305A Withdrawn JP2008172838A (ja) | 2008-03-18 | 2008-03-18 | 無線送信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008172838A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010187274A (ja) * | 2009-02-13 | 2010-08-26 | Nec Network & Sensor Systems Ltd | 高周波増幅器のレベル調整回路及び高周波増幅器のレベル制御方法 |
JP2011041049A (ja) * | 2009-08-12 | 2011-02-24 | Fujitsu Ltd | 無線装置及び信号処理方法 |
CN104977889A (zh) * | 2015-07-10 | 2015-10-14 | 成都傅立叶电子科技有限公司 | 基于fpga的正交调制电路及调试其evm的方法 |
-
2008
- 2008-03-18 JP JP2008070305A patent/JP2008172838A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010187274A (ja) * | 2009-02-13 | 2010-08-26 | Nec Network & Sensor Systems Ltd | 高周波増幅器のレベル調整回路及び高周波増幅器のレベル制御方法 |
JP2011041049A (ja) * | 2009-08-12 | 2011-02-24 | Fujitsu Ltd | 無線装置及び信号処理方法 |
US8442157B2 (en) | 2009-08-12 | 2013-05-14 | Fujitsu Limited | Wireless apparatus and signal processing method |
KR101286784B1 (ko) | 2009-08-12 | 2013-07-17 | 후지쯔 가부시끼가이샤 | 무선 장치 및 신호 처리 방법 |
CN104977889A (zh) * | 2015-07-10 | 2015-10-14 | 成都傅立叶电子科技有限公司 | 基于fpga的正交调制电路及调试其evm的方法 |
CN104977889B (zh) * | 2015-07-10 | 2017-09-12 | 成都傅立叶电子科技有限公司 | 基于fpga的正交调制电路的evm的调试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5287521B2 (ja) | 通信装置 | |
US6567478B2 (en) | Radio apparatus having distortion compensating function | |
US8179993B2 (en) | Digital branch calibrator for an RF transmitter | |
JP5278244B2 (ja) | 電力増幅器の非線形度測定装置及び方法、先行歪ませ補正装置 | |
JP5571155B2 (ja) | Ofdmfdd通信システムにおける送信経路および受信経路のi/q較正 | |
JP2006115463A (ja) | 歪補償直交変調器及び無線送信機 | |
KR100367433B1 (ko) | 송신장치 | |
US20110051790A1 (en) | Radio communication device and method | |
US8326239B1 (en) | Power amplifier linearization using digital predistortion | |
JP4241765B2 (ja) | 送信機及びキャリアリーク検出方法 | |
US8515379B2 (en) | Receiver capable of reducing local oscillation leakage and in-phase/quadrature-phase (I/Q) mismatch and an adjusting method thereof | |
US8867596B2 (en) | Methods and apparatuses of calibrating I/Q mismatch in communication circuit | |
JPWO2014136437A1 (ja) | 無線送信装置および無線送信方法 | |
WO2012170831A1 (en) | Method of calibrating the delay of an envelope tracking signal | |
JPH02182060A (ja) | 変調装置 | |
JP2006148854A (ja) | マルチキャリア受信機及び遅延補正機能付き送信機 | |
WO2006118317A1 (en) | Polar modulation transmitter circuit and communications device | |
US7123896B2 (en) | Method and apparatus for I/Q mismatch calibration in a receiver | |
JP2008172838A (ja) | 無線送信機 | |
JP4659621B2 (ja) | 無線送信機 | |
JP4046346B2 (ja) | マルチキャリア信号処理装置 | |
KR100795559B1 (ko) | 직교 주파수 분할 다중화 방식의 무선 시스템에서 고주파왜곡 현상의 보상 장치 및 방법 | |
JP3920089B2 (ja) | 送信機 | |
US20240187025A1 (en) | Feedforward distortion cancellation apparatus and method | |
JP2018050191A (ja) | 送受信回路、送受信機および信号時間差補正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090407 |