KR100842737B1 - 반도체 소자의 패턴 형성 방법 - Google Patents

반도체 소자의 패턴 형성 방법 Download PDF

Info

Publication number
KR100842737B1
KR100842737B1 KR1020020013760A KR20020013760A KR100842737B1 KR 100842737 B1 KR100842737 B1 KR 100842737B1 KR 1020020013760 A KR1020020013760 A KR 1020020013760A KR 20020013760 A KR20020013760 A KR 20020013760A KR 100842737 B1 KR100842737 B1 KR 100842737B1
Authority
KR
South Korea
Prior art keywords
thin film
layer thin
reflective layer
film
semiconductor device
Prior art date
Application number
KR1020020013760A
Other languages
English (en)
Other versions
KR20030073964A (ko
Inventor
심규찬
김학준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020013760A priority Critical patent/KR100842737B1/ko
Publication of KR20030073964A publication Critical patent/KR20030073964A/ko
Application granted granted Critical
Publication of KR100842737B1 publication Critical patent/KR100842737B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 특히, 감광막의 상, 하부에 각각 상부 무반사층 박막 및 하부 무반사층 박막을 적용함으로써, 리소그래피 공정 중 회로의 선폭 변화를 방지할 수 있어서, 이에 의한 반도체 소자의 특성 저하를 방지할 수 있는 반도체 소자의 패턴 형성 방법에 관한 것이다.
상부 무반사층 박막, 하부 무반사층 박막, 간섭, 노칭, 스윙 현상

Description

반도체 소자의 패턴 형성 방법{Pattern Forming Method of Semiconductor Device}
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 특히, 감광막의 상, 하부에 각각 상부 무반사층 박막 및 하부 무반사층 박막을 적용함으로써, 리소그래피 공정 중 회로의 선폭 변화를 방지할 수 있어서, 이에 의한 반도체 소자의 특성 저하를 방지할 수 있는 반도체 소자의 패턴 형성 방법에 관한 것이다.
최근, 반도체 소자가 고집적화됨에 따라, 회로의 레이아웃(layout)은 점차 치밀해지고 있으며, 이러한 집적 회로 소자의 미세화에 따라, 리소그래피 공정 중 회로 선폭의 변화는 소자의 특성 저하에 매우 큰 영향을 미치고 있다. 이러한 리소그래피 공정 중의 회로 선폭의 변화는 감광막 또는 감광막의 하부에 있는 투광 절연막의 두께 변화로 인하여 발생하는 감광막 내에서의 복합적인 간섭 현상(multiple interference) 때문에 일어나게 된다. 이러한 현상을 다른 말로 스윙(swing) 현상이라고도 하는데, 종래부터 이러한 스윙 현상을 방지하기 위한 다양한 패턴 형성 방법이 제안된 바 있다.
이러한 방법으로는 우선, 감광막에 빛에 대한 흡수율이 큰 염료를 첨가하여, 감광막 자체가 빛을 흡수하도록 함으로써, 간섭 현상의 발생을 방지하고, 이에 따라, 스윙 현상을 방지하는 방법이 있다. 그러나, 이러한 방법은 간섭 현상을 줄일 수는 있으나, 해상도 및 초점의 손실을 가져올 수 있는 단점이 있다. 이 때문에, 이러한 감광막을 사용하여 패턴을 형성할 경우, 패턴에 불량을 초래할 수 있으며, 이에 따라, 소자 자체에 불량을 초래할 수 있는 문제점이 있었던 것이 사실이다.
이러한 문제점으로 인하여, 스윙 현상을 방지하기 위한 다른 방법으로써 감광막의 상부에 무반사층을 적용하여, 감광막과 공기와의 계면에서 빛의 반사를 줄임으로써, 간섭 현상의 발생을 막는 방법이 제안된 바 있다. 그러나, 이러한 방법을 사용할 경우에는 상기와 같은 스윙 현상은 어느 정도 방지할 수 있으나, 감광막과 기판과의 계면에서 일어나는 빛의 반사 및 이에 의한 노칭 현상은 방지할 수 없는 문제점이 여전히 존재하였으며, 이에 따라, 역시 패턴에 불량을 초래할 수 있었던 것이 사실이다.
이 때문에, 감광막의 하부에 무반사층을 적용하는 방법이 제안된 바도 있으나, 이러한 방법을 사용할 경우, 감광막과 기판과의 계면에서 일어나는 반사 또는 이에 의한 노칭 현상은 방지할 수 있으나, 감광막과 공기와의 계면에서 일어나는 반사 현상은 방지할 수 없어서, 감광막에서의 간섭 현상으로 인해 일어나는 스윙 형상은 제대로 제어할 수 없게 된다.
이러한 종래 기술의 문제점으로 인하여, 감광막 내에서의 간섭 현상으로 인하여 일어나는 스윙 현상을 제어할 수 있으면서도, 감광막과 공기와의 계면에서 일 어나는 반사 현상 및 이에 의한 노칭 현상을 방지할 수 있어서, 반도체 소자의 신뢰성 및 수율을 증가시킬 수 있는 패턴 형성 방법이 절실히 요구되어 왔다.
이에 본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여, 패턴 형성 공정시 감광막의 상, 하부에 각각 무반사층 박막을 적용함으로써, 감광막과 공기와의 계면에서의 빛의 반사를 최소화 할 수 있어서, 감광막 내에서의 간섭 현상에 의한 스윙 현상을 방지할 수 있는 동시에, 감광막과 기판과의 계면에서 발생하는 반사 현상 및 이에 의한 노칭 현상을 방지할 수 있는 반도체 소자의 패턴 형성 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 하부 구조가 형성된 반도체 기판의 상부에 하부 무반사층 박막을 증착하는 단계;
상기 하부 무반사층 박막의 상부에 감광막을 증착하는 단계;
상기 감광막의 상부에 상부 무반사층 박막을 증착하는 단계; 및
상기 반사층 박막 및 감광막에 대해 식각을 진행함으로써, 패턴을 형성하는 단계로 구성됨을 특징으로 하는 반도체 소자의 패턴 형성 방법을 제공한다.
즉, 상기와 같은 본 발명에 의한 패턴 형성 방법에 따르면, 상기 상부 무반사층 박막은 빛의 파형이 밀리는 현상을 방지(phase shift cancellation)함으로써, 감광막 상부에서 빛의 반사를 방지하고, 이에 따라, 감광막 내에서의 간섭 현상을 억제하는 역할을 하게되며, 하부 무반사층 박막은 감광막을 통하여 유입되는 빛을 흡수(light absorption)함으로써, 감광막과 기판과의 계면에서 일어나는 반사 현상 및 이에 의한 노칭 현상을 방지하는 역할을 하게 되는 바, 이러한 상, 하부 무반사층 박막의 작용으로 인하여, 스윙 현상 및 노칭 현상을 동시에 제어할 수 있어서, 회로 선폭의 변화를 최소화할 수 있게 되는 것이다.
상기 본 발명에 의한 패턴 형성 방법에 있어서, 상부 무반사층 박막은 실리콘옥시나이트라이드(SiON) 계열의 무기 물질을 사용하여 증착함이 바람직하며, 상기 물질을 증착함에 있어서는 통상의 증착 방법을 이용할 수 있으나, 특히, PECVD(Plasma-enhanced chemical vapor deposition) 방법을 이용하여 증착함이 바람직하다.
또한, 상기 무반사 박막층의 두께는 248nm DUV 리소그래피의 경우, 200 내지 600Å의 범위로 함이 바람직하다. 이러한 두께로 적용함으로써, 반사율을 최소화할 수 있으며, 다른 리소그래피 공정에 적용하는 경우에는 하기의 식에 의하여, 바람직한 적용 두께를 계산할 수 있다.
dTARC=λ/4nTARC.........식 1
nTARC=(nResist)1/2........식 2
상기 식에서, dTARC는 상부 무반사층 박막의 두께(nm)이고, λ는 빛의 파장(KrF의 경우는 248nm)이며, nTARC는 상부 문반사층 박막의 굴절율이고, nResist는 감광막의 굴절율이다.
그리고, 상기 본 발명에 의한 패턴 형성 방법에 있어서, 하부 무반사층 박막은 플로오르화실리콘나이트라이드(SiNxF) 또는 하기의 화학식 1의 구조를 가지는 폴리디페닐실란 공중합체(Polydiphenylsilane copolymer)를 이용하여 증착함이 바람직하며, 이를 증착함에 있어서는 역시 통상의 증착 방법을 사용할 수 있으나, 플로오르화실리콘나이트라이드를 사용하는 경우에는 ICPCVD(Inductively coupled plasma-enduced chemical vapor deposition) 방법을 이용하여 증착함이 바람직하다.
(화학식 1)
Figure 112002007421910-pat00001
상기 플로오르화실리콘나이트라이드를 이용하여 하부 무반사층 박막을 증착하는 방법을 살펴보면, 실리콘하이드라이드(SiH4), 질소(N2), 아르곤(Ar), 니트로젠플로라이드(NF3)를 ICPVD 반응로로 유입시킨후, 200-300℃의 온도에서 200-600Å의 두께로 증착하게 되는 것이다.
즉, 상기 패턴 형성 방법에 있어서는 반도체 소자의 패턴을 형성함에 있어서, 감광막의 상부에 실리콘옥시나이트라이드와 같이 빛의 파형이 밀리는 현상을 방지할 수 있는 물질로 구성된 무반사층 박막을 증착함으로써, 감광막과 공기와의 계면에서 빛의 반사가 일어나는 것을 방지할 수 있어서, 감광막 내에서의 간섭 현상 및 이에 의한 스윙 현상을 방지할 수 있는 동시에, 감광막의 하부에 플로오르화실리콘나이트라이드 또는 상기 화학식 1의 구조를 가지는 폴리디페닐실란 공중합체 와 같이 빛을 흡수할 수 있는 물질로 구성된 하부 무반사층 박막을 증착함으로서, 감광막과 기판과의 계면에서 반사가 일어나는 것을 방지할 수 있는 바, 이에 의하여, 노칭 현상을 방지할 수 있게 되는 것이다.
상기에서 볼 수 있는 바와 같이, 본 발명의 패턴 형성 방법에 따르면, 빛의 파형이 밀리는 현상을 방지할 수 있는 상부 무반사층 박막 및 감광막을 통하여 유입되는 빛을 흡수할 수 있는 하부 무반사층 박막을 감광막의 상, 하부에 각각 적용함으로써, 리소그래피 공정 중 회로 선폭의 변화를 최소화할 수 있으며, 이에 따라, 회로 선폭의 변화에 의한 소자 특성의 저하를 방지할 수 있다.
또한, 본 발명에 의한 패턴 형성 방법에 있어서는 기존에 제안되었던 무반사층 구조에 비해 두께 조절의 마진 폭이 커서 공정이 쉽게 될 수 있으며, 플로오르화실리콘나이트라이드를 사용하여 하부 무반사층 박막을 형성하는 경우, 상기 화합물에 포함된 플로오르의 농도를 조절함으로써, 굴절률 및 소멸 계수를 쉽게 조절할 수 있는 바, 어떠한 공정에서도 감광막과의 간섭으로 생기는 간섭 현상을 최소화할 수 있게 된다.

Claims (7)

  1. 하부 구조가 형성된 반도체 기판의 상부에, 플로오르화실리콘나이트라이드(SiNxF) 또는 하기의 화학식 1의 구조를 가지는 폴리디페닐실란 공중합체 (Polydiphenylsilane copolymer)를 이용하여 하부 무반사층 박막을 증착하는 단계;
    상기 하부 무반사층 박막의 상부에 감광막을 증착하는 단계;
    상기 감광막의 상부에 상부 무반사층 박막을 증착하는 단계; 및
    상기 반사층 박막 및 감광막에 대해 식각을 진행함으로써, 패턴을 형성하는 단계로 구성됨을 특징으로 하는 반도체 소자의 패턴 형성 방법.
    (화학식 1)
    Figure 112008010125988-pat00003
  2. 제 1 항에 있어서, 상기 상부 무반사층 박막은 실리콘옥시나이트라이드(SiON)로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  3. 제 2 항에 있어서, 상기 상부 무반사층 박막은 PECVD(Plasma-enhanced chemical vapor deposition) 방법을 이용하여 증착함을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  4. 제 1 항에 있어서, 상기 상부 무반사층 박막은 200 내지 600Å의 두께로 증착함을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  5. 삭제
  6. 제 1 항에 있어서, 플로오르화실리콘나이트라이드를 사용하여 하부 무반사층 박막을 증착하는 경우에는 ICPCVD(Inductively coupled plasma-enduced chemical vapor deposition) 방법을 이용하여 상기 하부 무반사층 박막을 증착함을 특징으로 하는 반도체 소자의 패턴 형성 방법.
  7. 제 1 항에 있어서, 상기 하부 무반사층 박막은 200-600Å의 두께로 증착함을 특징으로 하는 반도체 소자의 패턴 형성 방법.
KR1020020013760A 2002-03-14 2002-03-14 반도체 소자의 패턴 형성 방법 KR100842737B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020013760A KR100842737B1 (ko) 2002-03-14 2002-03-14 반도체 소자의 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020013760A KR100842737B1 (ko) 2002-03-14 2002-03-14 반도체 소자의 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20030073964A KR20030073964A (ko) 2003-09-19
KR100842737B1 true KR100842737B1 (ko) 2008-07-01

Family

ID=32224747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020013760A KR100842737B1 (ko) 2002-03-14 2002-03-14 반도체 소자의 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100842737B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970017935A (ko) * 1995-09-11 1997-04-30 김광호 미세 패턴 형성 방법
KR19990060897A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 제조 방법
KR20000003358A (ko) * 1998-06-27 2000-01-15 김영환 반도체 장치의 미세 패턴 형성방법
KR20000001166A (ko) * 1998-06-09 2000-01-15 김영환 레지스트 패턴 형성방법
JP2000195791A (ja) * 1998-12-28 2000-07-14 Infineon Technol North America Corp リソグラフにおいてレジストの反射率を減少させる方法
KR20010021370A (ko) * 1999-08-25 2001-03-15 나카네 히사시 포토리소그라피패터닝용 다층체

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970017935A (ko) * 1995-09-11 1997-04-30 김광호 미세 패턴 형성 방법
KR19990060897A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 제조 방법
KR20000001166A (ko) * 1998-06-09 2000-01-15 김영환 레지스트 패턴 형성방법
KR20000003358A (ko) * 1998-06-27 2000-01-15 김영환 반도체 장치의 미세 패턴 형성방법
JP2000195791A (ja) * 1998-12-28 2000-07-14 Infineon Technol North America Corp リソグラフにおいてレジストの反射率を減少させる方法
KR20010021370A (ko) * 1999-08-25 2001-03-15 나카네 히사시 포토리소그라피패터닝용 다층체

Also Published As

Publication number Publication date
KR20030073964A (ko) 2003-09-19

Similar Documents

Publication Publication Date Title
JP3320685B2 (ja) 微細パターン形成方法
JP3315345B2 (ja) 半導体装置の製造方法
US6787452B2 (en) Use of amorphous carbon as a removable ARC material for dual damascene fabrication
KR100304708B1 (ko) 이중층 반사방지막을 갖는 반도체소자 및 그 제조방법
US5677111A (en) Process for production of micropattern utilizing antireflection film
KR20110043652A (ko) 리버스 톤 상의 형성을 위한 하드마스크 공정
US6653735B1 (en) CVD silicon carbide layer as a BARC and hard mask for gate patterning
US5670297A (en) Process for the formation of a metal pattern
JP2000089471A (ja) レジストパターンの形成方法
JP3031896B2 (ja) フォトリソグラフィー法の実行過程での反射の影響の低減方法
TW479293B (en) ARC for improving CD control
KR100842737B1 (ko) 반도체 소자의 패턴 형성 방법
JP2897569B2 (ja) レジストパターン形成時に用いる反射防止膜の条件決定方法と、レジストパターン形成方法
KR100242464B1 (ko) 반도체 소자의 반사 방지막 형성방법
JP3339156B2 (ja) 微細パターンの製造方法と半導体装置の製造方法
JPH0851072A (ja) レジストパターン形成方法および反射防止膜形成方法
JPH1131650A (ja) 反射防止膜、被処理基板、被処理基板の製造方法、微細パターンの製造方法、および半導体装置の製造方法
JP2897692B2 (ja) レジストパターン形成方法、反射防止膜形成方法、反射防止膜および半導体装置
JPH06224118A (ja) 微細パターン形成方法
CN1414612A (zh) 抗反射膜SiON表面氢等离子体处理方法
JP3257245B2 (ja) 微細パターンの形成方法
JPH0855791A (ja) レジストパターン形成方法および反射防止膜形成方法
KR100562323B1 (ko) 반도체 소자 및 그 제조방법
KR100720500B1 (ko) 반사방지막을 제거한 미세 금속 배선 형성 방법
KR100241534B1 (ko) 반도체 소자의 반사방지막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee