KR100839376B1 - 다공성 실리콘 및 이의 제조방법 - Google Patents

다공성 실리콘 및 이의 제조방법 Download PDF

Info

Publication number
KR100839376B1
KR100839376B1 KR1020070002121A KR20070002121A KR100839376B1 KR 100839376 B1 KR100839376 B1 KR 100839376B1 KR 1020070002121 A KR1020070002121 A KR 1020070002121A KR 20070002121 A KR20070002121 A KR 20070002121A KR 100839376 B1 KR100839376 B1 KR 100839376B1
Authority
KR
South Korea
Prior art keywords
silicon
pores
pore
present
porous silicon
Prior art date
Application number
KR1020070002121A
Other languages
English (en)
Inventor
임상우
이영환
설용건
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020070002121A priority Critical patent/KR100839376B1/ko
Priority to EP20070123736 priority patent/EP1942520A3/en
Priority to US11/967,138 priority patent/US7972687B2/en
Priority to JP2008001385A priority patent/JP4637920B2/ja
Application granted granted Critical
Publication of KR100839376B1 publication Critical patent/KR100839376B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/32—Anodisation of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • H01L33/346—Materials of the light emitting region containing only elements of Group IV of the Periodic Table containing porous silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/24996—With internal element bridging layers, nonplanar interface between layers, or intermediate layer of commingled adjacent foam layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/249969—Of silicon-containing material [e.g., glass, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Pressure Sensors (AREA)
  • Weting (AREA)
  • Silicon Compounds (AREA)
  • Porous Artificial Stone Or Porous Ceramic Products (AREA)

Abstract

본 발명은 실리콘의 상단면을 관통하는 제 1 기공(11); 상기 제 1 기공(11)의 하단면을 관통하며, 제 1 기공(11)의 직경보다 크거나 작도록 형성되는 제 2 기공(12); 상기 제 2 기공(12)의 하단면을 관통하며, 제 1 기공(11)의 직경과 동일 또는 유사한 크기로 형성되는 제 3 기공(13); 상기 제 1 기공(11), 제 2 기공(12), 제 3 기공(13)으로 구성되는 기공부(11, 12, 13)를 하나 이상 포함한 것을 특징으로 하는 수직정렬형 다공성 실리콘에 관한 것이다.
본 발명에 따라 실리콘에 이중구조를 갖는 기공부를 형성시킴으로써, 종래의 다공성 실리콘에 비하여 표면적이 향상된 실리콘을 가질 수 있을 뿐만 아니라, 각 기공별로 전자소재의 주입이 가능하여 주입된 전자소재의 경계선을 용이하게 형성시킬 수 있는 효과가 있다.
다공성 실리콘, 반도체 소자, 기공, 전기저항치, 확산, 이온 주입

Description

다공성 실리콘 및 이의 제조방법{Porous silicon and Preparation Method Thereof}
도 1은 종래의 산화막이 형성된 단결정 실리콘을 나타내는 단면도,
도 2는 본 발명에 따른 산화막이 제거된 단결정 실리콘을 나타내는 단면도,
도 3A은 본 발명에 따른 확산 후 단결정 실리콘의 불순물 농도구배를 나타내는 단면도,
도 3B는 본 발명에 따른 이온 주입 후 단결정 실리콘의 불순물 농도구배를 나타내는 단면도,
도 4A는 본 발명에 따른 확산 후 단결정 실리콘의 전기저항치의 구배를 나타내는 단면도,
도 4B는 본 발명에 따른 이온 주입 후 단결정 실리콘의 전기저항치의 구배를 나타내는 단면도,
도 5A는 본 발명에 따른 확산 후 단결정 실리콘의 두께에 따른 전기 저항층을 나타내는 단면도,
도 5B는 본 발명에 따른 이온 주입 후 단결정 실리콘의 두께에 따른 전기 저항층을 나타내는 단면도,
도 6A는 본 발명에 따른 확산 후 양극산화에 의해 실리콘 표면부에 기공이 형성되는 것을 나타내는 단면도,
도 6B는 본 발명에 따른 이온 주입 후 양극산화에 의해 실리콘 표면부에 기공이 형성되는 것을 나타내는 단면도,
도 7A는 본 발명에 따른 확산 후 양극산화에 의해 실리콘 중단부에 기공이 형성되는 것을 나타내는 단면도,
도 7B는 본 발명에 따른 이온 주입 후 양극산화에 의해 실리콘 중단부에 기공이 형성되는 것을 나타내는 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
2 : 실리콘 4 : 산화막
6 : 실리콘 상단부 8 : 실리콘 중단부
10 : 실리콘 하단부 11 : 제 1 기공
12 : 제 2 기공 13 : 제 3 기공
14 : 고저항층 16, 16' : 제 1 단차부
18, 18' : 제 2 단차부
본 발명은 단차가 구비된 다공성 실리콘 및 이의 제조방법에 관한 것으로서, 보다 상세하게는 실리콘에 확산 또는 이온주입을 실시한 후 양극산화를 통하여 단차가 구비된 기공을 형성하는 수직정렬형 다공성 실리콘 및 이의 제조방법에 관한 것이다.
다공성 실리콘은 구조의 특이성 뿐 아니라, 뛰어난 부피비 및 표면적을 가지고 있으므로 다공성 실리콘의 제조와 이를 이용한 신기술의 개발이 주목받고 있다.
또한 최근에는 다공성 실리콘을 이용한 발광소자, 다이오드, 고기능성 센서, 박막전극, 집적회로, 연료전지 등의 개발 및 연구가 곳곳에서 진행되고 있다. 이러한 연구는 다공성 실리콘의 특성을 연구하는 측면에서 볼 때, 다공성 실리콘의 물리적인 성질을 이용하는 방법, 표면적을 이용하는 방법, 전기적 성질을 이용하는 방법이 연구되고 있다.
이러한 일례로서, 대한민국특허 제 0392152호는 액침되고 이의 일부 또는 전부가 결정성인 다공성 반도체 재료를 제조하는 단계를 포함하는 다공성 반도체 재료의 제조방법으로서, 다공성 반도체 재료를 초임계 건조공정으로 건조시키는 단계를 추가로 포함하는 다공성 반도체 재료의 제조방법을 개시하고 있다.
또한, 대한민국공개특허 제 10-1998-032008호는 외부 표면이 고분자로 코팅되어 있어서 대기중에서 매우 안정한 특성을 갖는 다공성 실리콘 및 그 제조방법을 개시하고 있다.
상기 다공성 실리콘은 단결정 실리콘을 불산(HF) 용액에 침지시킨 상태에서 전기화학적으로 양극산화함으로써 제조할 수 있는 바, 다공성 실리콘의 제조에 있어서의 주된 변수는 실리콘의 전기저항치와 전류밀도이다. 그러나 실제로는 전기저항치와 전류밀도 이외에도 다양한 변수들이 다공성 실리콘의 기공 크기와 구조에 영향을 주지만, 이러한 변수들이 실제로 기공의 형성 과정에 어떻게 영향을 미치는지에 대하여는 아직 명확한 메커니즘이 규명되지 않고 있다.
결과적으로, 다공성 실리콘의 제조에 있어서 형성되는 기공의 크기는 대체로 기존실험이나 경험을 이용하여 추산하는 경우가 대부분이므로 기존의 방법으로 형성시킨 다공성 실리콘은 원하는 기공형태가 나오지 않는 경우가 흔하며, 정렬상태가 불량한 문제점이 있다.
또한, 다공성 실리콘의 제조 및 활용 공정 중에서 에피텍셜 성장, 또는 밀봉공정 등 불필요한 공정이 첨가되는 문제점이 있다.
이러한 불필요한 공정은 자원 및 에너지를 낭비하는 것이기도 하지만, 결과적으로 사용하고자 하는 목적의 다공질층 이외에 여러 불필요한 층이 불가피하게 형성되는 원인이 된다.
본 발명은 전술한 문제점을 해결하기 위해 도출된 것으로서, 실리콘에 불순물 주입을 실시하고 전해질액에 침지시킨 후 양극산화를 통하여 실리콘의 전기저항 치를 변화시킴으로써 기공의 직경을 조절하거나 실리콘 두께방향으로 직경이 달라지는 각 기공이 정렬되도록 형성된 수직정렬형 다공성 실리콘 및 이의 제조방법을 제공하는데 기술적 과제가 있다.
한 가지 관점에서, 본 발명은 실리콘의 상단면을 관통하는 제 1 기공; 상기 제 1 기공의 하단면을 관통하며, 제 1 기공의 직경보다 크거나 작도록 형성되는 제 2 기공; 상기 제 2 기공의 하단면을 관통하며, 제 1 기공의 직경과 동일 또는 유사한 크기로 형성되는 제 3 기공; 상기 제 1 기공, 제 2 기공, 제 3 기공으로 구성되는 기공부를 하나 이상 포함한 것을 특징으로 하는 수직정렬형 다공성 실리콘을 제공한다.
다른 관점에서, 본 발명은 (ⅰ) 실리콘에 불순물을 주입하는 단계; (ⅱ) 상기 불순물이 주입된 실리콘을 전해질액으로 양극산화하여 실리콘에 기공을 형성하는 단계 및 (ⅲ) 기공이 형성된 실리콘을 건조하는 단계를 포함하는 것을 특징으로 하는 수직정렬형 다공성 실리콘의 제조방법을 제공한다.
본 발명에 따른 제 1 기공은 실리콘 상단부에 형성된 것으로서, 실리콘 상단면을 관통하도록 구비되며, 어떠한 형태로 형성되어도 무방하지만, 바람직하게는 육각기둥 또는 원통형으로 형성되는 것이 좋다.
본 발명에 따른 제 2 기공은 실리콘 중단부에 형성된 것으로서, 상기 제 1 기공의 하단면을 관통하며, 제 1 기공의 직경보다 크거나 작도록 형성되며, 어떠한 형태로 형성되어도 무방하지만, 바람직하게는 육각기둥 또는 원통형으로 형성되는 것이 좋다.
본 발명에 따른 제 3기공은 실리콘 하단부에 형성된 것으로서, 상기 제 2 기공의 하단면을 관통하고, 제 1 기공의 직경과 동일 또는 유사한 크기로 형성되며, 어떠한 형태로 형성되어도 무방하지만, 바람직하게는 육각기둥 또는 원통형으로 형성되는 것이 좋다.
상기 제 1 기공, 제 2 기공, 제 3 기공으로 구성된 기공부는 종래의 수직방향으로만 정렬된 다공성 실리콘보다 표면적이 증가될 뿐만 아니라, 기공부 내부에 주입되는 전자소재, 예컨대 백금, 내피온 등이 각 기공별로 주입될 수 있으므로 주입되는 전자소재의 경계선을 용이하게 형성시킬 수 있다.
실리콘에 주입된 불순물에 따라 실리콘에 저항치구배가 형성되고, 상기 저항치구배에 따라 다공의 직경이 조절되고 실리콘 두께방향의 직경이 조절되는 바, 고저항층이 형성된 일단부에 큰 기공이 형성되고 저저항층이 형성된 타단부에 작은 기공이 형성된다.
본 발명에 따른 전해질액은 불순물이 주입된 실리콘에 전류가 용이하게 흐르도록 하여 실리콘이 양극산화되도록 하는 것으로서, 이러한 목적으로 사용되는 것이라면 어떠한 것을 사용하여도 무방하다.
여기서, 상기 전해질액은 불소 또는 불산을 포함한 용액이 사용될 수 있다.
불소를 포함한 용액은 암모늄 플로라이드 등이 사용될 수 있고, 불산을 포함한 용액은 불산 100중량%로 구성되거나, 불산에 다이메틸포름아마이드 등을 첨가하 여 구성될 수 있다.
전술한 구성을 갖는 본 발명에 따른 수직정렬형 다공성 실리콘의 제조방법은 (ⅰ) 실리콘에 불순물을 주입하는 단계; (ⅱ) 상기 불순물이 주입된 실리콘을 전해질액으로 양극산화하여 실리콘에 기공을 형성하는 단계 및 (ⅲ) 기공이 형성된 실리콘을 건조하는 단계를 포함한다.
본 발명에 따른 단계 (ⅰ)은 실리콘에 불순물을 주입하는 단계로서, 상기 실리콘에 불순물이 주입되면 실리콘은 두께방향에 따라 불순물의 농도구배가 형성된다. 이때, 불순물 주입은 이온 주입 또는 확산을 통하여 수행될 수 있다.
여기서, 이온 주입을 통한 불순물을 주입하는 단계는 상온에서 수행되고, 확산을 통한 불순물을 주입하는 단계는 900 내지 1200℃의 온도범위에서 수행된다.
확산을 통한 불순물 주입단계의 경우에는 실리콘 중단부에서 불순물의 농도가 가장 낮고 표면부 예컨대, 실리콘 상단부 및 실리콘 하단부로 갈수록 농도가 상승되며, 이온 주입한 불순물 주입단계의 경우에는 실리콘 표면부, 예컨대 실리콘 상단부 및 실리콘 하단부에서 불순물의 농도가 가장 낮고 실리콘 중단부로 갈수록 농도가 상승된다. 따라서, 확산을 통한 실리콘은 중단부에서 저항치가 가장 높고, 표면부로 갈수록 저항치가 감소되는 실리콘 두께방향으로 저항구배가 형성되고, 이온 주입을 실시한 실리콘은 중단부에서 저항치가 가장 낮고, 표면부로 갈수록 저항치가 상승하는 저항구배가 형성된다.
이때, 상기 이온 주입에 사용되는 이온화된 원자는 원소주기율표상의 3족 또는 5족 중 어느 것을 사용하여도 무방하지만, 바람직하게는 붕소(B)원자를 사용하 는 것이 좋다.
또한, 상기 확산을 통한 불순물 주입단계에 사용되는 불순물은 확산을 통하여 실리콘에 저항구배를 형성할 수 있는 것이라면 어떠한 것을 사용하여도 무방하지만, 바람직하게는 붕소 또는 붕소를 포함한 3족 또는 5족 함유 가스를 사용하는 것이 좋다.
전술한 바와 같이 형성된 저항구배로 인하여 상기 실리콘은 두께방향에 대해 약 3 개의 주요층으로 분리가 되는 바, 확산을 실시하면 실리콘 중단부에 고저항층이 형성되고, 이온 주입을 실시하면 실리콘 표면부에 고저항층이 형성된다. 이때, 전기저항층은 뚜렷한 경계선 없이 전기저항치의 구배로서 관찰된다.
한편, 실리콘으로 사용되는 일반적인 단결정 실리콘은 겉표면에 산화막이 형성되어 있으므로 실리콘에 불순물을 주입하는 단계 (ⅰ)에 앞서 실리콘의 겉표면에 형성된 산화막을 제거하는 실리콘 에칭단계를 실시할 수 있다.
상기 에칭단계를 통하여 산화막이 제거된 실리콘의 전기저항치는 각각의 실리콘에 따라 다르며, 특별한 공정을 거치지 않는 한, 실리콘 전반에 걸쳐 일정하다.
본 발명에 따른 단계 (ⅱ)는 단계 (ⅰ)을 통해 불순물이 주입된 실리콘을 전해질액으로 양극산화하여 실리콘에 기공을 형성하는 단계로서, 상기 전해질액에 전류를 가하여 실리콘을 양극산화함으로써 기공을 형성시킨다. 이때, 상기 전류밀도는 0.1 내지 50 mA/cm2의 범위에서 수행될 수 있다.
여기서, 전해질액은 불소 또는 불산을 포함하는 용액 등이 사용될 수 있다.
상기 불산을 포함한 용액은 불산 100중량%로 구성되거나, 불산 10 내지 90중량%와 다이메틸포름아마이드(DMF) 10 내지 90중량%로 구성될 수 있으며, 바람직하게는 불산 20중량%와 다이메틸포름아마이드 80중량%로 이루어진 용액을 사용하는 것이 좋다. 필요에 따라, 상기 불산을 포함한 용액은 아세톤니트릴이 더 포함되어 구성될 수 있다.
상기 실리콘은 그 상단부, 중단부, 하단부에 따라 전기저항치가 달라지므로 양극산화를 통하여 형성되는 기공의 직경의 크기는 실리콘 상단부, 중단부, 하단부에 따라 달라질 수 있다.
그러나, 전기저항치는 상기 실리콘 상단부와 실리콘 하단부에서 동일 또는 유사하므로 실리콘 상단부와 실리콘 하단부에 형성된 직경의 크기는 동일 또는 유사하게 형성된다.
본 발명에 따른 단계 (ⅲ)은 실리콘을 양극산화하는 단계 (ⅱ)를 통과하여 기공이 형성된 실리콘을 건조하는 단계로서, 상기 실리콘을 0 내지 50℃의 온도 하에서 30 내지 60분 동안 건조시킨다.
필요에 따라, 실리콘을 양극산화하는 단계와 건조하는 단계 사이에는 실리콘의 잔류용매를 제거하기 위하여 실리콘을 물 또는 알코올로 세척하는 세척단계가 더 포함될 수 있다.
전술한 제조방법을 통하여 제조된 수직정렬형 다공성 실리콘은 실리콘에 직 경이 다른 기공이 구비되어 이중구조를 갖는 기공부를 형성시킴으로써, 종래의 다공성 실리콘에 비하여 표면적이 향상된 실리콘을 가질 수 있을 뿐만 아니라, 접촉시키는 물체의 경계선을 용이하게 형성시킬 수 있다.
또한, 입체적인 전기적 성질을 나타낼 수 있기 때문에 진보된 전자소자로서 기능을 수행할 수 있고, 두께 방향에 따른 기공의 직경 차이로 인한 표면적 차이와 다공도의 차이로 인하여 연료전지에 용이하게 사용될 뿐만 아니라, 센서의 감지 능력을 향상시킬 수 있다.
아울러, 나노선 제작을 위한 주형으로 이용될 경우 이중구조를 갖는 나노선의 제작이 가능하며, 다공성 실리콘의 기공이 이중구조를 가지면 두께 방향으로의 광학적 성질이 달라지므로 발광소자와 발광다이오드의 표현기술을 향상시킬 수 있다.
본 발명에 따른 수직정렬형 다공성 실리콘은 발광소자, 다이오드, 고기능성 센서, 박막전극, 집적회로, 연료전지 등에 사용될 수 있다.
특정 양태로서, 본 발명에 따른 수직정렬형 다공성 실리콘은 실리콘 중단부에 형성된 기공에 백금(Pt)을 삽입하고, 실리콘 상단부 및 하단부에 내피온(Nafion)을 삽입하여 연료전지에 활용하면 기존의 실리콘기판 또는 다공성 실리콘에 비하여 우수한 효과를 나타낼 수 있다.
필요에 따라, 본 발명에 따른 수직정렬형 다공성 실리콘 및 이의 제조방법에서 실리콘 대신 4족 원소 화합물 또는 알루미늄 등을 사용하여 기공부가 구비되는다공성 전자재료를 제조할 수 있다.
이하 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 그러나 하기의 설명은 오로지 본 발명을 구체적으로 설명하기 위한 것으로 하기 설명에 의해 본 발명의 범위를 한정하는 것은 아니다.
도 2는 본 발명에 따른 산화막이 제거된 단결정 실리콘을 나타내는 단면도, 도 3A은 본 발명에 따른 확산 후 단결정 실리콘의 불순물 농도구배를 나타내는 단면도, 도 3B는 본 발명에 따른 이온 주입 후 단결정 실리콘의 불순물 농도구배를 나타내는 단면도, 도 4A는 본 발명에 따른 확산 후 단결정 실리콘의 전기저항치의 구배를 나타내는 단면도, 도 4B는 본 발명에 따른 이온 주입 후 단결정 실리콘의 전기저항치의 구배를 나타내는 단면도, 도 5A는 본 발명에 따른 확산 후 단결정 실리콘의 두께에 따른 전기 저항층을 나타내는 단면도, 도 5B는 본 발명에 따른 이온 주입 후 단결정 실리콘의 두께에 따른 전기 저항층을 나타내는 단면도, 도 6A는 본 발명에 따른 확산 후 양극산화에 의해 실리콘 표면부에 기공이 형성되는 것을 나타내는 단면도, 도 6B는 본 발명에 따른 이온 주입 후 양극산화에 의해 실리콘 표면부에 기공이 형성되는 것을 나타내는 단면도, 도 7A는 본 발명에 따른 확산 후 양극산화에 의해 실리콘 중단부에 기공이 형성되는 것을 나타내는 단면도, 도 7B는 본 발명에 따른 이온 주입 후 양극산화에 의해 실리콘 중단부에 기공이 형성되는 것을 나타내는 단면도로서 함께 설명한다.
도 2 내지 도 7에 도시된 바와 같이, 본 발명에 따른 수직정렬형 다공성 실리콘은 실리콘의 상단면을 관통하는 제 1 기공(11); 상기 제 1 기공(11)의 하단면 을 관통하며, 제 1 기공(11)의 직경보다 크거나 작도록 형성되는 제 2 기공(12); 상기 제 2 기공(12)의 하단면을 관통하며, 제 1 기공(11)의 직경과 동일 또는 유사한 크기로 형성되는 제 3 기공(13); 상기 제 1 기공(11), 제 2 기공(12), 제 3 기공(13)으로 구성되는 기공부(11, 12, 13)를 하나 이상 포함된다.
도 1에 도시된 바와 같이, 일반적인 단결정 실리콘(2)은 겉표면에 산화막(4)이 형성되어 있고, 상기 산화막(4)은 실리콘(2)의 양극산화를 방해할 수 있으므로 본 발명에 따른 다공성 실리콘(2)의 제작에 앞서 상기 산화막(4)은 도 2와 같이 에칭공정을 통하여 제거할 수 있다.
본 발명에 따른 실리콘(2)은 확산을 통하여 불순물을 주입하는 경우 도 3A에 도시된 바와 같이, 실리콘 중단부(8)에서 불순물의 농도가 가장 낮고, 실리콘 표면부(6, 10) 예컨대, 실리콘 상단부(6) 및 실리콘 하단부(10)로 갈수록 농도가 증가되는 농도구배가 형성되며, 이온 주입을 통하여 불순물을 주입하는 경우 도 3B에 도시된 바와 같이, 실리콘 중단부(8)에서 불순물의 농도가 가장 높고, 실리콘 표면부(6, 10)로 갈수록 농도가 감소되는 농도구배가 형성된다. 이때, 도 3A 및 도3B의 가로방향은 불순물의 농도를 나타내는 바, 오른쪽으로 갈수록 높은 농도를 나타내고, 세로방향은 실리콘(2)의 두께를 나타낸다.
따라서, 확산한 실리콘(2)은 도 4A에 도시된 바와 같이, 실리콘 중단부(8)에서 저항치가 가장 높고, 실리콘 표면부(6, 10)로 갈수록 저항치가 감소되는 저항구배가 형성되며, 이온 주입이 실리콘(2)은 도 4B에 도시된 바와 같이, 실리콘은 실리콘 중단부(8)에서 저항치가 가장 낮고, 실리콘 표면부(6, 10)로 갈수록 저항치가 증가되는 저항구배가 형성된다.
여기서, 이온 주입이란 이온화된 원자를 수십 내지 수백 kV로 가속하여 실리콘(2)에 강제적으로 주입하여, 실리콘(2)의 표면에서 재료의 조성, 결합 상태, 결정 구조 등을 변화시킴으로써 경도, 내마모, 내부식, 내피로성을 향상시키는 것을 의미한다.
또한, 확산이란 분자의 무작위운동에 의해 고농도 영역에서 저농도 영역으로 물질의 순수 흐름이 일어나는 과정을 의미하는 것으로서, 본 발명에서는 실리콘(2)을 약 1000℃로 가열한 후, 가스에 노출시킴으로써 이루어진다.
이때, 상기 가스는 원소주기율표상의 3족 또는 5족 중 어느 하나가 포함된 가스를 사용할 수 있지만, 바람직하게는 붕소가 포함된 가스를 사용한다.
전술한 바와 같이 형성된 저항구배로 인하여 상기 실리콘(2)은 두께 방향으로 3 개의 층, 예컨대 실리콘 상단부(6), 실리콘 중단부(8), 실리콘 하단부(10)로 분리가 되어 실리콘(2)에 확산한 경우는 도 5A에 도시된 바와 같이, 실리콘 중단부(8)에 고저항층(14)이 형성되며, 실리콘(2)에 이온 주입을 실시한 경우는 도 5B에 도시된 바와 같이, 실리콘 표면부(6, 10)에 고저항층(14)이 형성된다.
상기와 같이 확산하여 불순물을 주입한 실리콘(2)은 불소 또는 불산이 포함된 용액, 예컨대 불산(HF) 20중량%와 다이메틸포름아마이드(DMF) 80중량%로 구성된 용액에 침지시켜 양극산화시키면 도 6A 및 7A에 도시된 바와 같이, 전기저항치가 낮은 실리콘 표면부(6, 10)에 제 1 기공(11) 및 제 3 기공(13)이 형성된 후, 전기저항치가 높은 실리콘 중단부(8)에 상기 실리콘 표면부(6, 10)에 형성된 기공(11, 13)보다 큰 기공인 제 2 기공(12)이 형성된다.
또한, 이온 주입을 실시하여 불순물을 주입한 실리콘(2)은 불소 또는 불산이 포함된 용액에 침지시켜 양극산화시키면 도 6B 및 7B에 도시된 바와 같이, 전기저항치가 높은 실리콘 표면부(6, 10)에 제 1 기공(11) 및 제 2 기공(13)이 형성된 후, 전기저항치가 낮은 실리콘 중단부(8)에 상기 실리콘 표면부(6, 10)에 형성된 기공(11, 13)보다 작은 기공인 제 2 기공(12)이 형성된다.
이때, 상기 실리콘 표면부(6, 10)와 실리콘 중단부(8)에는 각각 크기가 다른 기공(11, 12, 13)이 형성되므로 제 1 기공(11) 및 제 3 기공(13)과 제 2 기공(12) 사이에는 단차(16, 16', 18, 18')가 구비된다. 여기서, 단차부(16, 16', 18, 18')는 실리콘의 횡축방향을 기준으로 동일 기공내에서 상하 대칭되는 제 1 단차부(16, 16')와 실리콘 종축방향을 기준으로 동일 기공내에서 상기 제 1 단차부(16, 16')에 좌우로 대칭되는 제 2 단차부(18, 18')로 이루어진다.
이상에서 설명한 바와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모두 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모두 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따라 실리콘에 이중구조를 갖는 기공부를 형성시킴으로써, 종래의 다공성 실리콘에 비하여 표면적이 향상된 실리콘을 가질 수 있을 뿐만 아니라, 각 기공별로 전자소재의 주입이 가능하여 주입된 전자소재의 경계선을 용이하게 형성시킬 수 있는 효과가 있다.

Claims (6)

  1. 실리콘의 상단면을 관통하는 제 1 기공; 상기 제 1 기공의 하단면을 관통하며, 제 1 기공의 직경보다 크거나 작도록 형성되는 제 2 기공; 상기 제 2 기공의 하단면을 관통하며, 제 1 기공의 직경과 동일 또는 유사한 크기로 형성되는 제 3 기공; 상기 제 1 기공, 제 2 기공, 제 3 기공으로 구성되는 기공부를 하나 이상 포함한 것을 특징으로 하는 수직정렬형 다공성 실리콘.
  2. 제 1항에 있어서,
    상기 제 1 기공 및 제 3 기공과 제 2 기공 사이에 단차부가 구비되는 것을 특징으로 하는 수직정렬형 다공성 실리콘.
  3. (ⅰ) 실리콘에 불순물을 주입하는 단계; (ⅱ) 상기 불순물이 주입된 실리콘을 전해질액으로 양극산화하여 실리콘에 기공을 형성하는 단계 및 (ⅲ) 기공이 형성된 실리콘을 건조하는 단계를 포함하는 것을 특징으로 하는 수직정렬형 다공성 실리콘의 제조방법.
  4. 제 3항에 있어서,
    상기 불순물을 주입이 이온 주입 또는 확산을 통하여 수행되는 것을 특징으로 하는 수직정렬형 다공성 실리콘의 제조방법.
  5. 제 3항에 있어서,
    상기 전해질액이 불소 또는 불산을 포함한 용액으로 형성된 것을 특징으로 하는 수직정렬형 다공성 실리콘의 제조방법.
  6. 제 5항에 있어서
    상기 불산을 포함한 용액이 불산 10 내지 90중량%와 다이메틸포름아마이드 10 내지 90중량%로 구성되는 것을 특징으로 하는 수직정렬형 다공성 실리콘의 제조방법.
KR1020070002121A 2007-01-08 2007-01-08 다공성 실리콘 및 이의 제조방법 KR100839376B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070002121A KR100839376B1 (ko) 2007-01-08 2007-01-08 다공성 실리콘 및 이의 제조방법
EP20070123736 EP1942520A3 (en) 2007-01-08 2007-12-19 Porous silicon and method of preparing the same
US11/967,138 US7972687B2 (en) 2007-01-08 2007-12-29 Porous silicon and method of preparing the same
JP2008001385A JP4637920B2 (ja) 2007-01-08 2008-01-08 多孔性シリコン及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070002121A KR100839376B1 (ko) 2007-01-08 2007-01-08 다공성 실리콘 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR100839376B1 true KR100839376B1 (ko) 2008-06-19

Family

ID=39156428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070002121A KR100839376B1 (ko) 2007-01-08 2007-01-08 다공성 실리콘 및 이의 제조방법

Country Status (4)

Country Link
US (1) US7972687B2 (ko)
EP (1) EP1942520A3 (ko)
JP (1) JP4637920B2 (ko)
KR (1) KR100839376B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647263B2 (en) 2010-09-03 2017-05-09 Nexeon Limited Electroactive material
US9871248B2 (en) 2010-09-03 2018-01-16 Nexeon Limited Porous electroactive material

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102211770B (zh) * 2010-04-12 2012-11-28 中国科学院过程工程研究所 利用硅与卤代烃催化反应制备多孔硅材料的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217820A (ja) * 1992-01-30 1993-08-27 Canon Inc 半導体基板及びその作製方法
JPH0846245A (ja) * 1994-07-27 1996-02-16 Sharp Corp 多孔質シリコン発光層の形成法
JP2005183845A (ja) * 2003-12-22 2005-07-07 Canon Inc 多孔質シリコン領域を有する部材、及び、シリコンを含む部材の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9324963D0 (en) 1993-12-06 1994-01-26 Secr Defence Porous semiconductor material
JP3801624B2 (ja) 1993-12-06 2006-07-26 キネテイツク・リミテツド 多孔質半導体材料、多孔質半導体材料を含む発光デバイス、及び多孔質半導体材料製造方法
GB2299204A (en) * 1995-03-20 1996-09-25 Secr Defence Electroluminescent device
KR19980032008A (ko) 1996-10-09 1998-07-25 손욱 다공성 실리콘, 그 제조방법 및 이 다공성 실리콘을 이용하고 있는 전계발광소자
CA2233115C (en) * 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
WO2000042641A1 (fr) * 1999-01-13 2000-07-20 Mitsubishi Denki Kabushiki Kaisha Procede de fabrication d'un dispositif de silicium
JP4027218B2 (ja) * 2002-12-13 2007-12-26 キヤノン株式会社 濾過膜の製造方法
DE602004027521D1 (de) * 2003-10-27 2010-07-15 Panasonic Elec Works Co Ltd Infrarotes licht emittierendes bauelement und gassensor damit
US20060234391A1 (en) * 2005-02-18 2006-10-19 University Of Rochester Optical sensor based on resonant porous silicon structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217820A (ja) * 1992-01-30 1993-08-27 Canon Inc 半導体基板及びその作製方法
JPH0846245A (ja) * 1994-07-27 1996-02-16 Sharp Corp 多孔質シリコン発光層の形成法
JP2005183845A (ja) * 2003-12-22 2005-07-07 Canon Inc 多孔質シリコン領域を有する部材、及び、シリコンを含む部材の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647263B2 (en) 2010-09-03 2017-05-09 Nexeon Limited Electroactive material
US9871248B2 (en) 2010-09-03 2018-01-16 Nexeon Limited Porous electroactive material
KR101831655B1 (ko) * 2010-09-03 2018-02-23 넥세온 엘티디 다공성 전기 활성 물질
US9947920B2 (en) 2010-09-03 2018-04-17 Nexeon Limited Electroactive material

Also Published As

Publication number Publication date
JP2008169484A (ja) 2008-07-24
US20080166538A1 (en) 2008-07-10
EP1942520A2 (en) 2008-07-09
EP1942520A3 (en) 2009-11-11
JP4637920B2 (ja) 2011-02-23
US7972687B2 (en) 2011-07-05

Similar Documents

Publication Publication Date Title
US4874484A (en) Etching method for generating apertured openings or trenches in layers or substrates composed of n-doped silicon
Abd-Elnaiem et al. Parametric study on the anodization of pure aluminum thin film used in fabricating nano-pores template
KR101896266B1 (ko) 경사가 있는 나노기공을 포함하는 이온 다이오드막 및 그 제조 방법
KR100839376B1 (ko) 다공성 실리콘 및 이의 제조방법
KR102495451B1 (ko) 다공성 실리콘 카바이드 구조의 제조 및 에칭을 위한 방법
Zhao et al. The formation mechanism of gradient porous Si in a contactless electrochemical process
Burham et al. Self-adjusting electrochemical etching technique for producing nanoporous silicon membrane
Barillaro et al. A thick silicon dioxide fabrication process based on electrochemical trenching of silicon
Trifonov et al. High‐aspect‐ratio silicon dioxide pillars
US20160372336A1 (en) Method for Manufacturing a Semiconductor Device by Hydrogen Treatment
Colibaba et al. Features of nanotemplates manufacturing on the II-VI compound substrates
Guozheng et al. Influence of etching current density on the morphology of macroporous silicon arrays by photo-electrochemical etching
Sadr et al. Effect of gold electrode annealing on gas sensing properties of nano-and microstructures of macroporous silicon
Quill et al. Current-line oriented pore formation in n-InP anodized in KOH
Astrova et al. Boundary effect in electrochemical etching of silicon
Abramova et al. Nanopore formation during electrolytic etching of silicon in hydrofluoric acid solutions
Cao et al. Origin of mosaic structure obtained during the production of porous silicon with electrochemical etching
JP2015101536A (ja) 貫通細孔アレイを有する多孔質シリコン自立膜およびその製造方法
EP3540762B1 (en) Method for the fabrication of a porous semiconductor with controlled pores distribution
Zacharatos et al. Highly ordered hexagonally arranged sub‐200 nm diameter vertical cylindrical pores on p‐type Si using non‐lithographic pre‐patterning of the Si substrate
Hubarevich et al. Thin porous silicon fabricated by electrochemical etching in novel ammonium fluoride solution for optoelectronic applications
Benor Advanced In Situ IV Measurements Used in the Study of Porous Structures Growth on Silicon
KR101259570B1 (ko) 접촉각 조절용 기판 및 그 제조방법
Lazarouk et al. Nanoporous titania electrochemically formed at low temperatures
KR100897259B1 (ko) 다중조건 다공질 규소층의 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140509

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150922

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee