JP2008169484A - 多孔性シリコン及びその製造方法 - Google Patents

多孔性シリコン及びその製造方法 Download PDF

Info

Publication number
JP2008169484A
JP2008169484A JP2008001385A JP2008001385A JP2008169484A JP 2008169484 A JP2008169484 A JP 2008169484A JP 2008001385 A JP2008001385 A JP 2008001385A JP 2008001385 A JP2008001385 A JP 2008001385A JP 2008169484 A JP2008169484 A JP 2008169484A
Authority
JP
Japan
Prior art keywords
silicon
pore
pores
diameter
porous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008001385A
Other languages
English (en)
Other versions
JP4637920B2 (ja
Inventor
Sang Woo Lim
サンウ、リム
Young Hwan Lee
ヨンファン、リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry Academic Cooperation Foundation of Yonsei University
Original Assignee
Industry Academic Cooperation Foundation of Yonsei University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry Academic Cooperation Foundation of Yonsei University filed Critical Industry Academic Cooperation Foundation of Yonsei University
Publication of JP2008169484A publication Critical patent/JP2008169484A/ja
Application granted granted Critical
Publication of JP4637920B2 publication Critical patent/JP4637920B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/32Anodisation of semiconducting materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/0203Making porous regions on the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063Electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/34Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • H01L33/346Materials of the light emitting region containing only elements of Group IV of the Periodic Table containing porous silicon
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/24996With internal element bridging layers, nonplanar interface between layers, or intermediate layer of commingled adjacent foam layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967Inorganic matrix in void-containing component
    • Y10T428/249969Of silicon-containing material [e.g., glass, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Pressure Sensors (AREA)
  • Porous Artificial Stone Or Porous Ceramic Products (AREA)
  • Silicon Compounds (AREA)

Abstract

【課題】シリコンに不純物の注入を実施し、電解質液に浸漬させた後に陽極酸化を通してシリコンの電気抵抗値を変化させることによって気孔の直径を調節したり、シリコンの厚さ方向で直径が変わる各気孔が整列するように形成された垂直整列型多孔性シリコン及びこれの製造方法を提供する。
【解決手段】本発明は、シリコンの上段面を貫く第1気孔;前記第1気孔の下段面を貫き、第1気孔の直径より大きく又は小さく形成される第2気孔;前記第2気孔の下段面を貫き、第1気孔の直径と同一又は類似の大きさで形成される第3気孔;前記第1気孔、第2気孔、第3気孔からなる気孔部を一つ以上備えることを特徴とする垂直整列型多孔性シリコンに関するものである。本発明によりシリコンに二重構造を有する気孔部を形成させることによって、従来の多孔性シリコンに比べて、表面積が向上したシリコンを保有できるだけでなく、各気孔別に電子素材の注入が可能で、注入された電子素材の境界線を容易に形成させることができる効果がある。
【選択図】図7A

Description

本発明は、段差を備える多孔性シリコン及びその製造方法に関し、より詳しくは、シリコンに拡散又はイオン注入を実施した後、陽極酸化を通して段差を備える気孔を形成する垂直整列型多孔性シリコン及びその製造方法に関するものである。
多孔性シリコンは構造の特異性だけでなく、優れた体積比及び表面積を有しているため、多孔性シリコンの製造とこれを用いた新技術の開発が注目されている。
また、最近では多孔性シリコンを用いた発光素子、ダイオード、高機能性センサ、薄膜電極、集積回路、燃料電池などの開発及び研究が至る所で行われている。このような研究は多孔性シリコンの特性を研究する側面から見ると、多孔性シリコンの物理的な性質を用いる方法、表面積を用いる方法、電気的性質を用いる方法が研究されている。
このような一例として、大韓民国特許第0392152号は液浸してこれの一部又は全部が結晶性の多孔性半導体材料を製造するステップを含む多孔性半導体材料の製造方法であって、多孔性半導体材料を超臨界乾燥工程で乾燥させるステップをさらに含む多孔性半導体材料の製造方法を開示している。
また、大韓民国公開特許第10−1998−032008号は外部表面が高分子でコーティングされていて、大気中で非常に安定した特性を有する多孔性シリコン及びその製造方法を開示している。
前記多孔性シリコンは単結晶シリコンをフッ化水素酸(HF)溶液に浸漬させた状態で電気化学的に陽極酸化することによって製造できるところ、多孔性シリコンの製造における主な変数はシリコンの電気抵抗値と電流密度である。しかし、実際には電気抵抗値と電流密度以外にも多様な変数が多孔性シリコンの気孔の大きさと構造に影響を与えるが、このような変数が実際に気孔の形成過程にどのように影響を及ぼすのかについては未だ明確なメカニズムが究明されていない。
結果的に、多孔性シリコンの製造において形成される気孔の大きさは概して既存の実験や経験を利用して推測する場合が殆どであるため、既存の方法で形成させた多孔性シリコンは所望の気孔形態を発現しない場合が多く、整列状態が不良な問題点がある。
また、多孔性シリコンの製造及び活用工程中でエピタキシャル成長、又は密封工程などの不必要な工程が添加される問題点がある。
このような不必要な工程は資源及びエネルギーを浪費するものでもあるが、結果的に使用しようとする目的の多孔質層以外に様々な不必要な層が不可避的に形成される原因になる。
本発明は、前述した問題点を解決するために導出されたものであって、シリコンに不純物の注入を実施し、電解質液に浸漬させた後に陽極酸化を通してシリコンの電気抵抗値を変化させることによって気孔の直径を調節したり、シリコンの厚さ方向で直径が変わる各気孔が整列するように形成された垂直整列型多孔性シリコン及びその製造方法を提供することに技術的課題がある。
一つの観点で、本発明は、シリコンの上段面を貫く第1気孔と、前記第1気孔の下段面を貫き、第1気孔の直径より大きく又は小さく形成される第2気孔と、前記第2気孔の下段面を貫き、第1気孔の直径と同一又は類似の大きさで形成される第3気孔とからなる気孔部を一つ以上含むことを特徴とする垂直整列型多孔性シリコンを提供する。
他の観点で本発明は、(i)シリコンに不純物を注入するステップ、(ii)前記不純物が注入されたシリコンを電解質液で陽極酸化し、シリコンに気孔を形成するステップ、及び(iii)気孔が形成されたシリコンを乾燥するステップを含むことを特徴とする垂直整列型多孔性シリコンの製造方法を提供する。
本発明に係る第1気孔はシリコン上段部に形成されるものとして、シリコン上段面を貫くように備わり、いかなる形態で形成されても構わないが、好ましくは六角柱又は円筒形で形成される方が良い。
本発明に係る第2気孔はシリコン中段部に形成されるものとして、前記第1気孔の下段面を貫き、第1気孔の直径より大きく又は小さく形成され、いかなる形態で形成されても構わないが、好ましくは六角柱又は円筒形で形成される方が良い。
本発明に係る第3気孔はシリコン下段部に形成されるものとして、前記第2気孔の下段面を貫き、第1気孔の直径と同一又は類似の大きさで形成され、いかなる形態で形成されても構わないが、好ましくは六角柱又は円筒形で形成される方が良い。
前記第1気孔、第2気孔、第3気孔からなる気孔部は、従来の垂直方向にだけ整列した多孔性シリコンより表面積が増加するだけでなく、気孔部の内部に注入される電子素材、例えば白金、ナフィオンなどが各気孔別に注入されるので、注入される電子素材の境界線を容易に形成させることができる。
シリコンに注入された不純物によりシリコンに抵抗値勾配が形成され、前記抵抗値勾配により多孔の直径が調節されてシリコンの厚さ方向の直径が調節されるところ、高抵抗層が形成された一端部に大きい気孔が形成され、低抵抗層が形成された他端部に小さい気孔が形成される。
本発明に係る電解質液は、不純物が注入されたシリコンに電流が容易に流れるようにし、シリコンが陽極酸化されるようにするものとして、このような目的で使われるものであればどのようなものを用いても構わない。
ここで、前記電解質液はフッ素又はフッ化水素酸を含む溶液を使用できる。
フッ素を含む溶液はフッ化アンモニウムなどが使用でき、フッ化水素酸を含む溶液はフッ化水素酸100重量%からなり、又はフッ化水素酸にジメチルホルムアミドなどを添加して構成することができる。
前述した構成を有する本発明に係る垂直整列型多孔性シリコンの製造方法は、(i)シリコンに不純物を注入するステップ、(ii)前記不純物が注入されたシリコンを電解質液で陽極酸化し、シリコンに気孔を形成するステップ、及び(iii)気孔が形成されたシリコンを乾燥するステップを含む。
本発明に係るステップ(i)はシリコンに不純物を注入するステップとして、前記シリコンに不純物が注入されるとシリコンは厚さ方向に沿って不純物の濃度勾配が形成される。このとき、不純物注入はイオン注入又は拡散を通して行われる。
ここで、イオン注入を通した不純物を注入するステップは常温で行われ、拡散を通した不純物を注入するステップは900〜1200℃の温度範囲で行われる。
拡散を通した不純物注入ステップの場合には、シリコン中段部で不純物の濃度が最も低くて表面部、例えば、シリコン上段部及びシリコン下段部に行くほど濃度が上昇し、イオン注入した不純物注入ステップの場合には、シリコン表面部、例えば、シリコン上段部及びシリコン下段部で不純物の濃度が最も低く、シリコン中段部に行くほど濃度が上昇する。従って、拡散を通したシリコンは中段部で抵抗値が最も高く、表面部に行くほど抵抗値が減少するシリコン厚さ方向で抵抗勾配が形成され、イオン注入を実施したシリコンは中段部で抵抗値が最も低く、表面部に行くほど抵抗値が上昇する抵抗勾配が形成される。
このとき、前記イオン注入に用いられるイオン化された原子は元素周期律表上の3族又は5族のうちの何れかを使用しても構わないが、好ましくはホウ素(B)原子を用いる方が良い。
また、前記拡散を通した不純物注入ステップに用いられる不純物は、拡散を通してシリコンに抵抗勾配を形成できるものであればどのようなものを使用しても構わないが、好ましくはホウ素又はホウ素を含む3族又は5族含有ガスを用いる方が良い。
前述した通り形成された抵抗勾配によって前記シリコンは厚さ方向に対して約3個の主要層に分離されるところ、拡散を実施すればシリコン中段部に高抵抗層が形成され、イオン注入を実施すればシリコン表面部に高抵抗層が形成される。このとき、電気抵抗層は明確な境界線なしに電気抵抗値の勾配として観察される。
一方、シリコンとして用いられる一般的な単結晶シリコンは、表面に酸化膜が形成されているので、シリコンに不純物を注入するステップ(i)に先立ってシリコンの表面に形成された酸化膜を除去するシリコンエッチングステップを実施することができる。
前記エッチングステップを通して酸化膜が除去されたシリコンの電気抵抗値は、それぞれのシリコンにより異なり、特別な工程を経ない限り、シリコン全般に亘って一定である。
本発明に係るステップ(ii)は、ステップ(i)を通じて不純物が注入されたシリコンを電解質液で陽極酸化し、シリコンに気孔を形成するステップとして、前記電解質液に電流を加えてシリコンを陽極酸化することによって気孔を形成させる。このとき、前記電流密度は0.1〜50mA/cmの範囲で行うことができる。
ここで、電解質液はフッ素又はフッ化水素酸を含む溶液などが使用されることができる。
前記フッ化水素酸を含む溶液はフッ化水素酸100重量%からなり、又はフッ化水素酸10〜90重量%とジメチルホルムアミド(DMF)10〜90重量%からなることができ、好ましくはフッ化水素酸20重量%とジメチルホルムアミド80重量%からなる溶液を用いる方が良い。必要に応じて前記フッ化水素酸を含む溶液はアセトンニトリルがさらに含まれて構成することができる。
前記シリコンはその上段部、中段部、下段部により電気抵抗値が変わるので、陽極酸化を通して形成される気孔の直径の大きさは、シリコン上段部、中段部、下段部により異なり得る。
しかし、電気抵抗値は前記シリコン上段部とシリコン下段部で同一又は似ているので、シリコン上段部とシリコン下段部に形成された直径の大きさは同一又は類似するように形成される。
本発明に係るステップ(iii)は、シリコンを陽極酸化するステップ(ii)を通過して気孔が形成されたシリコンを乾燥するステップとして、前記シリコンをO〜50℃の温度下で30〜60分の間乾燥させる。
必要に応じて、シリコンを陽極酸化するステップと乾燥するステップの間にはシリコンの残留溶媒を除去するために、シリコンを水又はアルコールで洗浄する洗浄ステップを更に含んでもよい。
前述した製造方法を通して製造された垂直整列型多孔性シリコンは、シリコンに直径が異なる気孔を備え、二重構造を有する気孔部を形成させることによって、従来の多孔性シリコンに比べて表面積が向上したシリコンが得られるだけでなく、接触させる物体の境界線を容易に形成させることができる。
また、立体的な電気的性質を示すことができるため、進歩した電子素子として機能を遂行でき、厚さ方向に伴う気孔の直径の差による表面積の差と多孔度の差によって燃料電池に容易に使われるだけでなく、センサの感知能力を向上させることができる。
さらに、ナノ線製作のための鋳型に利用される場合、二重構造を有するナノ線の製作が可能で、多孔性シリコンの気孔が二重構造を有すると厚さ方向での光学的性質が変わるので、発光素子と発光ダイオードの表現技術を向上させることができる。
本発明に係る垂直整列型多孔性シリコンは、発光素子、ダイオード、高機能性センサ、薄膜電極、集積回路、燃料電池などに使われる。
特定様態として、本発明に係る垂直整列型多孔性シリコンは、シリコン中段部に形成された気孔に白金(Pt)を挿入し、シリコン上段部及び下段部にナフィオン(Nafion)を挿入して、燃料電池に活用すると既存のシリコン基板又は多孔性シリコンに比べて優秀な効果を示すことができる。
必要に応じて、本発明に係る垂直整列型多孔性シリコン及びこれの製造方法において、シリコンの代わりに4族元素化合物又はアルミニウムなどを使用して、気孔部が備わる多孔性電子材料を製造することができる。
本発明によりシリコンに二重構造を有する気孔部を形成させることによって、従来の多孔性シリコンに比べて表面積が向上したシリコンが得られるだけでなく、各気孔別に電子素材の注入が可能で、注入された電子素材の境界線を容易に形成させられる効果がある。
以下、添付された図面を参照して、詳細に説明すれば次の通りである。しかし、下記の説明は単に本発明を具体的に説明するためのもので、下記説明によって本発明の範囲を限定するものではない。
図2は本発明に係る酸化膜が除去された単結晶シリコンを示す断面図、図3Aは本発明に係る拡散後の単結晶シリコンの不純物濃度勾配を示す断面図、図3Bは本発明に係るイオン注入後の単結晶シリコンの不純物濃度勾配を示す断面図、図4Aは本発明に係る拡散後の単結晶シリコンの電気抵抗値の勾配を示す断面図、図4Bは本発明に係るイオン注入後の単結晶シリコンの電気抵抗値の勾配を示す断面図、図5Aは本発明に係る拡散後の単結晶シリコンの厚さに伴う電気抵抗層を示す断面図、図5Bは本発明に係るイオン注入後の単結晶シリコンの厚さに伴う電気抵抗層を示す断面図、図6Aは本発明に係る拡散後の陽極酸化によって、シリコン表面部に気孔が形成されるのを示す断面図、図6Bは本発明に係るイオン注入後の陽極酸化によって、シリコン表面部に気孔が形成されるのを示す断面図、図7Aは本発明に係る拡散後の陽極酸化によって、シリコン中段部に気孔が形成されるのを示す断面図、図7Bは本発明に係るイオン注入後の陽極酸化によって、シリコン中段部に気孔が形成されるのを示す断面図として共に説明する。
図2〜図7に示すように、本発明に係る垂直整列型多孔性シリコンはシリコンの上段面を貫く第1気孔11と、前記第1気孔11の下段面を貫き、第1気孔11の直径より大きく又は小さく形成される第2気孔12と、前記第2気孔12の下段面を貫き、第1気孔11の直径と同一又は類似の大きさで形成される第3気孔13とからなる気孔部11、12、13を一つ以上含む。
図1に示すように、一般的な単結晶シリコン2は表面に酸化膜4が形成されており、この酸化膜4はシリコン2の陽極酸化を妨げ得る。本発明に係る多孔性シリコン2の製作に先立って、酸化膜4は図2のようにエッチング工程を通じて除去することができる。
本発明に係るシリコン2は拡散を通して不純物を注入する場合、図3Aに示されるように、シリコン中段部8で不純物の濃度が最も低く、シリコン表面部6、10、例えば、シリコン上段部6及びシリコン下段部10にいくほど濃度が増加する濃度勾配が形成され、イオン注入を通して不純物を注入する場合、図3Bに示されるようにシリコン中段部8で不純物の濃度が最も高く、シリコン表面部6、10に行くほど濃度が減少する濃度勾配が形成される。このとき、図3A及び図3Bの横方向は不純物の濃度を示すところ、右側にいくほど高い濃度を示し、縦方向はシリコン2の厚さを示す。
従って、拡散したシリコン2は図4Aに示されるように、シリコン中段部8で抵抗値が最も高く、シリコン表面部6、10にいくほど抵抗値が減少する抵抗勾配が形成され、イオン注入がシリコン2は図4Bに示されるように、シリコンはシリコン中段部8で抵抗値が最も低く、シリコン表面部6、10に行くほど抵抗値が増加する抵抗勾配が形成される。
ここで、イオン注入とは、イオン化された原子を数十〜数百kVに加速してシリコン2に強制的に注入し、シリコン2の表面で材料の組成、結合状態、結晶構造などを変化させることによって硬度、耐摩耗、耐腐食、耐疲労性を向上させることを意味する。
また、拡散とは、分子の無作為運動によって、高濃度領域から低濃度領域に物質の純粋な流れが起きる過程を意味するものとして、本発明ではシリコン2を約1000℃に加熱した後、ガスに露呈させることによってなされる。
このとき、前記ガスは元素周期律表上の3族又は5族のうちの何れかが含まれたガスを使用できるが、好ましくはホウ素が含まれたガスを用いる。
前述した通り形成された抵抗勾配によって前記シリコン2は厚さ方向で3個の層、例えばシリコン上段部6、シリコン中段部8、シリコン下段部10に分離され、シリコン2に拡散した場合は図5Aに示されるように、シリコン中段部8に高抵抗層14が形成され、シリコン2にイオン注入を実施した場合は図5Bに示されるように、シリコン表面部6、10に高抵抗層14が形成される。
上記のように、拡散して不純物を注入したシリコン2は、フッ素又はフッ化水素酸が含まれた溶液、例えばフッ化水素酸(HF)20重量%とジメチルホルムアミド(DMF)80重量%からなる溶液に浸漬させて陽極酸化させると、図6A及び7Aに示されるように電気抵抗値が低いシリコン表面部6、10に第1気孔11及び第3気孔13が形成された後、電気抵抗値が高いシリコン中段部8に前記シリコン表面部6、10に形成された気孔11、13より大きい気孔である第2気孔12が形成される。
また、イオン注入を実施して不純物を注入したシリコン2は、フッ素又はフッ化水素酸が含まれた溶液に浸漬させて陽極酸化させると、図6B及び7Bに示されるように、電気抵抗値が高いシリコン表面部6、10に第1気孔11及び第2気孔13が形成された後、電気抵抗値が低いシリコン中段部8に前記シリコン表面部6、10に形成された気孔11、13より小さい気孔である第2気孔12が形成される。
このとき、前記シリコン表面部6、10とシリコン中段部8には各々大きさが異なる気孔11、12、13が形成されるので、第1気孔11及び第3気孔13と第2気孔12の間には段差16、16’、18、18’が備わる。ここで、段差部16、16’、18、18’はシリコンの横軸方向を基準に同一気孔内で上下に対称となる第1段差部16、16’とシリコン縦軸方向を基準に同一気孔内で前記第1段差部16、16’に左右に対称となる第2段差部18、18’からなる。
以上で説明した通り、本発明が属する技術分野の当業者は本発明がその技術的思想や必須特徴を変更せず、他の具体的な形態で実施されるということが理解できる。従って、以上で記述した実施例は全て例示的なものであり、限定的なものではないと理解しなければならない。本発明の範囲は、前記詳細な説明よりは添付の特許請求の範囲の意味及び範囲、そしてその均等概念から導き出される全ての変更又は変形された形態が本発明の範囲に含まれると解釈されなければならない。
従来の酸化膜が形成された単結晶シリコンを示す断面図である。 本発明に係る酸化膜が除去された単結晶シリコンを示す断面図である。 本発明に係る拡散後の単結晶シリコンの不純物濃度勾配を示す断面図である。 本発明に係るイオン注入後の単結晶シリコンの不純物濃度勾配を示す断面図である。 本発明に係る拡散後の単結晶シリコンの電気抵抗値の勾配を示す断面図である。 本発明に係るイオン注入後の単結晶シリコンの電気抵抗値の勾配を示す断面図である。 本発明に係る拡散後の単結晶シリコンの厚さによる電気抵抗層を示す断面図である。 本発明に係るイオン注入後の単結晶シリコンの厚さによる電気抵抗層を示す断面図である。 本発明に係る拡散後の陽極酸化によって、シリコン表面部に気孔が形成されるのを示す断面図である。 本発明に係るイオン注入後の陽極酸化によって、シリコン表面部に気孔が形成されるのを示す断面図である。 本発明に係る拡散後の陽極酸化によって、シリコン中段部に気孔が形成されるのを示す断面図である。 本発明に係るイオン注入後の陽極酸化によって、シリコン中段部に気孔が形成されるのを示す断面図である。
符号の説明
2:シリコン
4:酸化膜
6:シリコン上段部
8:シリコン中段部
10:シリコン下段部
11:第1気孔
12:第2気孔
13:第3気孔
14:高抵抗層
16、16’:第1段差部
18、18’:第2段差部

Claims (6)

  1. シリコンの上段面を貫く第1気孔と、前記第1気孔の下段面を貫き、第1気孔の直径より大きく又は小さく形成される第2気孔と、前記第2気孔の下段面を貫き、第1気孔の直径と同一又は類似の大きさで形成される第3気孔とからなる気孔部を一つ以上含むことを特徴とする垂直整列型多孔性シリコン。
  2. 前記第1気孔、及び第3気孔と第2気孔の間に段差部を備えることを特徴とする請求項1に記載の垂直整列型多孔性シリコン。
  3. (i)シリコンに不純物を注入するステップ、(ii)前記不純物が注入されたシリコンを電解質液で陽極酸化し、シリコンに気孔を形成するステップ、及び(iii)気孔が形成されたシリコンを乾燥するステップを含むことを特徴とする垂直整列型多孔性シリコンの製造方法。
  4. 前記不純物の注入がイオン注入又は拡散を通して行われることを特徴とする請求項3に記載の垂直整列型多孔性シリコンの製造方法。
  5. 前記電解質液がフッ素又はフッ化水素酸を含む溶液で形成されることを特徴とする請求項3に記載の垂直整列型多孔性シリコンの製造方法。
  6. 前記フッ化水素酸を含む溶液がフッ化水素酸10〜90重量%とジメチルホルムアミド10〜90重量%からなることを特徴とする請求項5に記載の垂直整列型多孔性シリコンの製造方法。
JP2008001385A 2007-01-08 2008-01-08 多孔性シリコン及びその製造方法 Expired - Fee Related JP4637920B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070002121A KR100839376B1 (ko) 2007-01-08 2007-01-08 다공성 실리콘 및 이의 제조방법

Publications (2)

Publication Number Publication Date
JP2008169484A true JP2008169484A (ja) 2008-07-24
JP4637920B2 JP4637920B2 (ja) 2011-02-23

Family

ID=39156428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008001385A Expired - Fee Related JP4637920B2 (ja) 2007-01-08 2008-01-08 多孔性シリコン及びその製造方法

Country Status (4)

Country Link
US (1) US7972687B2 (ja)
EP (1) EP1942520A3 (ja)
JP (1) JP4637920B2 (ja)
KR (1) KR100839376B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102211770A (zh) * 2010-04-12 2011-10-12 中国科学院过程工程研究所 利用硅与卤代烃催化反应制备多孔硅材料的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201014706D0 (en) 2010-09-03 2010-10-20 Nexeon Ltd Porous electroactive material
GB201014707D0 (en) 2010-09-03 2010-10-20 Nexeon Ltd Electroactive material

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042641A1 (fr) * 1999-01-13 2000-07-20 Mitsubishi Denki Kabushiki Kaisha Procede de fabrication d'un dispositif de silicium
WO2005041246A1 (ja) * 2003-10-27 2005-05-06 Matsushita Electric Works, Ltd. 赤外線放射素子およびそれを用いたガスセンサ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171903B2 (ja) * 1992-01-30 2001-06-04 キヤノン株式会社 半導体基板及びその作製方法
GB9324963D0 (en) 1993-12-06 1994-01-26 Secr Defence Porous semiconductor material
CN1142875A (zh) 1993-12-06 1997-02-12 英国国防部 多孔半导体材料
JP3027092B2 (ja) * 1994-07-27 2000-03-27 シャープ株式会社 多孔質シリコン発光層の形成法
GB2299204A (en) * 1995-03-20 1996-09-25 Secr Defence Electroluminescent device
KR19980032008A (ko) 1996-10-09 1998-07-25 손욱 다공성 실리콘, 그 제조방법 및 이 다공성 실리콘을 이용하고 있는 전계발광소자
US6143628A (en) * 1997-03-27 2000-11-07 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
JP4027218B2 (ja) * 2002-12-13 2007-12-26 キヤノン株式会社 濾過膜の製造方法
JP2005183845A (ja) * 2003-12-22 2005-07-07 Canon Inc 多孔質シリコン領域を有する部材、及び、シリコンを含む部材の製造方法
US20060234391A1 (en) * 2005-02-18 2006-10-19 University Of Rochester Optical sensor based on resonant porous silicon structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042641A1 (fr) * 1999-01-13 2000-07-20 Mitsubishi Denki Kabushiki Kaisha Procede de fabrication d'un dispositif de silicium
WO2005041246A1 (ja) * 2003-10-27 2005-05-06 Matsushita Electric Works, Ltd. 赤外線放射素子およびそれを用いたガスセンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102211770A (zh) * 2010-04-12 2011-10-12 中国科学院过程工程研究所 利用硅与卤代烃催化反应制备多孔硅材料的方法

Also Published As

Publication number Publication date
US20080166538A1 (en) 2008-07-10
EP1942520A2 (en) 2008-07-09
KR100839376B1 (ko) 2008-06-19
JP4637920B2 (ja) 2011-02-23
EP1942520A3 (en) 2009-11-11
US7972687B2 (en) 2011-07-05

Similar Documents

Publication Publication Date Title
US4874484A (en) Etching method for generating apertured openings or trenches in layers or substrates composed of n-doped silicon
CN106531626A (zh) 一种改善多孔硅径向物理微结构均匀性的新方法
JP4637920B2 (ja) 多孔性シリコン及びその製造方法
Jakubowicz Nanoporous silicon fabricated at different illumination and electrochemical conditions
Kuntyi et al. Porous silicon formation by electrochemical etching
Burham et al. Self-adjusting electrochemical etching technique for producing nanoporous silicon membrane
Suryana et al. The morphological study of porous silicon formed by electrochemical anodization method
Nayef et al. Typical of morphological properties of porous silicon
Barillaro et al. A thick silicon dioxide fabrication process based on electrochemical trenching of silicon
CN104725075A (zh) 一种仿生微纳结构超亲水硅表面的制备方法
Zheng et al. Thick macroporous membranes made of p‐type silicon
Zhao et al. Synthesis of porous silicon through interfacial reactions and measurement of its electrochemical response using cyclic voltammetry
Colibaba et al. Features of nanotemplates manufacturing on the II-VI compound substrates
Guozheng et al. Influence of etching current density on the morphology of macroporous silicon arrays by photo-electrochemical etching
Hippo et al. Formation mechanism of 100-nm-scale periodic structures in silicon using magnetic-field-assisted anodization
Jaouadi et al. Nanoporous silicon membrane for fuel cells realized by electrochemical etching
Burham et al. Effect of current density on silicon surface in electrochemical etching
Sadr et al. Effect of gold electrode annealing on gas sensing properties of nano-and microstructures of macroporous silicon
Cao et al. Origin of mosaic structure obtained during the production of porous silicon with electrochemical etching
Handayani et al. Optical absorbance of porous silicon on n-type Si (111) surfaces fabricated by electrochemical anodization method
JP2015101536A (ja) 貫通細孔アレイを有する多孔質シリコン自立膜およびその製造方法
KR101220522B1 (ko) 다공성 다층 금속박막을 이용한 실리콘 나노선 어레이 제조방법
Haldar et al. Effect of dimethylformamide, current density and resistivity on pore geometry in p-type macroporous silicon
EP3540762B1 (en) Method for the fabrication of a porous semiconductor with controlled pores distribution
Astrova et al. Boundary effect in electrochemical etching of silicon

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees