KR100835107B1 - 반도체 소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 반도체 기판 상에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막 상부에 게이트 도전막을 증착하는 단계; 상기 게이트 도전막 상부에 양 측면이 경사진 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 마스크로 하여 드러난 상기 게이트 도전막을 식각하여 양측면이 하향경사진 사다리꼴 게이트 전극을 형성하는 단계; 상기 게이트 전극을 마스크로 일정 에너지 하에서 저농도의 불순물을 상기 반도체 기판에 이온주입하여 게이트 전극 양측의 경사면 하부에 LDD를 형성하는 단계; 상기 게이트 전극을 마스크로 상기 저농도 소스/드레인 영역 형성시 사용된 에너지보다 낮은 에너지 하에서 고농도의 불순물을 상기 반도체 기판에 이온 주입하여 고농도 소스/드레인 영역을 형성하는 단계를 포함하는 반도체 소자 제조방법을 제공한다.

엘디디, 포토레지스트, 게이트전극

Description

반도체 소자 및 그 제조방법{SEMICONDUCTOR DEVICES AND METHOD FOR MANUFACTURING THEREOF}

도 1은 종래의 반도체 소자를 도시한 단면 구조도,

도 2는 본 발명에 따라 스페이서를 갖추지 않는 반도체 소자를 도시한 단면 구조도이고,

도 3a∼3d는 본 발명에 따른 반도체 소자의 제조 공정 순서도이다.

본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 LDD(lightly doped drain)를 가진 반도체 소자의 제조시 스페이서를 사용하지 않는 반도체 소자 및 그 제조방법에 관한 것이다.

일반적으로 반도체 소자는 반도체 기판에 형성된 소스/드레인 영역과 이 소스/드레인 영역이 형성된 기판 상에 산화막과 게이트 폴리가 형성된 구조를 가진다.

최근 반도체 소자에서 고성능 고집적의 소자를 추구하여 치수의 미세화가 진행되고 있지만 전원 전압은 그대로 유지하므로 반도체 소자 내부의 전계 강도는 증 대한다. 즉, 소자의 미세화에 따라 게이트 폭이 좁아짐에 따라 드레인으로 전계 집중이 일어난다. 그리고, 전계 집중에 따라 드레인 부근 공핍층의 캐리어는 이 고전계로부터 에너지를 얻어 핫 캐리어(hot carrier) 효과라고 하는 각종 악영향을 반도체 소자에 미친다.

따라서, 드레인 부근의 핫 캐리어 효과를 방지하기 위하여 드레인과 채널 사이에 저농도로 완만한 프로파일(profile)을 가진 저농도 소스/드레인 영역을 형성한 LDD 구조의 반도체 소자가 대두되었다. 이러한 LDD 구조의 도입에 따라 전계를 낮추어 억제하고 또한 드레인 방향으로 확산하는 효과를 통해 기판 전류의 발생이나 소자 열화를 감소시킬 수 있게 된다.

그러면, 첨부된 도 1을 참조로 하여 종래의 LDD형 반도체 소자의 구조 및 그 제조방법에 대하여 설명하면 다음과 같다.

도 1에서 알 수 있는 바와 같이 LDD형 반도체 소자는 실리콘 기판(1)에 불순물이 매입된 웰(3)이 형성되며, 상기 웰(3) 상의 소자 영역에는 게이트 산화막(4)과 게이트 전극(5)이 형성되어 있으며, 게이트 전극(5)의 측벽에는 스페이서(7)가 형성되어 있다.

또한, 상기 스페이서(7)의 하측 실리콘 기판(1)에는 불순물 농도가 엷은 저농도 소스/드레인 영역인 LDD(6)가 형성되고, 상기 스페이서(7)의 끝단의 실리콘 기판(1)에는 상기 LDD(6)와 인접하며 불순물 농도가 높은 고농도 소스/드레인 영역(8)이 각각 형성되어 있다.

그리고, 상기 게이트 전극(5)과 게이트 산화막(4) 상부에는 절연을 위한 층 간 절연막(9)이 형성되어 있으며, 상기 층간 절연막(9)과 게이트 산화막(4)은 고농도 소스/드레인 영역(8)을 노출시키는 콘택트 홀(contact hole)이 형성되어 도전막의 전극(10)이 콘택트 홀을 통하여 고농도 소스/드레인 영역(8)과 연결되어 있다.

상기와 같이 구성된 종래 LDD형 CMOS 트랜지스트의 제조방법을 간략히 설명하면 다음과 같다.

먼저 실리콘 기판(1) 표면에 이온을 주입하고 확산하여 불순물 농도의 균일성이 높은 웰(3)을 형성한다.

그리고 상기 기판(1) 또는 웰(3) 상에 게이트 산화막(4)을 형성하고, 그 위에 다결정 실리콘으로 게이트 전극(5)을 형성한다.

상기 게이트 전극(5)을 마스크로 하여 상기 웰(3)과 반대 도전형을 갖는 저농도의 불순물을 웰(3)에 저 에너지로 이온 주입하여 저농도의 제1 소스/드레인 영역인 LDD(6)를 형성한 다음, 기판(1) 전면에 걸쳐 저압 화학 기상 증착법(LPCVD:low pressure chemical vapor deposition)으로 산화막을 침적시킨 후 이방성 식각하여 게이트 전극(5)의 측벽에 절연 스페이서(7)를 형성한다.

그 다음 상기 LDD(6)를 형성하기 위한 이온주입 공정시 주입된 불순물과 동일 도전형의 불순물을 상기 스페이서(7)를 마스크로 하여 기판(1)에 이온 주입함으로써 고농도의 제2 소스/드레인 영역(8)을 각각 형성하고, 그 위에 절연막(9)을 형성한다.

이후, 절연막(9)을 식각하여 콘택트 홀을 형성하고, 스퍼터링법 등에 의해 도전막을 증착하고 패터닝하여 전극(10)을 형성함으로써 LDD 구조의 반도체 소자를 완성한다.

그런데 상기한 종래의 구조는 저농도 소스/드레인 영역을 두기 위하여 게이트 전극 양 측에 스페이서를 형성하게 되는 데, 이러한 스페이서 형성공정으로 인하여 공정이 복잡해지는 문제점이 있다.

또한, 상기한 종래의 방법에서는 게이트 전극의 패턴을 형성한 후 LDD 구조를 형성하기 위하여 게이트 전극의 측벽에 절연 스페이스를 형성하므로 게이트 전극의 선폭이 커지는 단점이 있어 소자의 집적도를 높이는 데 한계가 있다.

본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 LDD 구조를 갖는 반도체 소자 제조시 스페이서 형성공정을 생략할 수 있도록 된 반도체 소자 및 그 제조방법를 제공함에 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에서는 게이트 전극 양측에 스페이서를 형성하지 않고 게이트전극 자체를 하향경사지도록 형성하여 게이트전극 하단의 두께가 얇은부분을 통해 이온이 주입되어 저농도 소스/드레인 영역이 형성되도록 함에 그 특징이 있다.

이를 위해 본 발명은 게이트전극 상부에 경사진 형태의 포토레지스트를 형성하여 이 포토레지스트를 마스크로 하여 게이트전극을 경사진 형태로 형성하고, 게이트전극의 경사진 부분의 하단인 양측의 두께가 얇은 부분을 통해 저 에너지로 이온주입하여 저농도 소스/드레인 영역을 형성한 후 상기 에너지보다 낮은 에너지로 이온주입하여 고농도 소스/드레인 영역을 형성하는 구조로 되어 있다.

이하, 첨부된 도면을 참조로 하여 본 발명에 따른 바람직한 일 실시예를 설명하면 다음과 같다.

도 2는 본 발명에 따라 스페이서를 갖추지 않는 반도체 소자를 도시한 단면 구조도로서, 그 단면구조를 설명하면 다음과 같다.

실리콘 기판(10)에 불순물이 매입된 웰(13)이 각각 형성되어 있으며, 상기 웰(13) 상에는 게이트 산화막(14)과 게이트 전극(15)이 형성되어 있는 데, 상기 게이트 전극(15)의 형상은 상부에서 하부로 갈수록 측면이 하향 경사져 사다리꼴 형태를 이루고 있다.

또한, 상기 게이트 전극(15)의 하측 양 모서리부분의 아래 실리콘 기판(10)에는 불순물 농도가 엷은 저농도 소스/드레인 영역(16)이 형성되고, 상기 게이트 전극(15)의 끝단의 실리콘 기판(10)에는 상기 저농도 소스/드레인 영역(16)과 인접하며 불순물 농도가 높은 고농도 소스/드레인 영역(18)이 형성되어 있다.

그리고, 상기 게이트 전극(15)과 게이트 산화막(14) 상부에는 절연을 위한 층간 절연막(19)이 형성되어 있으며, 상기 층간 절연막(19)과 게이트 산화막(14)은 고농도 소스/드레인 영역(18)을 노출시키는 콘택트 홀이 형성되어 이 콘택트 홀을 통하여 도전막의 전극(20)이 고농도 소스/드레인 영역(18)과 연결되어 있다.

상기와 같이 구성된 사라리꼴의 게이트 전극(15)을 갖는 반도체 소자의 제조 과정을 상세히 설명하면 다음과 같다.

먼저, 열산화 공정을 이용하여 실리콘 기판(10) 상에 얇은 초기 산화막을 형 성하고, 불순물(이온)을 주입하고 열처리함으로써 웰(13)을 형성한다.

이후, 도 3a에서와 같이 열산화를 통하여 게이트 산화막(14)을 각각 형성하고, 다결정 실리콘을 증착한다.

그리고, 증착된 다결정 실리콘의 게이트 전극 형성위치에 일반적인 사진 식각 공정에 의한 게이트 전극(15)을 형성하는 데, 이때 도 3b에 도시된 바와 같이 게이트 전극을 형성하기 위하여 다결정 실리콘 위에 도포되는 포토레지스트(30) 프로파일을 양 측면이 경사진 삼각형태로 함으로서 식각공정에 의해 패터닝된 마스크를 통해 게이트 전극(15)이 도 3c에 도시된 바와 같이 사다리꼴형태를 이루도록 한다.

마스크로 사용되는 포토레지스트(30)를 위와 같은 형태로 형성시킨 후 식각공정을 통해 다결정 실리콘을 식각하게 되면 상기 포토레지스트의 형태와 유사하게 양 측면이 경사져 삼각형태를 이루는 게이트전극(15)이 형성된다.

이 상태에서 상기 게이트전극(15)를 통해 웰(13)에 저농도의 불순물을 주입한 후 열처리 공정을 통해 확산되도록 함으로써 저농도 소스/드레인 영역인 LDD(16)를 형성한다.

이때 전압을 컨트롤함으로서 일정 에너지하에서 불순물이 저농도로 게이트 전극(15)의 양 측하단 즉, 도 3c에 도시된 바와 같이 게이트 전극(15)의 두께가 얇은 부분을 통해서 웰(13)에 침투되어 게이트 전극(15) 양측단 하부에 저농도 소스/드레인 영역(16)이 형성되도록 한다.

그리고 도 3d에서와 같이 바로 상기 저농도 소스/드레인 영역 형성시 사용된 에너지보다 낮은 에너지 하에서 불순물을 주입하고 열처리공정을 통해 확산시킴으로서 고농도 소스/드레인 영역(18)을 형성한다.

여기서 낮은 에너지하에서 불순물의 주입이 이루어짐으로서 불순물은 게이트 전극(15)을 통과하지 못하게 되고 게이트 전극(15)을 마스크로 하여 저농도 소스/드레인 영역(16) 외측에 주입되어 고농도 소스/드레인 영역(18)을 형성하게 된다.

따라서 스페이서 형성없이 저농도 소스/드레인 영역(16)과 고농도 소스/드레인 영역(18)을 형성시킬 수 있게 되는 것이다.

이어, 층간 절연막(19)을 증착하고, 게이트 절연막(14)과 함께 식각하여 고농도 소스 드레인 영역(18)을 드러내는 콘택트 홀을 형성한 후 스퍼터링법 등으로 도전막을 증착하고 패터닝하여 콘택트 홀을 통하여 고농도 소스/드레인 영역(18)과 연결되는 전극(20)을 형성함으로써 반도체 소자를 완성한다.

이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 많은 변형이 가능함은 명백하다.

이와 같이 본 발명은 모스 트랜지스트 제조시 스페이서 형성 공정을 생략할 수 있게 되어 공정을 단축에 의한 생산성 향상의 효과를 얻을 수 있으며, 소자에 따라 선택적인 공정이 가능하여 소자 특성을 높일 수 있게 된다.

또한, 게이트 전극의 선폭을 줄일 수 있게 되어 소자의 집적도를 높이는 효과를 얻게 된다.

Claims (2)

1. 반도체 기판 상에 게이트 산화막을 형성하는 단계;

   상기 게이트 산화막 상부에 게이트 도전막을 증착하는 단계;

   상기 게이트 도전막 상부에 양 측면이 하향 경사진 감광막 패턴을 형성하는 단계;

   상기 감광막 패턴을 마스크로 하여 드러난 상기 게이트 도전막을 식각하여 양측면이 하향경사져 사다리꼴형태를 갖는 게이트 전극을 형성하는 단계;

   상기 게이트 전극을 마스크로 저농도의 불순물을 상기 반도체 기판에 이온주입하여 게이트 전극 양측의 경사면 하부에 LDD를 형성하는 단계;

   상기 게이트 전극을 마스크로 고농도의 불순물을 상기 반도체 기판에 이온 주입하여 고농도 소스 및 드레인 영역을 형성하는 단계

   를 포함하는 반도체 소자 제조방법.
2. 제 1항에 있어서,

   상기 고농도 소스 및 드레인 영역을 형성하기 위한 이온주입은 상기 LDD를 형성하기 위한 이온주입보다 낮은 에너지 하에서 진행되는 것을 포함하는 반도체 소자 제조방법.

Images