KR100834913B1 - 적층형 세라믹 전자부품의 제조방법 및 그 제조장치 - Google Patents
적층형 세라믹 전자부품의 제조방법 및 그 제조장치 Download PDFInfo
- Publication number
- KR100834913B1 KR100834913B1 KR1020060082393A KR20060082393A KR100834913B1 KR 100834913 B1 KR100834913 B1 KR 100834913B1 KR 1020060082393 A KR1020060082393 A KR 1020060082393A KR 20060082393 A KR20060082393 A KR 20060082393A KR 100834913 B1 KR100834913 B1 KR 100834913B1
- Authority
- KR
- South Korea
- Prior art keywords
- pair
- elastic plates
- green
- thickness
- electronic component
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 41
- 230000002706 hydrostatic effect Effects 0.000 claims abstract description 38
- 238000009461 vacuum packaging Methods 0.000 claims abstract description 16
- 238000002788 crimping Methods 0.000 claims abstract description 4
- 238000003475 lamination Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 abstract description 24
- 230000007547 defect Effects 0.000 abstract description 8
- 239000003985 ceramic capacitor Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 12
- 238000003825 pressing Methods 0.000 description 10
- 238000007639 printing Methods 0.000 description 8
- 238000005336 cracking Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- -1 BaTiO 3 Substances 0.000 description 1
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000000889 atomisation Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- 238000001027 hydrothermal synthesis Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 적층형 세라믹 커패시터(Multi-Layered Ceramic Capacitor: MLCC) 제품 등과 같은 적층형 전자부품에 사용되는 적층형 전자부품용 그린칩 내부의 내부전극 형성부와 내부전극 비형성부의 밀도차를 균일화하고 밀도차에 의해 발생하는 소성체의 결함 발생을 방지할 수 있는 적층형 세라믹 전자부품의 제조방법 및 그 제조장치에 관한 것으로서, 본 발명에 의한 적층형 전자부품 제조방법은, a) 복수의 평면부와 돌출부가 형성된 한 쌍의 탄성판을 준비하는 단계; b) 상기 a) 단계에 의하여 준비된 한 쌍의 탄성판 사이의 평면부에 복수의 그린칩이 서로 이격되어 위치하도록 배열하는 단계; c) 상기 b) 단계에 의하여 내부에 복수의 그린칩이 배열된 한쌍의 탄성판을 진공포장하는 단계; 및 d) 상기 c) 단계에 의하여 형성된 진공포장체에 대하여 소정의 온도에서 정수압 압착하는 단계를 포함한다.
MLCC, 정수압, ISO, 그린칩, 밀도차, 탄성판, 평면부, 돌출부
Description
도 1은 일반적인 MLCC 제조공정도.
도 2는 일반적인 MLCC 제조공정 중 세라믹 그린시트 상에 형성된 소정의 두께로 돌출된 내부전극 인쇄막과 내부전극 비형성부에 의하여 발생될 수 있는 문제점을 설명하기 위한 공정도.
도 3은 종래기술에 의한 그린칩 내의 밀도차 제거방법을 나타낸 도면.
도 4는 본 발명에 의한 정수압 압착장치를 나타낸 도면.
도 5는 본 발명에 의한 정수압 압착방법을 나타낸 공정도.
도 6은 본 발명에 의한 압착 전후의 그린칩의 외관을 나타낸 도면.
<도면의 주요부분에 대한 설명>
10, 10a, 10b: 탄성판, 상부 탄성판, 하부 탄성판
11: 평면부 12: 돌출부
20: 진공포장용 백 30: 정수압 공급수단
40: 그린칩 41: 내부전극 형성부
42: 내부전극 비형성부
본 발명은 적층형 세라믹 전자부품의 제조방법 및 그 제조장치로서, 보다 상세하게는 적층형 세라믹 커패시터(Multi-Layered Ceramic Capacitor: MLCC) 제품 등과 같은 적층형 전자부품에 사용되는 적층형 전자부품용 그린칩 내부의 내부전극 형성부와 내부전극 비형성부의 밀도차를 균일화하고 밀도차에 의해 발생하는 소성체의 결함 발생을 방지할 수 있는 적층형 세라믹 전자부품의 제조방법 및 그 제조장치에 관한 것이다.
일반적으로 적층형 세라믹 커패시터(Multi-Layered Ceramic Capacitor: MLCC)는 이동통신 단말기, 노트북, 컴퓨터, 개인 휴대용 단말기(PDA) 등의 여러 전자제품의 인쇄회로 기판에 장착되어 전기를 충전 또는 방전시키는 중요한 역할을 하는 칩 형태의 콘덴서이며, 사용 용도 및 용량에 따라 다양한 크기 및 적층형태를 취하고 있다.
이러한, MLCC의 기술적 동향은 소형화 및 초고용량화가 급속히 진행되고 있으며, 이는 내부 전극의 박층화, 유전체 층의 박층화 및 고적층화를 통해 구현가능한 것이다. 특히, 초고용량에 따른 고적층화를 실현하기 위해서는 유전층을 구성 하는 BaTiO3, MgO, MnO3, V2O5, Cr2O3, Y2O3, 희토류원소, 유리원료(Glass Frit)등 유전체의 미세화가 필연적이며, 3 ㎛ 이하로 유전층을 박층화함에 따른 고전계의 영향을 최소화하여 전기적인 신뢰성을 확보하기 위해 미립 입자의 분산성을 고려한 슬러리 설계를 필요로 한다. 그러나, 입자의 미립화에 따른 표면적 증가로 인하여 소결 구동력이 증가하며, 이에 따라 결정립의 급격한 성장이 야기된다.
초고용량 MLCC제조에 있어서, 출발 물질의 대부분을 차지하는 BaTiO3로는 일반적으로 입자크기 0.2, 0.15 및 0.1㎛의 것이 이용된다. 그러나, 수열법, 옥살레이트법(Oxalate), 가수분해법(Hydrolysis) 및 고상 합성(Solid State Synthesis) 등의 입자 합성과정 및 입자 크기 및 불순물 제거와 결정성의 확보를 위한 열처리 과정에서 이들 입자는 상당부분 응집한다.
한편, 칩은 일반적으로 상기 BaTiO3 파우더를 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제와 배합하여 바스킷 밀(Basket Mill)을 이용하여 슬러리(slurry)를 제조한 후 성형, 적층, 압착 등의 공정을 거쳐 제작되는데, 구체적으로 도 1에 도시된 바와 같은 공정을 거치게 된다.
도 1은 일반적인 MLCC 제조공정도로서, 먼저 앞서 상술한 방법에 의하여 제조된 슬러리를 캐리어 필름 상에 도포 및 건조하여 수 ㎛의 두께로 세라믹 그린시트(ceramic green sheet)를 제조한다(도 1 (a) 참조).
다음, 이러한 세라믹 그린시트 상에 1 내지 2 ㎛의 두께로 도전성 패이스트(paste)를 인쇄하여 내부전극 막을 형성한 후(도 1 (b) 참조), 세라믹 그린시트 를 캐리어 필름으로부터 박리하여 복수의 그린시트 각각을 서로 겹쳐서 적층하여 적층체를 형성한다(도 1 (c) 참조).
그 다음, 이러한 소정의 적층체에 대하여 높은 압력과 열을 가하여 압착시킨 후(도 1 (d) 참조), 압착된 시트 적층체를 절단공정을 통해 소정의 크기로 절단하여(도 1 (e) 참조) 그린칩(green chip)을 제조하게 된다(도 1 (f) 참조).
이후, 일반적으로 알려진 가소, 소성, 연마 및 외부전극 도금 공정들을 거치면서 최종적으로 MLCC 제품이 완성된다.
한편, 앞서 언급한 바와 같이, 최근에는 이러한 MLCC 제품의 대용량화의 요구에 의하여 박막화, 다층화가 진행되고 있으며 이에 부응하여 유전체층의 두께가 2 ㎛ 이하의 적층수 500 층 이상의 제품이 양산되고 있는 실정이다.
그러나, 이러한 적층되는 세라믹 그린시트의 수가 증가됨에 따라, 세라믹 그린시트의 적층공정과 압착공정을 거치면서 제품의 신뢰성에 영향을 주는 문제점이 발생할 수 밖에 없다.
즉, 도 2 (a)에 도시된 바와 같이 세라믹 그린시트(G) 상에는 소정의 두께로 돌출된 내부전극 인쇄막(A)과 내부전극 비형성부(B)로 이루어지고, 도 2 (b)에 도시된 바와 같이 내부전극이 형성된 세라믹 그린시트가 수백층으로 적층되어 서로 압착될 경우, 도 2 (c)에 도시된 바와 같이 내부전극 비형성부(B)의 밀도가 낮아, 내부전극 비형성부(B)에 크랙(crack)이나 박리(delamination) 내지 기공(pore) 발생과 같은 내부결함이 발생하는 문제점이 발생하게 된다.
이러한 내부전극 형성부와 내부전극 비형성부에 의한 밀도 차이는 MLCC가 고적층화 될수록 더욱 증가하게 되어 이러한 밀도차에 의한 구조적 결함은 더욱 증가하게 된다.
한편, 이러한 문제점을 해결하기 위한 종래기술의 하나로서, 일본국 특허공개공보 제2005-303022호에 개시된 바와 같이, 내부전극 비형성부에 해당하는 내부전극과 내부전극과의 사이에 인쇄공법 등으로 세라믹 유전체 막(C)을 추가로 형성하여(도 3 참조), 앞서 언급한 밀도차 문제를 해결하고자 하는 기술을 들 수 있다.
그러나, 도 3에 도시된 방법과 같이 별도의 세라믹 막(유전체 층; C)을 추가로 형성하는 공정에 의할 경우, 내부전극(A) 인쇄와 추가 유전체층(C) 인쇄라는 이중의 인쇄공정이 수행되어야만 하므로 패턴 정렬(alignment)의 문제가 발생할 수 있으며 칩의 용량이 저하되는 단점이 있다.
뿐만 아니라, 이러한 방법에 의할 경우, 유전체층 인쇄시의 용매에 의해 기존의 세라믹 그린시트와 내부전극에 화학적 데미지(damage)를 가할 수도 있으며, 1 내지 2 ㎛ 수준의 박막 세라믹 그린시트에서는 추가 인쇄 과정에서 시트에 물리적 데미지가 증가되어 쇼트(short)가 발생하는 등의 문제점이 있다.
한편, 밀도차를 제거하기 위한 또다른 종래기술의 하나로서, 일본국 특허공개공보 제2004-259989호에 개시된 바와 같이, 적층 세라믹 전자부품의 제조방법에 있어서 적층체를 정수압 프레스하는 공정에서 적층체의 양쪽 면에 배치된 열가소성 부재에 의해 압력이 적층체에 전달되도록 하여 칩 형상을 개선 하는 것이 개시되어 있다.
그러나, 이러한 종래기술에 의한 방법으로 제조된 적층체의 문제점은 칩 형상에 있어서 상면 또는 양면이 굴곡 형상이 된다는 점이다. 제조된 칩에서 이러한 굴곡 형상은 실장 불량(Pick-up Error)을 야기하게 된다. 즉, 대부분의 실장은 진공 노즐에 의하여 칩의 표면을 흡착하여 소정의 위치에 이송되는 것에 의하여 이루어지는데, 칩의 표면을 진공상태로 흡착하기 위하여는 칩 표면이 평면 형상을 유지하고 있어야만 한다. 결국, 칩의 표면에 요철 및 굴곡이 형성되어 있는 경우에는 진공 형성이 불가능하게 되어 결국 실장 불량을 유발하게 된다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 내부전극이 형성된 세라믹 그린시트를 수백층 이상 적층 및 압착공정 수행시 발생할 수 있는 내부전극 형성부와 내부전극 비형성부 사이의 밀도차를 균일화하고 이러한 밀도차에 의해 발생하는 소성체의 결함 발생을 방지할 수 있는 적층형 세라믹 전자부품의 제조방법 및 그 제조장치를 제공하는 데 있다.
상술한 목적을 달성하기 위하여 본 발명에 의한 적층형 전자부품 제조방법은, a) 복수의 평면부와 돌출부가 형성된 한 쌍의 탄성판을 준비하는 단계; b) 상기 a) 단계에 의하여 준비된 한 쌍의 탄성판 사이의 평면부에 복수의 그린칩이 서 로 이격되어 위치하도록 배열하는 단계; c) 상기 b) 단계에 의하여 내부에 복수의 그린칩이 배열된 한쌍의 탄성판을 진공포장하는 단계; 및 d) 상기 c) 단계에 의하여 형성된 진공포장체에 대하여 소정의 온도에서 정수압 압착하는 단계를 포함한다.
또한, 상기 a) 단계에서 준비되는 상기 한 쌍의 탄성판으로서, 재질이 고무(rubber)이며 경도가 20 내지 60도인 것을 사용하는 것이 바람직하다.
그리고, 상기 한 쌍의 탄성판으로서, 각각의 두께가 상기 그린칩 두께의 2 내지 5배인 것을 사용하는 것이 바람직하다.
또한, 상기 한 쌍의 탄성판으로서, 두께 1 내지 2mm의 고무판을 2 내지 5층으로 적층하여 사용하는 것이 바람직하다.
아울러, 상기 b) 단계에서 배열되는 복수의 그린칩은, 그 각각의 간격이 상기 그린칩 두께의 1 내지 2배가 되도록 위치되는 것이 바람직하다.
나아가, 상기 d) 단계에서의 정수압 압착은, 60 내지 100℃의 온도 및 200 내지 500㎏/㎠ 의 압력 조건하에서 수행되는 것이 더욱 바람직하다.
한편, 상술한 목적을 달성하기 위하여 본 발명에 의한 적층형 전자부품 제조장치는, 복수의 평면부와 돌출부가 형성되어 상기 평면부 상에 압착될 그린칩이 배열되고, 20 내지 60도의 경도와 상기 그린칩의 2 내지 5배 두께로 이루어진 한 쌍의 탄성판; 상기 그린칩이 배열된 상태의 한 쌍의 탄성판을 진공포장하기 위한 진공포장용 백(bag); 및 상기 진공포장된 한 쌍의 탄성판에 배열된 그린칩에 대하여 정수압을 제공하기 위한 정수압 공급수단을 포함한다.
또한, 상기 한 쌍의 탄성판의 재질은 고무인 것이 바람직하다.
그리고, 상기 한 쌍의 탄성판 각각은, 두께 1 내지 2mm의 고무판을 2 내지 5층으로 적층된 것을 특징으로 한다.
아울러, 상기 한 쌍의 탄성판 각각에 형성된 평면부 사이의 간격은 상기 그린칩 두께의 1 내지 2배인 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.
이제 본 발명의 실시예에 따른 적층형 전자부품 제조방법 및 그 제조장치에 대하여 관련 도면을 참고로 하여 상세하게 설명한다.
먼저, 그린칩 제조방법에 대하여 설명하기로 한다. 이는 일반적인 MLCC 제조공정 중 그린칩(green chip) 제조공정과 동일한 것으로서, 통상적으로 알려진 방법에 의하여 제조된 슬러리를 캐리어 필름 상에 도포 및 건조하여 수 ㎛의 두께로 세라믹 그린시트(ceramic green sheet)를 제조한다.
다음, 이러한 세라믹 그린시트 상에 1 내지 2 ㎛의 두께로 도전성 패이스트(paste)를 인쇄하여 내부전극 막을 형성한 후, 세라믹 그린시트를 캐리어 필름으로부터 박리하여 복수의 그린시트 각각을 서로 겹쳐서 적층하여 적층체를 형성한다.
그 다음, 이러한 소정의 적층체에 대하여 높은 압력과 열을 가하여 압착시킨 후, 압착된 시트 적층체를 절단공정을 통해 소정의 크기로 절단하여 소정의 그린칩을 제조하게 된다.
이 후, 본 발명에 의한 그린칩(40)에 정수압을 인가하는 공정에 대하여 설명하기로 한다.
본 발명에 의하여 그린칩(40)에 정수압을 인가하는 방법은, 도 4에 도시된 바와 같이, 그린칩(40)과 접촉하면서 외부의 정수압을 이 그린칩(40)에 전달하는 한 쌍의 탄성판(10; 10a, 10b)과, 상기 그린칩(40)과 한 쌍의 탄성판(10; 10a, 10b)으로 이루어지는 결합체를 진공포장하기 위한 진공포장용 백(bag; 20), 및 상기 진공포장된 한 쌍의 탄성판(10; 10a, 10b)에 배열된 그린칩(40)에 대하여 정수압을 제공하기 위한 정수압 공급수단(30)으로 이루어진 장치에 의하여 수행된다.
먼저, 탄성판(10)은, 상하(10b, 10a)로 나누어진 한 쌍의 탄성 재질로 이루어지며, 특히 고무재질로 이루어지는 것이 바람직하다.
또한, 각각의 탄성판(10b, 10a)에는 그린칩(40)이 적재되는 면을 향하여 복수의 평면부(11)와 돌출부(12)가 형성되어 있다.
이러한 복수의 평면부(11) 상에는 압착될 복수의 그린칩(40)이 적재되어 배열되며, 탄성판 각각에 형성된 평면부(11) 사이의 간격은 상기 그린칩(40) 두께의 1 내지 2배인 것이 바람직하다. 이는 후술하는 돌출부(12)가 삽입될 수 있는 공간에 해당하며, 정수압 인가시 그린칩(40)의 모서리 부분을 라운딩(rounding) 시켜서 칩의 깨짐 내지 칩핑(chipping) 현상을 방지할 수 있게 된다.
상기 복수의 평면부(11)에 인접하여 상하 탄성판(10b, 10a)의 평면부(11) 양측에 형성된 복수의 돌출부(12)는, 적재되는 개개의 그린칩(40)이 정수압이 인가되는 상태에서도 서로 붙지 않으면서 정해진 위치에서 이탈되는 것을 방지하기 위함이다.
또한 상기 돌출부(12)는, 앞서 언급한 바와 같이, 정수압 인가시 그린칩(40)의 모서리 부분을 라운딩시켜서 칩의 깨짐 내지 칩핑 현상을 방지할 수 있을 뿐만 아니라, 소정의 정수압 인가시 상하 탄성판(10b, 10a)의 서로 대응하는 돌출부(12)가 서로 맞닿게 됨에 따라 소정의 정수압이 인가된다고 할지라도 한 쌍의 탄성판(10b, 10a)이 더이상 변형되는 것을 방지하여 평면부(11) 자체가 굴곡되는 현상을 막을 수 있게 된다. 이로 인하여 종래기술에 의한 방법으로 제조된 적층체의 문제점에 있어서의 칩 상면 또는 양면이 굴곡 형상이 되어 제조된 칩에서 진공흡착 오류에 따른 실장 불량을 야기하게 되는 것을 방지할 수 있게 된다.
이와 같은 탄성판(10b, 10a)은, 20 내지 60도의 경도와 상기 그린칩의 2 내지 5배 두께로 이루어지는 것이 바람직하다.
보다 구체적으로, 상기 한 쌍의 탄성판 각각(10b, 10a)은, 두께 1 내지 2mm 의 고무판을 2 내지 5층으로 적층된 것으로 형성될 수 있는데, 이는 그린칩에 소정의 압력을 전달하기 위한 경도를 유지하기 위함이다.
다음, 진공포장용 백(20)은, 통상적으로 사용될 수 있는 진공포장용 비닐백에 해당하는 것으로서, 정수압이 가해질 복수의 그린칩(40)이 한 쌍의 탄성판 내에 적재된 대상물을 상기 비닐백(20)에 넣고 진공을 가해 한 쌍의 탄성판인 고무판 사이에 존재하는 공기를 제거하고 진공포장하는 역할을 수행한다.
마지막으로 정수압 공급수단(30)은, 진공포장체에 그린칩(40)의 6면 방향으로 일정한 압력을 동일하게 제공하는 정수압 공급장치로서, 통상적으로 사용될 수 있는 정수압 공급장치가 사용될 수 있으며, 일 예로서 소정 크기의 탱크(tank) 내에 물 또는 기름을 압착매질로 하여 일정 유량으로 공급하는 장치를 고려할 수 있다.
여기서, 진공포장체를 정수압 압착방법으로 압착하기 위하여는 압착매질은 60 내지 100℃의 온도조건과 200 내지 500㎏/㎠의 압력 조건하에서 수행되는 것이 바람직한데, 이러한 범위 이하에서는 진공포장체 내부의 그린칩(40)이 압착되기 어려우며 그 이상의 범위하에서는 그린칩(40) 자체의 과도한 변형을 유발하여 그린칩 제품의 신뢰성에 이상이 발생할 수 있기 때문이다.
이와 같은 구성을 가지는 장치에 의하여 수행되는, 그린칩(40)에 정수압을 인가하는 방법은 도 4에 도시된 바와 같은 세부단계를 거치게 된다.
먼저, 도 4 (a)에 도시된 바와 같이 복수의 평면부(11)와 돌출부(12)가 형성 된 한 쌍의 탄성판(10b, 10a)을 준비한다.
앞서 설명한 바와 같이 준비되는 상기 한 쌍의 탄성판(10b, 10a)으로서, 재질이 고무(rubber)이며 경도가 20 내지 60도인 것을 사용하는 것이 바람직하다.
그리고, 상기 한 쌍의 탄성판(10b, 10a)으로서, 각각의 두께가 상기 그린칩 두께의 2 내지 5배인 것을 사용하는 것이 바람직하며, 보다 구체적으로는 두께 1 내지 2mm의 고무판을 2 내지 5층으로 적층하여 사용하는 것이 바람직하다.
다음, 도 4 (b)에 도시된 바와 같이 한 쌍의 탄성판(10b, 10a) 사이의 평면부(11)에 복수의 그린칩(40)이 서로 이격되어 위치하도록 배열한다.
즉, 배열되는 복수의 그린칩(40)은, 그 각각의 간격이 상기 그린칩 두께의 1 내지 2배가 되도록 위치되는 것이 바람직한데, 하부 탄성판(10a)의 평면부(11) 상에 복수의 그린칩(40)이 서로 붙지 않도록 배열하여 적재한 후 그 위에 상부 탄성판(10b)을 덮게 된다.
그 다음, 도 4 (c)에 도시된 바와 같이 내부에 복수의 그린칩(40)이 배열된 한쌍의 탄성판(10b, 10a)을 진공포장한다.
즉, 정수압이 가해질 복수의 그린칩(40)이 한 쌍의 탄성판(10b, 10a) 내에 적재된 대상물을 통상적으로 사용될 수 있는 진공포장용 비닐백(20)에 넣고 진공을 가해 한 쌍의 탄성판(10b, 10a)인 고무판 사이에 존재하는 공기를 제거하고 진공포장하게 된다.
마지막으로, 도 4 (d)에 도시된 바와 같이 진공포장체에 대하여 소정의 온도에서 정수압 압착하게 된다.
즉, 소정 크기의 탱크(tank) 내에 물 또는 기름을 압착매질로 하여 일정 유량으로 공급하되, 진공포장체를 정수압 압착방법으로 압착하기 위하여 압착매질은 60 내지 100℃의 온도조건과 200 내지 500㎏/㎠의 압력 조건하에서 수행하여 진공포장체에 그린칩(40)의 6면 방향으로 일정한 압력을 동일하게 제공하게 된다.
이상과 같은 본 발명에 의하여, 아래 표 1에 기재된 바와 같이 내부전극 비형성부의 밀도가 상승하여 내부전극 형성부와 비교적 균일하게 되었으며, 그로인해 소성체의 크랙(crack), 박리(delamination), 및 기공(pore) 등의 결함발생이 감소하였다.
적층방법 | 내부전극 형성부와 내부전극 비형성부 사이의 밀도차 |
종래기술 | 4 내지 8% |
본 발명 | 1% 이내 |
아울러, 도 5는 압착 전후의 그린칩의 외관을 나타낸 도면으로서, 도 5 의 (a)는 압착전, (b)는 압착후의 그린칩에 해당한다.
도 5로부터 확인되는 바와 같이, 본 발명에 의하여 압착된 그린칩의 경우, 그린칩 모서리에 라운드가 부여되고 이에 의하여 칩의 깨짐 현상에 의한 불량이 개선되었으며, 별도의 그린 연마 공정이 불필요하게 되어 제작 비용을 절감할 수 있다.
또한, 앞서 설명한 바와 같이, 한 쌍의 탄성판에 형성된 돌출부에 의하여 소정의 정수압 인가시 상하 탄성판의 서로 대응하는 돌출부가 서로 맞닿게 되어 됨에 따라 소정 이상의 정수압이 인가된다고 할지라도 한 쌍의 탄성판이 더이상 변형되는 것을 방지하여 평면부 자체가 굴곡되는 현상을 막을 수 있게 되어, 결국 진공 노즐에 의하여 칩의 표면을 흡착하여 소정의 위치에 이송하는 실장공정에 있어서, 칩 표면이 평면 형상을 유지하고 있기 때문에 진공노즐에 의한 진공흡착이 가능하게 된다.
한편, 본 발명은 MLCC 제품에만 적용될 수 있는 것은 아니며, 일반적으로 그린시트 적층법(green sheet lamination method)이라 불리는 방법으로 제조될 수 있는 다층 세라믹 기판 등의 적층형 전자부품에도 적용될 수 있음을 자명하다고 할 것이다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
앞에서 설명한 바와 같이, 본 발명에 따른 및 그 제조방법에 의하면, 그린칩 에 압력이 균일하게 가해지도록 고무와 같은 탄성판을 적용하여 정수압 압착을 수행함에 따라, 밀도가 낮은 내부전극 비형성부의 밀도가 상승하여 상대적으로 밀도가 높은 내부전극 형성부와 밀도가 균일화되어 결국 소성체의 크랙(crack), 박리(delamination), 및 기공(pore) 등의 결함발생을 감소시키는 효과가 있다.
또한, 본 발명에 의하여 압착된 그린칩의 경우, 그린칩 모서리에 라운드가 부여되고 이에 의하여 칩의 깨짐 현상에 의한 불량이 개선되었으며, 별도의 그린 연마 공정이 불필요하게 되어 제작 비용을 절감하는 효과가 있다.
아울러, 앞서 설명한 바와 같이, 한 쌍의 탄성판에 형성된 돌출부에 의하여 소정의 정수압 인가시 상하 탄성판의 서로 대응하는 돌출부가 서로 맞닿게 되어 됨에 따라 소정 이상의 정수압이 인가된다고 할지라도 한 쌍의 탄성판이 더이상 변형되는 것을 방지하여 평면부 자체가 굴곡되는 현상을 막을 수 있게 되어, 결국 진공 노즐에 의하여 칩의 표면을 흡착하여 소정의 위치에 이송하는 실장공정에 있어서, 칩 표면이 평면 형상을 유지하고 있기 때문에 진공노즐에 의한 진공흡착이 가능하게 되는 효과가 있다.
결국, 본 발명은 제품의 수율 및 품질을 향상시킬 수 있는 효과가 있다.
Claims (10)
- a) 복수의 평면부와 돌출부가 형성된 한 쌍의 탄성판을 준비하는 단계;b) 상기 a) 단계에 의하여 준비된 한 쌍의 탄성판 사이의 평면부에 복수의 그린칩이 서로 이격되어 위치하도록 배열하는 단계;c) 상기 b) 단계에 의하여 내부에 복수의 그린칩이 배열된 한쌍의 탄성판을 진공포장하는 단계; 및d) 상기 c) 단계에 의하여 형성된 진공포장체에 대하여 소정의 온도에서 정수압 압착하는 단계;를 포함하며,상기 b) 단계에서 배열되는 복수의 그린칩은, 그 각각의 간격이 상기 그린칩 두께의 1 내지 2배가 되도록 위치되는 것을 특징으로 하는 적층형 전자부품의 제조방법.
- 제1항에 있어서,상기 a) 단계에서 준비되는 상기 한 쌍의 탄성판으로서, 재질이 고무(rubber)이며 경도가 20 내지 60도인 것을 사용하는 것을 특징으로 하는 적층형 전자부품의 제조방법.
- 제2항에 있어서,상기 한 쌍의 탄성판으로서, 각각의 두께가 상기 그린칩 두께의 2 내지 5배 인 것을 사용하는 것을 특징으로 하는 적층형 전자부품의 제조방법.
- 제2항에 있어서,상기 한 쌍의 탄성판으로서, 두께 1 내지 2mm의 고무판을 2 내지 5층으로 적층하여 사용하는 것을 특징으로 하는 적층형 전자부품의 제조방법.
- 삭제
- 제1항에 있어서,상기 d) 단계에서의 정수압 압착은, 60 내지 100℃의 온도 및 200 내지 500㎏/㎠ 의 압력 조건하에서 수행되는 것을 특징으로 하는 적층형 전자부품의 제조방법.
- 복수의 평면부와 돌출부가 형성되어 상기 평면부 상에 압착될 그린칩이 배열되고, 20 내지 60도의 경도와 상기 그린칩의 2 내지 5배 두께로 이루어진 한 쌍의 탄성판;상기 그린칩이 배열된 상태의 한 쌍의 탄성판을 진공포장하기 위한 진공포장용 백(bag); 및상기 진공포장된 한 쌍의 탄성판에 배열된 그린칩에 대하여 정수압을 제공하기 위한 정수압 공급수단;를 포함하며,상기 한 쌍의 탄성판에 배열되는 복수의 그린칩은, 그 각각의 간격이 상기 그린칩 두께의 1 내지 2배가 되도록 위치되는 것을 특징으로 하는 적층형 전자부품의 제조장치.
- 제7항에 있어서,상기 한 쌍의 탄성판의 재질은 고무인 것을 특징으로 하는 적층형 전자부품의 제조장치.
- 제7항에 있어서,상기 한 쌍의 탄성판 각각은, 두께 1 내지 2mm의 고무판을 2 내지 5층으로 적층된 것을 특징으로 하는 적층형 전자부품의 제조장치.
- 제7항에 있어서,상기 한 쌍의 탄성판 각각에 형성된 평면부 사이의 간격은 상기 그린칩 두께의 1 내지 2배인 것을 특징으로 하는 적층형 전자부품의 제조장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060082393A KR100834913B1 (ko) | 2006-08-29 | 2006-08-29 | 적층형 세라믹 전자부품의 제조방법 및 그 제조장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060082393A KR100834913B1 (ko) | 2006-08-29 | 2006-08-29 | 적층형 세라믹 전자부품의 제조방법 및 그 제조장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080019893A KR20080019893A (ko) | 2008-03-05 |
KR100834913B1 true KR100834913B1 (ko) | 2008-06-03 |
Family
ID=39394997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060082393A KR100834913B1 (ko) | 2006-08-29 | 2006-08-29 | 적층형 세라믹 전자부품의 제조방법 및 그 제조장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100834913B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102322839B1 (ko) | 2020-09-07 | 2021-11-10 | 금정산업 주식회사 | 부텐계공중합체 수지를 이용한 진공압착 백용 필름 조성물 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10204737B2 (en) | 2014-06-11 | 2019-02-12 | Avx Corporation | Low noise capacitors |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08213275A (ja) * | 1995-02-07 | 1996-08-20 | Nec Corp | 積層セラミック電子部品の製造方法 |
JPH10270283A (ja) | 1997-03-24 | 1998-10-09 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
JP2004356393A (ja) * | 2003-05-29 | 2004-12-16 | Kyocera Corp | 積層セラミック電子部品の製造方法 |
-
2006
- 2006-08-29 KR KR1020060082393A patent/KR100834913B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08213275A (ja) * | 1995-02-07 | 1996-08-20 | Nec Corp | 積層セラミック電子部品の製造方法 |
JPH10270283A (ja) | 1997-03-24 | 1998-10-09 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
JP2004356393A (ja) * | 2003-05-29 | 2004-12-16 | Kyocera Corp | 積層セラミック電子部品の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102322839B1 (ko) | 2020-09-07 | 2021-11-10 | 금정산업 주식회사 | 부텐계공중합체 수지를 이용한 진공압착 백용 필름 조성물 |
Also Published As
Publication number | Publication date |
---|---|
KR20080019893A (ko) | 2008-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10431379B2 (en) | Method of manufacturing a multilayer ceramic capacitor | |
US8542476B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
US9123472B2 (en) | High capacity multilayer ceramic capacitor and method of manufacturing the same | |
KR101762032B1 (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
KR20120062238A (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품 제조방법 | |
US20120106025A1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
JP2001185437A (ja) | 積層セラミックコンデンサ | |
US20090229860A1 (en) | Green sheet for multi-layered electronics parts and manufacturing method for green chip using the same | |
KR100834913B1 (ko) | 적층형 세라믹 전자부품의 제조방법 및 그 제조장치 | |
KR102597153B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
KR101952845B1 (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
US20120151763A1 (en) | Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component using the same | |
JP2001217139A (ja) | 積層型電子部品の製法 | |
JP3602368B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP3489445B2 (ja) | 積層体の製造方法及び積層体の製造装置 | |
JP2000269074A (ja) | 積層セラミックコンデンサとその製造方法 | |
KR102013896B1 (ko) | 세퍼레이터 및 이를 적용한 다수의 그린시트 유닛의 소성방법 | |
JP2002015942A (ja) | 積層型電子部品 | |
JP2012069765A (ja) | 積層セラミック電子部品の製造方法 | |
JP3435060B2 (ja) | セラミックグリーンシート積層装置及び積層方法 | |
TWI752895B (zh) | 積層陶瓷電容之製造方法 | |
KR100631982B1 (ko) | 표면 평탄성이 우수한 ltcc 기판의 제조방법 | |
KR100616539B1 (ko) | 적층 세라믹 캐패시터 적층장치 및 이를 이용한 적층세라믹 캐패시터의 제조방법 | |
KR20080019890A (ko) | 적층형 전자부품용 내부전극 형성방법과 이를 이용한그린칩 | |
KR102041628B1 (ko) | 세라믹 적층체 압착장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130403 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |