KR100834233B1 - 반도체 장치의 텅스텐 플러그 제조방법 - Google Patents

반도체 장치의 텅스텐 플러그 제조방법 Download PDF

Info

Publication number
KR100834233B1
KR100834233B1 KR1020070059723A KR20070059723A KR100834233B1 KR 100834233 B1 KR100834233 B1 KR 100834233B1 KR 1020070059723 A KR1020070059723 A KR 1020070059723A KR 20070059723 A KR20070059723 A KR 20070059723A KR 100834233 B1 KR100834233 B1 KR 100834233B1
Authority
KR
South Korea
Prior art keywords
tungsten
layer
tungsten plug
manufacturing
semiconductor device
Prior art date
Application number
KR1020070059723A
Other languages
English (en)
Inventor
석가문
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070059723A priority Critical patent/KR100834233B1/ko
Application granted granted Critical
Publication of KR100834233B1 publication Critical patent/KR100834233B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

발생된 파티클을 제거하여 소자불량 및 웨이퍼의 폐기를 막는 텅스텐 플러그의 제조방법을 제공한다. 본 발명에 따른 반도체 장치의 텅스텐 플러그 제조방법은 반도체기판 상에 층간절연층, 배선층 및 절연막을 형성하고 상기 절연막을 식각하여 상기 배선층이 노출되는 콘택홀을 형성하는 단계, 상기 콘택홀을 메우도록 텅스텐을 증착하고 상기 콘택홀 외에 상부로 더욱 증착된 텅스텐층을 에치백으로 제거하여 텅스텐 플러그를 형성하는 단계, 상기 텅스텐 플러그를 포함하는 절연막 상에 텅스텐을 더욱 증착하고 평탄화하는 단계, 및 상기 평탄화된 텅스텐층을 에치백으로 제거하는 단계를 포함한다.
텅스텐플러그, 파티클, 에치백, 화학적기계적연마

Description

반도체 장치의 텅스텐 플러그 제조방법{MANUFACTURING METHOD FOR TUNGSTEN PLUG OF SEMICONDUCTOR DEVICE}
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 텅스텐 플러그 제조 공정을 개략적으로 나타낸 순서도이다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 반도체 장치의 텅스텐 플러그를 제조하는 공정을 개략적으로 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 텅스텐 플러그의 제조방법에 따라 텅스텐 에치백후 웨이퍼 전면에 발생된 결함을 측정한 웨이퍼 맵을 도시한 도면이다.
도 4는 종래의 텅스텐 플러그 공정 진행시 발생하는 다양한 형태의 파티클을 나타낸 사진이다.
본 발명은 반도체 장치의 제조방법에 대한 것으로, 보다 상세하게는 파티클에 의한 텅스텐 에치백 시에 발생되는 결함을 제거한 반도체 장치의 텅스텐 플러그 제조방법에 대한 것이다.
반도체 공정이 안정되면서 수율에 가장 크게 작용을 하는 것은 공정 진행시 발생되는 파티클(paticle)이다. 파티클이 발생되면 금속 배선간 단락을 유발시켜 불량을 초래하게 된다. 현재 텅스텐 플러그(tungsten plug) 공정은 특성상 화학기상증착법(chemical vapor deposition ; CVD)에 의해 진행되므로 여러 종류의 파티클이 형성된다.
도 4는 종래의 텅스텐 플러그 공정 진행 시 발생하는 다양한 형태의 파티클을 나타낸 사진이다. 도면을 참고하면, 화학기상증착법에 의해 발생한 파티클은 후속 공정인 텅스텐 에치백(etch back)을 진행하면서 텅스텐이 제거되지 못하도록 블록킹(blocking) 역할을 하므로 파티클에 의한 블록 결함(blocked defect)을 형성하거나 블록 파티클이 제거되더라도 텅스텐이 잔류물(residue) 형태로 남기게 된다.
이렇게 형성된 결함들은 후속 공정을 거치면서 불량을 초래한다. 결함의 크기는 상황에 따라 다양하게 발생되는데, 발생되는 결함이 많으면 공정을 더 이상 진행하기 어려워 해당 웨이퍼는 폐기시키며, 발생되는 결함 정도가 약한 경우에는 공정 진행은 계속하지만 소자 불량을 초래하고 수율을 저하시킨다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 텅스텐 에치백 후 형성된 결함을 제거하는 반도체 장치의 텅스텐 플러그 제조방법을 제공함에 있다.
본 발명에 따른 반도체 장치의 텅스텐 플러그 제조방법은 반도체기판 상에 층간절연층, 배선층 및 절연막을 형성하고, 상기 절연막을 식각하여 상기 배선층이 노출되는 콘택홀을 형성하는 단계, 상기 콘택홀을 메우도록 텅스텐을 증착하고 상기 콘택홀 외에 상부로 더욱 증착된 텅스텐층을 에치백으로 제거하여 텅스텐 플러그를 형성하는 단계, 상기 텅스텐 플러그를 포함하는 절연막 상에 텅스텐을 더욱 증착하고 평탄화하는 단계 및 상기 평탄화된 텅스텐층을 에치백으로 제거하는 단계를 포함한다.
이때, 상기 텅스텐 플러그를 형성하는 단계 이후에 상기 텅스텐플러그를 포함하는 절연막 상부를 블러시 크린(brush clean) 처리하는 단계를 더욱 포함할 수 있다.
또한, 상기 블러시 크린 처리는 불산(HF)을 이용하여 수행할 수 있다.
또한, 상기 텅스텐 플러그를 포함하는 절연막 상에 텅스텐을 더욱 증착하고 평탄화하는 단계는 화화적기계적연마에 의해 수행할 수 있다.
또한, 상기 화학적기계적연마로 평탄화하는 단계에서는 텅스텐 플러그 상에 더욱 증착된 텅스텐층의 30 내지 50% 두께를 제거할 수 있다.
또한, 상기 화학적기계적연마로 평단화하는 단계 이후에 크리닝(cleaning) 및 스크러빙(scrubing)을 수행하는 단계를 더욱 포함할 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명의 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 이해할 수 있는 바와 같이, 후술하는 실시예는 본 발명의 개념과 범위를 벗어나지 않 는 한도내에서 다양한 형태로 변형될 수 있다. 이하에서 사용되는 기술용어 및 과학용어를 포함하는 모든 용어 들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 사전에 정의된 용어들은 관련 기술 문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다. 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 또한, 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에"있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 텅스텐 플러그 제조 공정을 개략적으로 나타낸 순서도이고, 도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 반도체 장치의 텅스텐 플러그를 제조하는 공정을 개략적으로 나타내는 도면이다.
이하, 도 1의 순서도에 따라 도 2a 내지 도 2f를 참조하여 본 발명의 일 실시예를 설명하기로 한다.
먼저 도 2a에 도시한 바와 같이 반도체기판(10)상에 층간절연층(20)을 형성하고 다시 층간절연층(20) 상에 도전성 물질을 증착한 후 패터닝하여 알루미늄 또 는 이의 등가물을 포함하는 배선층(30)을 형성한다. 이후 배선층(30)을 포함하는 층간절연막(20) 상에 절연막(40)을 형성한 후 배선층(30)과 대응하는 부분을 식각하여 배선층(30)이 노출되도록 콘택홀(40C)을 형성한다. 이때, 도면에 도시하지는 않았지만, 콘택홀(40C)이 형성된 부분에 장벽층을 더욱 형성할 수 있다. 일례로 장벽층은 질화티타늄(TiN)/티타늄 구조 이외에 내화성 금속, 예컨대 티타늄(Ti), 티타늄나이트라이드(TiN) 및 텅스텐나이트라이드(WN)를 사용하여 단일층 또는 이들을 조합한 복수층으로 형성할 수 있다. 한편, 반도체기판, 층간절연층, 배선층 및 절연막의 상세한 구성은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 용이하게 도출할 수 있으므로 자세한 설명은 생략한다.
다음으로, 도 2b에 도시한 바와 같이 후술하는 텅스텐플러그(도 2c의 참조부호 50P, 이하 동일)를 형성하기 위해 텅스텐(50)을 콘택홀(40C)을 메우도록 증착한다. 이때, 일반적으로 텅스텐(50)은 화학기상증착법(CVD)에 의해 증착하는데 특성상 파티클이 많이 발생한다. 참조부호 60B와 60R은 각각 화학기상증착법에 의해 발생한 파티클들을 나타낸다. 이때, 후술하는 텅스텐 레지듀(residue)(도 2c의 참조부호 50R, 이하 동일)를 설명하기 위해 대응하는 참조부호 60R의 파티클은 다소 과장되게 표현되었다.
다음으로, 도 2c에 도시한 바와 같이 에치백 공정에 의해 콘택홀(40C) 외에도 상부로 더욱 증착된 텅스텐층(W)을 제거하여 평탄화하여 텅스텐플러그(50P)를 형성한다. 그런데, 전술한 바와 같이, 화학기상증착법에 의하여 증착하는 경우에는 파티클이 다수 발생하므로 전술한 에치백 공정에 의해 증착된 텅스텐(50)을 제 거하여 평탄화하는 경우에도 일부 파티클이 콘택홀(40C) 외에 상부로 증착된 텅스텐의 완전한 제거를 막는다. 즉, 일부 파티클(60B)은 에치백을 블로킹(blocking)하여 그 하부에 위치하는 텅스텐(50B)의 제거를 막거나, 에치백에 의해 일부 파티클(60R)만 제거되고 그 파티클(60R) 하부에 위치하는 텅스텐은 잔류하여 텅스텐 레지듀(50R)를 형성하게 된다. 이러한 텅스텐 레지듀(50R)는 각 텅스텐플러그(50P)들 사이에 브릿지를 형성하여 소자불량을 초래한다. 본 발명의 일 실시예에 따른 텅스텐 플러그의 제조방법은 이러한 텅스텐 에치백 후 파티클에 의한 결함을 해소시키는데, 자세한 내용은 후술한다.
다음으로, 도 2c에 도시된 파티클(60B)을 포함하는 절연막(40) 표면을 블러시 크린(brush clean) 처리하여 에치백의 수행 후 에도 잔존하는 파티클(60B)을 제거한다. 이때, 블러시 크린 처리는 불산(HF)을 이용하여 수행된다. 이때, 파티클의 제거 여부는 결함 측정(defect management)을 통해 확인한다. 일례로 상기 결함 측정은 웨이퍼 맵(map)의 방법으로 수행될 수 있다. 한편, 블러쉬 크린에 의하여도 제거되는 않은 파티클은 후술하는 화학적기계적연마에 의해 제거된다.
다음으로, 도 2d에 도시된 바와 같이, 블러쉬 크린 처리된 상부위로 텅스텐(50')을 더욱 증착한다. 전술한 바와 같이, 에치백에 불구하고 파티클에 의해 잔류하는 텅스텐 때문에 이 텅스텐 상에 텅스텐을 더욱 증착하는 경우에 단차가 형성된다. 이러한 단차를 없애기 위해서 본 발명의 일 실시예에 따른 텅스텐 플러그의 제조방법은 화학적기계적연마(chemical mechanical polishing CMP)에 의해 증착된 텅스텐층을 평탄화하는데 이하 상술한다.
다음으로, 도 2e에 도시된 바와 같이, 화학적기계적연마 공정을 수행한다. 화학적기계적연마에 의해 전술한 도 1d에서 더욱 증착된 텅스텐층(50')의 표면 위로 연마패드를 접촉하도록 한 상태에서 슬러리를 공급하면서 텅스텐층(50')이 증착된 표면을 화학적으로 반응시켜 표면의 단차가 제거된 텅스텐층(50'')을 형성한다. 따라서, 후술할 에치백 공정의 진행시에 텅스텐이 제거되는 균일도를 현저히 향상시킬 수 있다. 또한, 전술한 블러쉬 크린에 의하여 제거되지 않은 파티클을 화학적기계적연마에 의해 모두 제거될 수 있으므로, 파티클로 인한 결함을 현저히 줄이므로 소자불량을 감소시키고, 반도체 장치의 제조 수율을 현저히 향상시킬 수 있다.
한편, 이때 화학적기계적연마는 도 2d에서 더욱 증착된 텅스텐층(50')의 30 내지 50% 두께를 제거한다. 화학적기계적연마로 텅스텐층(50') 두께의 30% 이하를 연마하여 제거하는 경우에는 전술한 바와 같이 후속되는 에치백 공정의 진행시에 연마 균일도가 저하되기 때문이고, 텅스텐층(50'') 두께의 50% 이하를 연마하여 제거하는 경우에는 후속되는 에치백 공정의 마진을 확보할 수 없기 때문이다.
이상과 같이 본 발명의 일 실시예에 따른 텅스텐플러그의 제조방법은 에치백 공정으로 이미 형성된 텅스텐플러그 상에 텅스텐을 더욱 증착하고 이를 화학적기계적연마에 의해 평탄화하므로 후속되는 에치백 공정 진행을 위한 최적 조건을 형성할 뿐만 아니라 파티클이 완전한 제거되므로 결함없는 텅스텐 플러그의 제조가 가능하다.
다음으로, 화학적기계적연마에 의해 발생한 잔유 슬러리 및 플로린기(F-)를 포함하는 불순물을 제거하기 위해 크리닝 공정 및 스크러빙 공정을 수행한다.
다음으로, 도 2f에 도시한 바와 같이 제2 에치백 공정을 진행하여 일부 두께가 연마된 텅스텐층을 모두 제거하여 텅스텐 플러그(50P)의 제조를 완료한다.
도 3은 본 발명의 일 실시예에 따른 텅스텐 플러그의 제조방법에 따라 텅스텐 에치백후 웨이퍼 전면에 발생된 결함을 측정한 웨이퍼 맵(map)을 도시한 도면이다. 리워크 전과 리워크 후를 비교해보면, 도시된 바와 같이, 본 실시예에 의한 텅스텐 플러그의 제조방법에 의하면 결함이 모두 제거된 것을 확인 할 수 있다.
이상에서 설명한 것은 본 발명에 따른 텅스텐 플러그의 제조방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
본 발명은 텅스텐 플러그 공정 진행 중 발생된 파티클을 거의 완전히 제거하여 결함없는 텅스텐 플러그의 제조가 가능하므로 금속 배선 단락 등 소자의 불량을 막고 웨이퍼의 폐기를 막아 수율을 현저히 향상시킬 수 있다.

Claims (6)

  1. 반도체기판 상에 층간절연층, 배선층 및 절연막을 형성하고, 상기 절연막을 식각하여 상기 배선층이 노출되는 콘택홀을 형성하는 단계,
    상기 콘택홀을 메우도록 텅스텐을 증착하고, 상기 콘택홀 외에 상부로 더욱 증착된 텅스텐층을 에치백으로 제거하여 텅스텐 플러그를 형성하는 단계,
    상기 텅스텐 플러그를 포함하는 절연막 상에 텅스텐을 더욱 증착하고 평탄화하는 단계, 및
    상기 평탄화된 텅스텐층을 에치백으로 제거하는 단계
    를 포함하는 반도체 장치의 텅스텐 플러그 제조방법.
  2. 제1항에 있어서,
    상기 텅스텐 플러그를 형성하는 단계 이후에 상기 텅스텐플러그를 포함하는 절연막 상부를 블러시 크린(brush clean) 처리하는 단계를 더욱 포함하는 반도체 장치의 텅스텐 플러그 제조방법.
  3. 제2항에 있어서,
    상기 블러시 크린 처리는 불산(HF)을 이용하여 수행되는 반도체 장치의 텅스텐 플러그 제조방법.
  4. 제1항에 있어서,
    상기 텅스텐 플러그를 포함하는 절연막 상에 텅스텐을 더욱 증착하고 평탄화하는 단계는 화화적기계적연마에 의해 수행되는 반도체 장치의 텅스텐 플러그 제조방법.
  5. 제4항에 있어서,
    상기 화학적기계적연마로 평탄화하는 단계에서는 텅스텐 플러그 상에 더욱 증착된 텅스텐층의 30 내지 50% 두께를 제거하는 반도체 장치의 텅스텐 플러그 제조방법.
  6. 제1항에 있어서,
    상기 화학적기계적연마로 평단화하는 단계 이후에 크리닝(cleaning) 및 스크러빙(scrubing)을 수행하는 단계를 더욱 포함하는 반도체 장치의 텅스텐 플러그 제조방법.
KR1020070059723A 2007-06-19 2007-06-19 반도체 장치의 텅스텐 플러그 제조방법 KR100834233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070059723A KR100834233B1 (ko) 2007-06-19 2007-06-19 반도체 장치의 텅스텐 플러그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070059723A KR100834233B1 (ko) 2007-06-19 2007-06-19 반도체 장치의 텅스텐 플러그 제조방법

Publications (1)

Publication Number Publication Date
KR100834233B1 true KR100834233B1 (ko) 2008-05-30

Family

ID=39665794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070059723A KR100834233B1 (ko) 2007-06-19 2007-06-19 반도체 장치의 텅스텐 플러그 제조방법

Country Status (1)

Country Link
KR (1) KR100834233B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140224A (ja) * 1992-10-23 1994-05-20 Hitachi Metals Ltd 円弧形状磁石およびその製造方法
KR20020010802A (ko) * 2000-07-31 2002-02-06 박종섭 화학적기계적연마공정의 파티클 제거 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140224A (ja) * 1992-10-23 1994-05-20 Hitachi Metals Ltd 円弧形状磁石およびその製造方法
KR20020010802A (ko) * 2000-07-31 2002-02-06 박종섭 화학적기계적연마공정의 파티클 제거 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020020010802 A
미국특허 06140224 A

Similar Documents

Publication Publication Date Title
JP2001156073A (ja) ビア又はデュアルダマシン構造の側壁の銅汚染を防止する方法
US6645863B2 (en) Method of manufacturing semiconductor device and semiconductor device
JPH10178096A (ja) アルミニウム接点の製造法
US7166532B2 (en) Method for forming a contact using a dual damascene process in semiconductor fabrication
CN102237297A (zh) 金属互连结构的制作方法及平坦化工艺
US6746954B2 (en) Method of reworking tungsten particle contaminated semiconductor wafers
KR100834233B1 (ko) 반도체 장치의 텅스텐 플러그 제조방법
CN102117766B (zh) 制造半导体器件的方法
KR20070054932A (ko) 반도체 소자의 제조방법
JP5924198B2 (ja) 半導体装置の製造方法
KR100802311B1 (ko) 씨모스 이미지 센서의 제조방법
JP2007287731A (ja) 半導体装置の製造方法
US6759322B2 (en) Method for forming wiring structure
KR100652300B1 (ko) 다마신을 이용한 반도체 소자의 금속 배선 제조 방법
KR100587058B1 (ko) 금속다마신공정시의 금속쇼트 방지방법
KR100568026B1 (ko) 반도체 소자의 제조 방법
US6838371B2 (en) Method of manufacturing semiconductor device
TWI621234B (zh) Method of forming interconnect structure
KR100604528B1 (ko) 반도체 소자의 금속배선 형성 방법
US6881660B2 (en) Method for forming wiring structure
US6858549B2 (en) Method for forming wiring structure
KR20080114041A (ko) 반도체 소자의 제조방법
KR20010058992A (ko) 화학적기계적 연마 방법을 이용한 반도체 소자 제조 방법
KR100693785B1 (ko) 반도체 메모리 소자의 층간절연막 형성 방법
JP2003297789A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee