KR100827132B1 - Apparatus for providing network synchronization - Google Patents

Apparatus for providing network synchronization Download PDF

Info

Publication number
KR100827132B1
KR100827132B1 KR1020020005623A KR20020005623A KR100827132B1 KR 100827132 B1 KR100827132 B1 KR 100827132B1 KR 1020020005623 A KR1020020005623 A KR 1020020005623A KR 20020005623 A KR20020005623 A KR 20020005623A KR 100827132 B1 KR100827132 B1 KR 100827132B1
Authority
KR
South Korea
Prior art keywords
clock
line interface
driver
interface cards
board
Prior art date
Application number
KR1020020005623A
Other languages
Korean (ko)
Other versions
KR20030065140A (en
Inventor
정석용
김선기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020005623A priority Critical patent/KR100827132B1/en
Publication of KR20030065140A publication Critical patent/KR20030065140A/en
Application granted granted Critical
Publication of KR100827132B1 publication Critical patent/KR100827132B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Abstract

본 발명의 망 동기 클록 제공 장치는, 상위클록공급원 장치로부터 제공되는 기준클록을 입력으로 상기 복수개의 라인인터페이스 카드들이 요구하는 클록들을 생성하여 해당 라인인터페이스 카드들 각각으로 보내주는 클록보드와; 복수개의 라인 인터페이스 카드들과 클록보드가 함께 삽입될 수 있는 구조의 유니버셜 슬롯과; 상기 유니버셜 슬롯에서 포인트 투 멀티포인트 클록 연결을 지원하기 위한 동작용 및 예비용 버스들로 구성되며; 상기 클록보드는; 상기 상위클록 공급원 장치로부터 공급되는 기준클록을 라인인터페이스 하는 라인인터페이스부와, 상기 라인인터페이스카드들 각각에 의해 요구되는 클록들을 추출하는 프레이머와, 상기 프레이머에 의해서 추출된 클록의 위상동기를 맞추는 위상동기 제어부와, 대응 라인 인터페이스카드로 대응 클록을 보내주기 위해 클록 구동시키는 클록 구동부로 구성되며, 상기 클록 구동부는, 동작용 및 예비용 클록 구동부로 구성되어, 상기 동작용 클록 구동부는 동작용 버스에 연결되고, 상기 예비용 클록 구동부는 예비용 버스에 연결된다. The apparatus for providing a network synchronization clock according to the present invention comprises: a clock board which generates clocks required by the plurality of line interface cards as inputs to a reference clock provided from an upper clock supply device, and sends the clocks to respective line interface cards; A universal slot in which a plurality of line interface cards and a clock board can be inserted together; Consists of operational and redundant buses for supporting a point-to-multipoint clock connection in the universal slot; The clock board; A line interface unit for line-interfacing the reference clock supplied from the upper clock source device, a framer for extracting clocks required by each of the line interface cards, and a phase synchronization for matching phase synchronization of the clock extracted by the framer A control unit and a clock driver for driving a clock to send a corresponding clock to a corresponding line interface card, wherein the clock driver is configured as an operation and a spare clock driver, and the operation clock driver is connected to an operation bus. The spare clock driver is connected to the spare bus.

망동기 클록, 유니버셜 슬롯Synchronous Clock, Universal Slot

Description

망 동기 클록 제공 장치{APPARATUS FOR PROVIDING NETWORK SYNCHRONIZATION} Device for providing network synchronous clock {APPARATUS FOR PROVIDING NETWORK SYNCHRONIZATION}             

도 1은 종래 기술에 따른 망 동기 클록 제공장치의 블록 구성도,1 is a block diagram of a network synchronization clock providing apparatus according to the prior art,

도 2는 본 발명의 실시 예에 따른 망 동기 클록 제공장치의 블록 구성도.
Figure 2 is a block diagram of a network synchronization clock providing apparatus according to an embodiment of the present invention.

본 발명은 네트워크장치에 관한 것으로, 특히 망 동기 클록을 제공하는 장치에 관한 것이다. The present invention relates to a network device, and more particularly to an apparatus for providing a network synchronization clock.

통상적인 네트워크에서는 망 클록 동기를 필요로 하는 라인 인터페이스(line interface)가 많이 있다. 예컨대, DS-1,DS-3,OC-3,OC-12와 같은 라인 인터페이스가 클록 동기를 필요로 한다. 네트워크의 라인인터페이스로 클록을 제공하기 위해 클록 공급원 장치가 있다. 클록 공급원 장치는, GPS위성신호에 동기되어 고 안정도의 기준클록을 공급하며, 다양한 입력신호의 수용성과 입력원의 이중화(E1신호) 특성을 보유하고 있어 DOTS(Digital Office Timing Supply)로 운용이 가능이다. In a typical network, there are many line interfaces that require network clock synchronization. For example, line interfaces such as DS-1, DS-3, OC-3, and OC-12 require clock synchronization. There is a clock source device for providing a clock to the line interface of the network. The clock source device provides high stability reference clock in synchronism with GPS satellite signals, and can be operated as DOTS (Digital Office Timing Supply) because it has the characteristics of accepting various input signals and redundancy (E1 signal) of input sources. to be.

도 1은 종래 기술에 따른 망 동기 클록 제공장치의 블록 구성도이다. 클록보 드(10)는 상위 클록 공급원장치인 DOTS로부터 공급되는 기준클록을 입력으로 라인인터페이스 카드들이 요구하는 클록들을 생성하여 해당 라인인터페이스 카드들 각각으로 보내준다. 상기 클록보드(10)는, 상위클록 공급원 장치인 DOTS로부터 공급되는 기준클록을 라인인터페이스 하는 LIU(Line Interface Unit)(12)와, 라인인터페이스카드에 의해 요구되는 클록들 예컨대, 1.544MHz, 2.048MHz, 8kHz와 같은 클록들을 추출하는 역할의 프레이머(framer)(14)와, 추출된 클록의 위상동기를 맞추는 PLL(Phase Locked Loop)(16) 및 대응 라인 인터페이스카드로 대응 클록을 보내주기 위해 클록 구동시키는 클록 구동부(18a,...,18b)로 구성된다. 1 is a block diagram of a network synchronization clock providing apparatus according to the prior art. The clock board 10 generates the clocks required by the line interface cards as inputs to the reference clock supplied from the upper clock supply device, DOTS, and sends them to each of the line interface cards. The clock board 10 includes a line interface unit (LIU) 12 for interfacing the reference clock supplied from the upper clock supply device DOTS, and clocks required by the line interface card, for example, 1.544 MHz and 2.048 MHz. Clocks to send corresponding clocks to framer 14, which extracts clocks such as 8kHz, phase locked loop 16, and corresponding line interface card that match the phase-lock of the extracted clock. And clock drivers 18a, ..., 18b.

도 1에 도시된 종래의 클록보드(10)는 랙(rack)의 특정한 슬롯에 고정되어 있으며, 랙내 모든 라인카드들 각각에 요구되는 클록을 제공하였다. 그래서 사용자는 고정된 슬롯에만 클록보드를 삽입해야만 했다. 그리고 클록 연결을 점 대 점(point-to-point) 연결을 사용하고 있다. 즉 클록보드(10)의 클록 구동부(18a,...,18b)로부터 출력되는 클록들 각각은 대응되는 인터페이스 라인카드 각각에 연결되어 제공되었다.
The conventional clock board 10 shown in FIG. 1 is fixed in a specific slot of a rack and provides a clock required for each of all line cards in the rack. So the user had to insert the clockboard only into a fixed slot. The clock connection uses a point-to-point connection. That is, each of the clocks output from the clock drivers 18a, ..., 18b of the clock board 10 is provided in connection with each of the corresponding interface line cards.

하지만 상기와 같은 종래 기술은 다음과 같은 단점이 있다. 첫 번째로, 사용자가 정해진 슬롯에만 클록카드를 삽입해야만 한다. 두 번째로, 점 대 점(point-to-point)연결이므로 많은 핀(pin) 수가 필요하다. However, the prior art as described above has the following disadvantages. First, the user must insert the clock card only in the designated slot. Second, a point-to-point connection requires a large number of pins.

따라서 본 발명의 목적은 특정슬롯에 한정하지 않고 사용자가 원하는 슬롯에 클록보드를 삽입할 수 있으며 포인트 투 멀티 포인트 방법을 사용하여 핀 수를 줄일 수 있는 망동기 클록제공장치를 제공하는데 있다.
Accordingly, an object of the present invention is to provide a device for providing a synchronization clock that can insert a clock board into a slot desired by a user without limiting to a specific slot and can reduce the number of pins by using a point-to-multi point method.

상기한 목적에 따라, 본 발명은, 망 동기 클록 제공 장치에 있어서: 상위클록공급원 장치로부터 제공되는 기준클록을 입력으로 상기 복수개의 라인인터페이스 카드들이 요구하는 클록들을 생성하여 해당 라인인터페이스 카드들 각각으로 보내주는 클록보드와; 복수개의 라인 인터페이스 카드들과 클록보드가 함께 삽입될 수 있는 구조의 유니버셜 슬롯과; 상기 유니버셜 슬롯에서 포인트 투 멀티포인트 클록 연결을 지원하기 위한 동작용 및 예비용 버스들로 구성되며; 상기 클록보드는; 상기 상위클록 공급원 장치로부터 공급되는 기준클록을 라인인터페이스 하는 라인인터페이스부와, 상기 라인인터페이스카드들 각각에 의해 요구되는 클록들을 추출하는 프레이머와, 상기 프레이머에 의해서 추출된 클록의 위상동기를 맞추는 위상동기 제어부와, 대응 라인 인터페이스카드로 대응 클록을 보내주기 위해 클록 구동시키는 클록 구동부로 구성되며, 상기 클록 구동부는, 동작용 및 예비용 클록 구동부로 구성되어, 상기 동작용 클록 구동부는 동작용 버스에 연결되고, 상기 예비용 클록 구동부는 예비용 버스에 연결됨을 특징으로 한다. In accordance with the above object, the present invention provides a device for providing a network synchronization clock: generating clocks required by the plurality of line interface cards by inputting a reference clock provided from an upper clock supply device to each of the corresponding line interface cards. A clock board for sending; A universal slot in which a plurality of line interface cards and a clock board can be inserted together; Consists of operational and redundant buses for supporting a point-to-multipoint clock connection in the universal slot; The clock board; A line interface unit for line-interfacing the reference clock supplied from the upper clock source device, a framer for extracting clocks required by each of the line interface cards, and a phase synchronization for matching phase synchronization of the clock extracted by the framer A control unit and a clock driver for driving a clock to send a corresponding clock to a corresponding line interface card, wherein the clock driver is configured as an operation and a spare clock driver, and the operation clock driver is connected to an operation bus. The spare clock driver is connected to the spare bus.

이하 본 발명의 바람직한 실시 예들을 첨부한 도면을 참조하여 상세히 설명한다. 도면들 중 동일한 구성요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that the same elements in the figures are represented by the same numerals wherever possible. In addition, detailed descriptions of well-known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.

도 2는 본 발명의 실시 예에 따른 망 동기 클록 제공 블록 구성도이다. 도 2에 도시된 본 발명의 실시 예에 따른 망 동기 클록 제공장치는, DOTS로부터 제공되는 기준클록을 입력으로 상기 복수개의 라인인터페이스 카드들이 요구하는 클록들을 생성하여 해당 라인인터페이스 카드들 각각으로 보내주는 클록보드(20)와, 복수개의 라인 인터페이스 카드들(30,32)과 클록보드(20)가 함께 삽입될 수 있는 구조의 유니버셜 슬롯(universal slot)(44)과, 상기 유니버셜 슬롯(44)에서 포인트 투 멀티포인트(point to multi-point) 클록 연결을 지원하기 위한 복수개의 버스들, 본 발명의 실시 예에서는 동작용 및 예비용 버스들(40,42)로 구성되어 있다. 상기 유니버셜 슬롯(44), 동작용 및 예비용 버스들(40,42)은 라인인터페이스 카드 및 클록보드가 양쪽에서 꼽힐 수 있는 미드플랜(mid plane) 구조로 되어 있다. 본 발명의 실시 예에서는 포인트 투 멀티 포인트 방법을 사용하므로 클록보드의 핀 수도 줄일 수 있게된다. 2 is a block diagram illustrating a network synchronization clock providing block according to an exemplary embodiment of the present invention. The apparatus for providing a network synchronous clock according to an exemplary embodiment of the present invention shown in FIG. 2 generates clocks required by the plurality of line interface cards as a reference clock provided from a DOTS, and sends them to each of the corresponding line interface cards. In the universal slot 44, a universal slot 44 having a clock board 20, a plurality of line interface cards 30 and 32, and a clock board 20 can be inserted together. A plurality of buses for supporting point to multi-point clock connection, in the embodiment of the present invention, consists of operational and redundant buses 40 and 42. The universal slot 44, the operation and spare buses 40 and 42 have a mid plane structure in which a line interface card and a clock board can be plugged at both sides. In an exemplary embodiment of the present invention, the number of pins of the clock board can be reduced since the point-to-multipoint method is used.

본 발명의 실시 예에 따른 클록보드(20)는, 도 2에 도시된 바와 같이, 상위클록 공급원 장치인 DOTS로부터 공급되는 기준클록을 라인인터페이스 하는 LIU(Line Interface Unit)(22)와, 라인인터페이스카드(예컨대, 도 2에 도시된 30,32)에 의해 요구되는 클록들 예컨대, 1.544MHz, 2.048MHz, 8kHz와 같은 클록들을 추출하는 역할의 프레이머(framer)(24)와, 상기 프레이머(24)에 의해 추출된 클록의 위상동기를 맞추는 PLL(Phase Locked Loop)(16)를 구비하고 있다. 상기한 LIU(22), 프레이머(24) 및 PLL(26)의 구성은 종래 기술에 따라 도 1에 도시된 그 대응 구성과 거의 유사하다.As shown in FIG. 2, the clock board 20 according to an exemplary embodiment of the present invention may include a line interface unit (LIU) 22 which line-interfaces a reference clock supplied from the upper clock supply device DOTS, and a line interface. A framer 24 that serves to extract clocks required by the card (e.g., 30,32 shown in FIG. 2) such as 1.544 MHz, 2.048 MHz, 8 kHz, and the framer 24; PLL (Phase Locked Loop) 16 is provided to match the phase synchronization of the clock extracted by the PLL. The configuration of the LIU 22, framer 24 and PLL 26 described above is almost similar to its corresponding configuration shown in FIG. 1 according to the prior art.

하지만 본 발명의 실시 예에서는 대응 라인 인터페이스카드로 대응 클록을 보내주기 위해 클록 구동시키는 클록 구동부가 두 개의 클록 구동부(28a,28b)로 구성되며, 상기 클록 구동부(28a,28b)중 하나는 동작용 클록 구동부이고 나머지 하나는 예비용 클록 구동부가 된다. 상기 클록 구동부(28a,28b)는 클록보드(20)내 제어부의 동작제어신호 CNT에 의해 활성화되거나 또는 비활성화 된다. 클록 구동부(28a,28b)들중 동작제어신호 CNT에 의해서 활성화되는 클록 구동부가 동작용 클록 구동부가 되고, 나머지 하나는 비활성화되는 예비용 클록 구동부가 된다. 클록 구동부(28a,28b)중 동작용 클록 구동부는 버스A,B(40,42)중 동작용 버스에 연결되고, 상기 예비용 클록 구동부는 예비용 버스에 연결된다.However, in the embodiment of the present invention, the clock driver for driving the clock to send the corresponding clock to the corresponding line interface card is composed of two clock drivers 28a and 28b, and one of the clock drivers 28a and 28b is for operation. It is a clock driver and the other one is a spare clock driver. The clock drivers 28a and 28b are activated or deactivated by the operation control signal CNT of the controller in the clock board 20. Among the clock drivers 28a and 28b, the clock driver activated by the operation control signal CNT becomes a clock driver for operation, and the other one becomes a spare clock driver deactivated. The clock driver for operation among the clock drivers 28a and 28b is connected to the bus for operation among the buses A and B 40 and 42, and the spare clock driver is connected to the spare bus.

상기와 같은 구조에 의해 본 발명의 실시 예에 따른 클록 보드(20)는, 도 2에 도시된 바와 같이, 특별히 특정 슬롯에 고정됨이 없이 어느 슬롯에도 여러 보드들과 함께 동시에 삽입이 가능하다.Due to the structure as described above, the clock board 20 according to the embodiment of the present invention, as shown in FIG. 2, can be inserted simultaneously with several boards in any slot without being fixed in a specific slot.

미드플랜에 있는 유니버셜 슬롯(44)에는 복수개의 라인인터페이스카드들 일 예로 도 2에서는 라인인터페이스카드(30,32)가 별도로 또는 함께 꼽힐 수가 있으며, 유니버셜 슬롯(44)에 라인인터페이스카드(30,32)가 꼽히게 되면 버스A,B(40,42)에 연결된다. 하나의 유니버셜 슬롯(44)에 실장된 라인인터페이스카드(30,32)들중 라인인터페이스카드(30)의 수신용 클록 구동부(34a,35b)는 버스A,B(40,42)에 각각 연결되며, 라인인터페이스카드(32)의 수신용 클록 구동부(36a,36b)도 버스A,B(40,42)에 각각 연결된다. In the universal slot 44 in the mid-plane, a plurality of line interface cards, for example, line interface cards 30 and 32 may be separately or together in FIG. 2, and the line interface cards 30 and 32 may be inserted into the universal slot 44. ) Is connected to buses A and B (40, 42). Of the line interface cards 30 and 32 mounted in one universal slot 44, the clock driver 34a and 35b for receiving the line interface card 30 are connected to buses A and B 40 and 42, respectively. The reception clock drivers 36a and 36b of the line interface card 32 are also connected to the buses A and B 40 and 42, respectively.                     

본 발명의 실시 예에서는 포인트 투 멀티포인트(point-to - multi point) 클록 연결을 위해서는 큰 부하에 대해서도 구동될 수 있어야 하므로, 버스A,B(40,42)는 EIA-422/423(저속) 또는 LVDS(Low Voltage Differential Signalling)(고속) 신호를 이용한다. EIA-422/423(저속) 또는 LVDS(Low Voltage Differential Signalling)(고속) 신호는 표준전압인 5V보다는 상대적으로 전압레벨이 낮은 350mV정도의 전압레벨을 가지는데, 통상의 버스 상에서 전압레벨이 3.3mV이라는 측면을 고려하여 볼 때 큰 부하에 대해서도 구동될 수 있는 신호이다. In the embodiment of the present invention, the bus A, B (40, 42) is EIA-422 / 423 (low speed) because the point-to-multi point clock connection must be able to be driven even for a large load. Alternatively, a low voltage differential signaling (LVDS) signal is used. The EIA-422 / 423 (low speed) or Low Voltage Differential Signaling (LVDS) signal has a voltage level of about 350mV, which is lower than the standard voltage of 5V.The voltage level is 3.3mV on a typical bus. Considering this aspect, it is a signal that can be driven even under a large load.

상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정해 져야 한다.
In the above description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be defined by the described embodiments, but should be determined by the equivalent of claims and claims.

상술한 바와 같이 본 발명은 사용자가 원하는 슬롯에 클록보드를 삽입할 수 있고 이 중에서 원하는 클록을 기준클록으로 사용할 수 있다.As described above, the present invention can insert a clock board into a slot desired by a user, and among these, a desired clock can be used as a reference clock.

Claims (1)

망 동기 클록 제공 장치에 있어서:In the apparatus for providing a network synchronous clock: 상위클록공급원 장치로부터 제공되는 기준클록을 입력으로 상기 복수개의 라인인터페이스 카드들이 요구하는 클록들을 생성하여 해당 라인인터페이스 카드들 각각으로 보내주는 클록보드와;A clock board which generates clocks required by the plurality of line interface cards as inputs to a reference clock provided from an upper clock source device, and sends the clocks to each of the corresponding line interface cards; 복수개의 라인 인터페이스 카드들과 클록보드가 함께 삽입될 수 있는 구조의 유니버셜 슬롯과;A universal slot in which a plurality of line interface cards and a clock board can be inserted together; 상기 유니버셜 슬롯에서 포인트 투 멀티포인트 클록 연결을 지원하기 위한 동작용 및 예비용 버스들로 구성되며; Consists of operational and redundant buses for supporting a point-to-multipoint clock connection in the universal slot; 상기 클록보드는;The clock board; 상기 상위클록 공급원 장치로부터 공급되는 기준클록을 라인인터페이스 하는 라인인터페이스부와, 상기 라인인터페이스카드들 각각에 의해 요구되는 클록들을 추출하는 프레이머와, 상기 프레이머에 의해서 추출된 클록의 위상동기를 맞추는 위상동기 제어부와, 대응 라인 인터페이스카드로 대응 클록을 보내주기 위해 클록 구동시키는 클록 구동부로 구성되며, 상기 클록 구동부는, 동작용 및 예비용 클록 구동부로 구성되어, 상기 동작용 클록 구동부는 동작용 버스에 연결되고, 상기 예비용 클록 구동부는 예비용 버스에 연결됨을 특징으로 하는 망 동기 클록 제공 장치.A line interface unit for line-interfacing the reference clock supplied from the upper clock source device, a framer for extracting clocks required by each of the line interface cards, and a phase synchronization for matching phase synchronization of the clock extracted by the framer A control unit and a clock driver for driving a clock to send a corresponding clock to a corresponding line interface card, wherein the clock driver is configured as an operation and a spare clock driver, and the operation clock driver is connected to an operation bus. And the spare clock driver is connected to a spare bus.
KR1020020005623A 2002-01-31 2002-01-31 Apparatus for providing network synchronization KR100827132B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020005623A KR100827132B1 (en) 2002-01-31 2002-01-31 Apparatus for providing network synchronization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020005623A KR100827132B1 (en) 2002-01-31 2002-01-31 Apparatus for providing network synchronization

Publications (2)

Publication Number Publication Date
KR20030065140A KR20030065140A (en) 2003-08-06
KR100827132B1 true KR100827132B1 (en) 2008-05-02

Family

ID=32220047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020005623A KR100827132B1 (en) 2002-01-31 2002-01-31 Apparatus for providing network synchronization

Country Status (1)

Country Link
KR (1) KR100827132B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000278261A (en) * 1999-03-29 2000-10-06 Hitachi Ltd Isdn connection device
JP2001244923A (en) * 2000-02-29 2001-09-07 Toyo Commun Equip Co Ltd Clock generating circuit
KR20020093420A (en) * 2001-06-08 2002-12-16 주식회사 하이닉스반도체 Method and Apparatus for Reference Clock Generation for Network synchronous in Radio Network Controller
KR20030039800A (en) * 2001-11-14 2003-05-22 주식회사 코어세스 ISDN Network clock distribution device for ADSL connection
KR20030058558A (en) * 2001-12-31 2003-07-07 에스케이 텔레콤주식회사 Method and Appratus for Clock Distribution of Network Synchronization in IMT-2000

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000278261A (en) * 1999-03-29 2000-10-06 Hitachi Ltd Isdn connection device
JP2001244923A (en) * 2000-02-29 2001-09-07 Toyo Commun Equip Co Ltd Clock generating circuit
KR20020093420A (en) * 2001-06-08 2002-12-16 주식회사 하이닉스반도체 Method and Apparatus for Reference Clock Generation for Network synchronous in Radio Network Controller
KR20030039800A (en) * 2001-11-14 2003-05-22 주식회사 코어세스 ISDN Network clock distribution device for ADSL connection
KR20030058558A (en) * 2001-12-31 2003-07-07 에스케이 텔레콤주식회사 Method and Appratus for Clock Distribution of Network Synchronization in IMT-2000

Also Published As

Publication number Publication date
KR20030065140A (en) 2003-08-06

Similar Documents

Publication Publication Date Title
KR101109030B1 (en) Clock supply method and information processing apparatus
CN102262523B (en) Display card, multi-screen display system and multi-screen synchronous display method
KR930005797B1 (en) Microcomputer system including a microprocessor reset circuit
US6092210A (en) Device and method for synchronizing the clocks of interconnected universal serial buses
US8516290B1 (en) Clocking scheme for bridge system
EP2086156B1 (en) A microtca system, a clock card and a providing clock method
US6510473B1 (en) Apparatus and method for automatically selecting an appropriate signal from a plurality of signals, based on the configuration of a peripheral installed within a computing device
KR100827132B1 (en) Apparatus for providing network synchronization
US20050188234A1 (en) Method for automatically regulating an oscillator
KR100406863B1 (en) Device for generating clock of multi-computer system
CN106294260B (en) The method that data are output to synchronous bus from asynchronous bus
CN106896754B (en) Device for generating trigger signal in PXIe bus
KR100328757B1 (en) A error preventing device of clock signal with switchover for transmission system
CN114116565B (en) Circuit compatible with PCI and PCIE buses, card board and computing equipment
CN211352181U (en) Multichannel DA signal synchronizer based on FPGA
KR100237389B1 (en) Interconnection network of independent synchronization system using source synchronous transmission technique
KR200205011Y1 (en) A supporting circuit for ssm bit
KR100278284B1 (en) Method and apparatus for minimizing clock skew using synchronous bus clock and programmable interface
JP2008009520A (en) Data transfer circuit
KR100293430B1 (en) System synchronous clock distribution system of switching equipment
KR100206359B1 (en) Video trigger board constructed by vme bus system
KR920013976A (en) Latency Jitter Reduction Circuit for Synchronous Multiple Devices
KR100470827B1 (en) Method of generating a clock signal for universal asynchronous receiver-transmitter
KR200178427Y1 (en) State machine bus controller
KR20040049181A (en) Apparatus and Method for inner configuration of ATM exchange terminal

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee