KR100406863B1 - Device for generating clock of multi-computer system - Google Patents

Device for generating clock of multi-computer system Download PDF

Info

Publication number
KR100406863B1
KR100406863B1 KR1019970002658A KR19970002658A KR100406863B1 KR 100406863 B1 KR100406863 B1 KR 100406863B1 KR 1019970002658 A KR1019970002658 A KR 1019970002658A KR 19970002658 A KR19970002658 A KR 19970002658A KR 100406863 B1 KR100406863 B1 KR 100406863B1
Authority
KR
South Korea
Prior art keywords
clock
external
computer system
clocks
internal
Prior art date
Application number
KR1019970002658A
Other languages
Korean (ko)
Other versions
KR19980066883A (en
Inventor
박승우
서동욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970002658A priority Critical patent/KR100406863B1/en
Publication of KR19980066883A publication Critical patent/KR19980066883A/en
Application granted granted Critical
Publication of KR100406863B1 publication Critical patent/KR100406863B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE: A device for generating a clock of a multi-computer system is provided to easily synchronize computers in case that more than two computers are operated by connecting with each other. CONSTITUTION: An oscillator(200) generates an internal clock. An external clock input part(210) receives/transfers a predetermined number of external input clocks transferred from other computers included in the multi-computer system. A selection controller(220) selects one clock from the internal and the external clocks by the connection network information, the failure information, and an ID number of the multi-computer system. A multiplexer(230) selects/outputs one clock from the internal and the external clocks by a selection code generated from the selection controller. A PLL(Phase Locked Loop)(240) distributes the internal and the external clocks by synchronizing the internal and the external clocks with the clock output from the multiplexer. An external clock output part(250) outputs the external output clocks distributed from the PLL to other computers.

Description

다중컴퓨터 시스템의 클럭 생성 장치Clock Generators in Multicomputer Systems

본 발명은 컴퓨터 시스템에서의 클럭 생성 장치에 관한 것으로서, 보다 상세하게는 2개 이상의 컴퓨터 시스템을 연결하여 동작하는 경우에 시스템들 사이에 동기화를 이루는 클럭 생성 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clock generation apparatus in a computer system, and more particularly, to a clock generation apparatus that synchronizes between systems when two or more computer systems are connected and operated.

일반적으로 컴퓨터 시스템에서는 클럭을 내부에서 자체적으로 생성하여 시스템 내부의 동작을 상기 클럭에 동기화한다. 도 1은 종래의 기술에 의한 컴퓨터 시스템 내의 클럭 생성 장치의 구성을 도시한 블럭구성도이다. 도 1에서 참조번호 100은 클럭을 생성하는 발진기를, 참조번호 110은 상기 생성된 클럭의 위상을 정합시켜주는 위상 동기 루프(Phase Locked Loop : 이하에서 PLL이라 한다)이고, 참조번호 120은 상기 위상 동기된 클럭의 출력에 큰 팬 아웃(fan out) 용량을 제공하는 버퍼이다.In general, computer systems generate their own clocks internally to synchronize their internal operation to the clock. 1 is a block diagram showing the configuration of a clock generator in a computer system according to the prior art. In FIG. 1, reference numeral 100 denotes an oscillator for generating a clock, reference numeral 110 denotes a phase locked loop (hereinafter referred to as a PLL) for matching a phase of the generated clock, and reference numeral 120 denotes the phase. A buffer that provides a large fan out capacity for the output of a synchronized clock.

그런데, 컴퓨터 시스템을 2개 이상 연결하여 동작하는 경우에는 각각의 컴퓨터 시스템 내부에서 생성된 내부클럭을 사용하므로 컴퓨터 시스템들 사이에 클럭의 동기화를 이루기가 어렵다.However, when two or more computer systems are connected and operated, internal clocks generated inside each computer system are used to make clock synchronization difficult.

본 발명은 상기의 문제점을 해결하기 위하여 창작된 것으로서, 2개 이상의 컴퓨터 시스템을 연결하여 동작하는 경우에 상기 컴퓨터 시스템들 사이에 용이하게 동기화를 이룰 수 있는 다중컴퓨터 시스템에서의 클럭 생성 장치를 제공함을 그 목적으로 한다.The present invention has been made to solve the above problems, and provides a clock generation apparatus in a multicomputer system that can easily synchronize between the computer systems when operating by connecting two or more computer systems. For that purpose.

도 1은 종래의 기술에 의한 컴퓨터 시스템 내의 클럭 생성 장치의 구성을 도시한 블럭구성도이다.1 is a block diagram showing the configuration of a clock generator in a computer system according to the prior art.

도 2는 본 발명에 의한 다중컴퓨터 시스템을 구성하는 컴퓨터 시스템의 클럭 생성 장치를 도시한 블럭구성도이다.2 is a block diagram showing a clock generation apparatus of a computer system constituting a multicomputer system according to the present invention.

도 3a는 본 발명에 의한 클럭 생성 장치를 구비한 3개의 컴퓨터 시스템이 클럭을 데이지 체인 방식으로 분배하는 방식을 도시한 것이다.FIG. 3A illustrates a method in which three computer systems having a clock generating apparatus according to the present invention distribute clocks in a daisy chain manner.

도 3b는 본 발명에 의한 클럭 생성 장치를 구비한 3개의 컴퓨터 시스템이 클럭을 장애허용 방식으로 분배하는 방식을 도시한 것이다.3B illustrates a method in which three computer systems including a clock generating apparatus according to the present invention distribute clocks in a fault-tolerant manner.

상기의 목적을 달성하기 위하여, 본 발명에 의한 다중컴퓨터 시스템을 구성하는 컴퓨터 시스템의 클럭 생성 장치는 내부생성클럭을 생성하는 발진기; 상기 다중컴퓨터 시스템에 포함된 다른 컴퓨터 시스템에서 전송된 소정의 수의 외부입력클럭들을 입력하여 전달하는 외부클럭 입력부; 상기 다중컴퓨터 시스템의 상호연결망에 대한 정보, 상기 다중컴퓨터 시스템의 장애 정보 및 상기 컴퓨터 시스템의 식별번호에 의해 상기 발진기에서 생성된 내부생성클럭과 상기 소정의 수의 외부클럭 입력부에서 입력된 소정의 수의 외부입력클럭 중 하나의 클럭을 선택하기 위한 선택코드를 생성하는 선택 제어기; 상기 발진기에서 생성된 내부생성클럭 및 상기 외부클럭 입력부에서 전달된 외부입력클럭들 중에서 상기 선택 제어기에서 생성된 선택코드에 의해 하나의 클럭을 선택하여 출력하는 멀티플렉서; 내부 소자들이 사용할 내부클럭과 외부 컴퓨터 시스템에서 사용할 외부출력클럭을 상기 멀티플렉서에서 출력된 클럭에 동기시켜 상기 내부클럭과 상기 소정의 수의 외부출력클럭으로 분배하여 주는 위상 동기 루프; 및 상기 위상 동기 루프에서 분배된 소정의 수의 외부출력클럭을 다른 컴퓨터 시스템으로 출력하는 외부클럭 출력부를 포함함을 특징으로 한다.In order to achieve the above object, the clock generation device of a computer system constituting a multi-computer system according to the present invention includes an oscillator for generating an internal generation clock; An external clock input unit for inputting and transferring a predetermined number of external input clocks transmitted from other computer systems included in the multicomputer system; A predetermined number input from the internally generated clock generated by the oscillator and the predetermined number of external clock inputs by information on the interconnection network of the multicomputer system, fault information of the multicomputer system, and an identification number of the computer system; A selection controller for generating a selection code for selecting one of the external input clocks of the clock; A multiplexer for selecting and outputting one clock by a selection code generated by the selection controller among an internally generated clock generated by the oscillator and an external input clock transmitted by the external clock input unit; A phase locked loop for distributing an internal clock for use by internal devices and an external output clock for use in an external computer system to the internal clock and the predetermined number of external output clocks in synchronization with a clock output from the multiplexer; And an external clock output unit for outputting a predetermined number of external output clocks distributed in the phase locked loop to another computer system.

이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 의한 다중컴퓨터 시스템을 구성하는 컴퓨터 시스템의 클럭 생성 장치를 도시한 블럭구성도이다. 도 2에 의하면 본 발명은 발진기(200), 소정의 수의 외부클럭 입력부(210), 선택 제어기(220), 멀티프렉서(230), 위상 동기 루프(240) 및 소정의 수의 외부클럭 출력단자(250)으로 구성되며, 상기 위상 동기 루프의 출력 신호를 다른 소자들이 인식할 수 있도록 증폭시키는 버퍼(260, 270)이 부가하여 포함될 수 있다.2 is a block diagram showing a clock generation apparatus of a computer system constituting a multicomputer system according to the present invention. Referring to FIG. 2, the present invention provides an oscillator 200, a predetermined number of external clock inputs 210, a select controller 220, a multiplexer 230, a phase locked loop 240, and a predetermined number of external clock outputs. And a buffer 260 and 270 configured to amplify the output signal of the phase-locked loop so that other devices can recognize it.

상기 발진기(200)는 내부생성클럭을 생성하는 것으로서 수정발진기가 바람직하다.The oscillator 200 is preferably a crystal oscillator to generate an internally generated clock.

상기 외부클럭 입력부(210)는 상기 다중컴퓨터 시스템에 포함된 다른 컴퓨터 시스템에서 전송된 외부입력클럭을 입력받는 소정의 수의 입력부들이다.The external clock input unit 210 is a predetermined number of input units for receiving an external input clock transmitted from another computer system included in the multicomputer system.

상기 선택 제어기(220)는 상기 다중컴퓨터 시스템의 상호연결망에 대한 정보, 상기 다중컴퓨터 시스템의 장애 정보 및 상기 컴퓨터 시스템의 식별번호에 의해 상기 발진기에서 생성된 내부생성클럭과 상기 소정의 수의 외부클럭 입력부에서 입력된 소정의 수의 외부입력클럭 중 하나의 클럭을 선택한다.The selection controller 220 generates an internally generated clock generated by the oscillator based on information on the interconnection network of the multicomputer system, fault information of the multicomputer system, and an identification number of the computer system, and the predetermined number of external clocks. A clock of one of a predetermined number of external input clocks input from the input unit is selected.

상기 멀티플렉서(230)는 상기 발진기(200)와 연결된 입력단자, 상기 외부클럭 입력부(210)와 연결된 소정의 수의 입력단자, 상기 선택 제어기(220)에 연결된 소정의 수의 선택단자 및 선택된 클럭을 출력하는 출력단자를 구비한다. 따라서, 상기 멀티플렉서(230)는 상기 선택단자에 입력되는 값에 의해 상기 입력단자들 중 하나의 단자를 선택하여 상기 출력단자로 내보낸다.The multiplexer 230 may provide an input terminal connected to the oscillator 200, a predetermined number of input terminals connected to the external clock input unit 210, a predetermined number of selection terminals connected to the selection controller 220, and a selected clock. An output terminal for outputting is provided. Therefore, the multiplexer 230 selects one terminal among the input terminals based on the value input to the selection terminal and sends it to the output terminal.

상기 PLL(240)은 내부 소자들이 사용할 내부클럭과 외부 컴퓨터 시스템에서 사용할 외부출력클럭을 상기 멀티플렉서(230)에서 출력된 클럭에 동기시켜 상기 내부클럭과 상기 소정의 수의 외부출력클럭으로 분배하여 준다.The PLL 240 distributes the internal clock to be used by internal devices and the external output clock to be used in an external computer system to the internal clock and the predetermined number of external output clocks in synchronization with the clock output from the multiplexer 230. .

상기 외부클럭 출력단자(250)는 상기 PLL(240)에서 분배된 외부출력클럭을 다른 컴퓨터 시스템으로 출력하는 소정의 수의 출력단자들이다.The external clock output terminal 250 is a predetermined number of output terminals for outputting the external output clock distributed by the PLL 240 to another computer system.

이하에서 본 발명의 동작을 예를 들어 설명한다.Hereinafter, the operation of the present invention will be described by way of example.

먼저 하나의 컴퓨터 시스템만이 동작하는 경우에는, 상기 외부클럭 입력부(210)로부터의 상기 외부입력클럭 신호가 존재하지 않는다. 그리고, 상기 선택 제어기(220)으로부터의 선택신호는 "0"이 되어, 상기 외부입력클럭을 선택하지 않고 상기 발진기(200)에서 생성된 내부생성클럭을 선택한다. 따라서, 이 경우에는 시스템 내부에서 생성된 클럭을 내부클럭으로 사용하게 된다. 또한, 상기 생성된 클럭은 외부출력클럭으로서 상기 외부클럭 출력단자(250)로 보내지지만, 하나의 컴퓨터 시스템만이 동작하므로 다른 컴퓨터 시스템으로 전달되지는 않는다.First, when only one computer system operates, the external clock signal from the external clock input unit 210 does not exist. Then, the selection signal from the selection controller 220 becomes "0" to select the internal generation clock generated by the oscillator 200 without selecting the external input clock. Therefore, in this case, the clock generated inside the system is used as the internal clock. In addition, the generated clock is sent to the external clock output terminal 250 as an external output clock, but since only one computer system operates, it is not transmitted to another computer system.

다음, 다중컴퓨터 시스템이 컴퓨터 시스템 A와 컴퓨터 시스템 B로 구성된 경우를 살펴보자.Next, consider a case where a multicomputer system is composed of computer system A and computer system B.

먼저, 컴퓨터 시스템 A에서는, 상기 외부클럭 입력부(210)로부터의 외부입력클럭 신호가 존재하더라도, 상기 선택 제어기(220)에서 컴퓨터 시스템 A를 마스터 시스템, 컴퓨터 시스템 B를 슬레이브 시스템으로 정의하여 특별한 장애가 없는 한 선택신호는 "0"이 되고, 상기 외부입력클럭을 선택하지 않고 상기 발진기(200)에서 생성된 내부생성클럭을 선택한다. 따라서, 이 경우에는 시스템 내부에서 생성된 클럭을 내부클럭으로 사용하게 된다. 그런데, 상기 생성된 클럭은 외부출력클럭으로서 상기 외부클럭 출력단자(250)로 보내지고, 동기화를 위해 컴퓨터 시스템 B로 전달된다.First, in computer system A, even if there is an external input clock signal from the external clock input unit 210, the selection controller 220 defines a computer system A as a master system and a computer system B as a slave system, so that there is no special obstacle. One select signal becomes " 0 " and selects an internally generated clock generated by the oscillator 200 without selecting the external input clock. Therefore, in this case, the clock generated inside the system is used as the internal clock. However, the generated clock is sent to the external clock output terminal 250 as an external output clock, and is transferred to the computer system B for synchronization.

다음, 컴퓨터 시스템 B에서는, 상기 컴퓨터 시스템 A로부터의 외부입력클럭 신호가 상기 외부클럭 입력부(210)를 통해 전달된다. 이때, 상기 선택 제어기(220)으로부터의 선택신호는 "1"이 되어, 상기 발진기(200)에서 생성된 내부생성클럭 대신에 상기 외부입력클럭을 선택한다. 따라서, 컴퓨터 시스템 A에서 생성된 클럭이 컴퓨터 시스템 B의 내부클럭으로 사용된다. 한편, 상기 컴퓨터 시스템 B의 내부클럭이 외부출력클럭으로서 컴퓨터 시스템 A로 전달되나, 컴퓨터 시스템 A에서는 사용되지 않는다.Next, in computer system B, an external input clock signal from the computer system A is transmitted through the external clock input unit 210. At this time, the selection signal from the selection controller 220 becomes "1", and selects the external input clock instead of the internally generated clock generated by the oscillator 200. Thus, the clock generated by computer system A is used as the internal clock of computer system B. On the other hand, the internal clock of computer system B is transferred to computer system A as an external output clock, but not used in computer system A.

세개 이상의 컴퓨터 시스템을 다중컴퓨터 시스템으로 구성한 경우, 도 3a에 도시된 바와 같이 본 발명에 의한 클럭 생성 장치를 구비한 3개의 컴퓨터 시스템을 데이지 체인 방식으로 연결하여 클럭을 분배하는 방식과 도 3b에 도시된 바와 같이 본 발명에 의한 클럭 생성 장치를 구비한 3개의 컴퓨터 시스템을 장애허용(fault_tolerant) 방식으로 연결하여 클럭을 분배하는 방식이 있다.In the case where three or more computer systems are configured as a multi-computer system, as shown in FIG. 3A, three computer systems including the clock generation device according to the present invention are connected in a daisy chain manner to divide clocks and as shown in FIG. 3B. As described above, there is a method of distributing clocks by connecting three computer systems having a clock generation device according to the present invention in a fault_tolerant manner.

도 3b에 도시된 바와 같은 장애허용 방식으로 연결한 경우, 상기 선택 제어기(220)은 상기 다중컴퓨터 시스템의 상호연결망에 대한 정보, 상기 다중컴퓨터 시스템의 장애 정보 및 상기 컴퓨터 시스템의 식별번호를 파악하여 자신이 속해 있는 컴퓨터 시스템에서 사용할 내부클럭의 근원(source)을 찾아야만 한다. 상기 내부클럭의 근원을 찾는 방법은 사용하는 상호연결망, 장애 해소 프로토콜 및 각 컴퓨터 시스템의 다중 컴퓨터 시스템 내에서의 지위 등에 따라 적절하게 정하여진다.When connected in a fault-tolerant manner as shown in FIG. 3B, the selection controller 220 grasps information about the interconnection network of the multicomputer system, fault information of the multicomputer system, and identification number of the computer system. You must find the source of the internal clock you want to use in your computer system. The method of finding the origin of the internal clock is appropriately determined according to the interconnection network used, the protocol for resolving faults, and the status of each computer system within the multiple computer system.

본 발명에 의하면, 다중컴퓨터 시스템을 구성하는 각 컴퓨터 시스템 상호간의 클럭동기화를 저렴한 비용으로, 용이하게 이룰 수 있다.According to the present invention, clock synchronization between each computer system constituting a multicomputer system can be easily achieved at low cost.

Claims (2)

다중컴퓨터 시스템을 구성하는 컴퓨터 시스템의 클럭 생성 장치에 있어서,In the clock generator of a computer system constituting a multi-computer system, 내부생성클럭을 생성하는 발진기;An oscillator for generating an internally generated clock; 상기 다중컴퓨터 시스템에 포함된 다른 컴퓨터 시스템에서 전송된 소정의 수의 외부입력클럭들을 입력하여 전달하는 외부클럭 입력부;An external clock input unit for inputting and transferring a predetermined number of external input clocks transmitted from other computer systems included in the multicomputer system; 상기 다중컴퓨터 시스템의 상호연결망에 대한 정보, 상기 다중컴퓨터 시스템의 장애 정보 및 상기 컴퓨터 시스템의 식별번호에 의해 상기 발진기에서 생성된 내부생성클럭과 상기 소정의 수의 외부클럭 입력부에서 입력된 소정의 수의 외부입력클럭 중 하나의 클럭을 선택하기 위한 선택코드를 생성하는 선택 제어기;A predetermined number input from the internally generated clock generated by the oscillator and the predetermined number of external clock inputs by information on the interconnection network of the multicomputer system, fault information of the multicomputer system, and an identification number of the computer system; A selection controller for generating a selection code for selecting one of the external input clocks of the clock; 상기 발진기에서 생성된 내부생성클럭 및 상기 외부클럭 입력부에서 전달된 외부입력클럭들 중에서 상기 선택 제어기에서 생성된 선택코드에 의해 하나의 클럭을 선택하여 출력하는 멀티플렉서;A multiplexer for selecting and outputting one clock by a selection code generated by the selection controller among an internally generated clock generated by the oscillator and an external input clock transmitted by the external clock input unit; 내부 소자들이 사용할 내부클럭과 외부 컴퓨터 시스템에서 사용할 외부출력클럭을 상기 멀티플렉서에서 출력된 클럭에 동기시켜 상기 내부클럭과 상기 소정의 수의 외부출력클럭으로 분배하여 주는 위상 동기 루프; 및A phase locked loop for distributing an internal clock for use by internal devices and an external output clock for use in an external computer system to the internal clock and the predetermined number of external output clocks in synchronization with a clock output from the multiplexer; And 상기 위상 동기 루프에서 분배된 소정의 수의 외부출력클럭을 다른 컴퓨터 시스템으로 출력하는 외부클럭 출력부를 포함함을 특징으로 하는 다중컴퓨터 시스템의 클럭 생성 장치.And an external clock output unit for outputting a predetermined number of external output clocks distributed in the phase locked loop to another computer system. 제1항에 있어서,The method of claim 1, 상기 위상 동기 루프에서 출력된 내부클럭과 소정의 수의 외부출력클럭 신호를 증폭시키는 버퍼를 각각 부가하여 포함함을 특징으로 하는 다중컴퓨터 시스템의 클럭 생성 장치.And a buffer for amplifying an internal clock output from the phase locked loop and a predetermined number of external output clock signals.
KR1019970002658A 1997-01-29 1997-01-29 Device for generating clock of multi-computer system KR100406863B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002658A KR100406863B1 (en) 1997-01-29 1997-01-29 Device for generating clock of multi-computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002658A KR100406863B1 (en) 1997-01-29 1997-01-29 Device for generating clock of multi-computer system

Publications (2)

Publication Number Publication Date
KR19980066883A KR19980066883A (en) 1998-10-15
KR100406863B1 true KR100406863B1 (en) 2004-01-24

Family

ID=37422734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002658A KR100406863B1 (en) 1997-01-29 1997-01-29 Device for generating clock of multi-computer system

Country Status (1)

Country Link
KR (1) KR100406863B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11169208B2 (en) 2016-05-30 2021-11-09 Dspace Digital Signal Processing And Control Engineering Gmbh Inspection device
US11255909B2 (en) 2016-05-30 2022-02-22 Dspace Digital Signal Processing And Control Engineering Gmbh Method for synchronizing a checking apparatus, and a checking apparatus and a composite system comprising at least two checking apparatuses

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836852B2 (en) * 2001-10-29 2004-12-28 Agilent Technologies, Inc. Method for synchronizing multiple serial data streams using a plurality of clock signals
KR100400477B1 (en) * 2001-12-17 2003-10-01 엘지전자 주식회사 Clock Signal Phase Controlling Circuit Device and Method for the Same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11169208B2 (en) 2016-05-30 2021-11-09 Dspace Digital Signal Processing And Control Engineering Gmbh Inspection device
US11255909B2 (en) 2016-05-30 2022-02-22 Dspace Digital Signal Processing And Control Engineering Gmbh Method for synchronizing a checking apparatus, and a checking apparatus and a composite system comprising at least two checking apparatuses

Also Published As

Publication number Publication date
KR19980066883A (en) 1998-10-15

Similar Documents

Publication Publication Date Title
US3602900A (en) Synchronizing system for data processing equipment clocks
JPH1049488A (en) Method and device for origination source synchronous data transfer without resynchronization penalty
KR100406863B1 (en) Device for generating clock of multi-computer system
US7131023B2 (en) Programmable clock management component reconfiguration upon receipt of one or more control signals to be able to process one or more frequency signals
JP2546967B2 (en) Data transmission system
US6407575B1 (en) Load insensitive clock source to enable hot swap of a node in a multiprocessor computer system
JP2776417B2 (en) Multiplexed clock distribution method
JP2543138B2 (en) Network synchronization device and network synchronization method
JPH01231450A (en) Synchronizing clock supply system for communication system
KR100328757B1 (en) A error preventing device of clock signal with switchover for transmission system
JP2978623B2 (en) Network synchronization system
EP0800136B1 (en) Fault tolerant clock signal source for triplicated data processing system
KR100440571B1 (en) A system for clock synchronization between switch boards with redundancy and line boards
US6516419B1 (en) Network synchronization method and non-break clock switching method in extended bus connection system
KR200178748Y1 (en) Apparatus for duplicated clock generation/distribution in the atm switching system
JP2738223B2 (en) Clock supply method
KR100208227B1 (en) Time slot switch between processor and device
US7468991B2 (en) Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss
JP3286926B2 (en) Clock switching method in ring system
KR100257253B1 (en) Apparatus of network synchronization of pbx
KR100237389B1 (en) Interconnection network of independent synchronization system using source synchronous transmission technique
JPH0427229A (en) Transmitter
JPH0736581B2 (en) Redundant clock signal generator
JPH0347615B2 (en)
KR20030054740A (en) Frame Synchronous Signal Output Apparatus And Method In Multi System

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061018

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee