JPH0427229A - Transmitter - Google Patents

Transmitter

Info

Publication number
JPH0427229A
JPH0427229A JP2132080A JP13208090A JPH0427229A JP H0427229 A JPH0427229 A JP H0427229A JP 2132080 A JP2132080 A JP 2132080A JP 13208090 A JP13208090 A JP 13208090A JP H0427229 A JPH0427229 A JP H0427229A
Authority
JP
Japan
Prior art keywords
clock
test pattern
transmission
selector
generated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2132080A
Other languages
Japanese (ja)
Inventor
Tatsuo Fujiwara
龍雄 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2132080A priority Critical patent/JPH0427229A/en
Publication of JPH0427229A publication Critical patent/JPH0427229A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To detect a slip with a transmitter itself by constituting the transmitter so that a test pattern checking means generates periodically a data error, when an inputted test pattern is shifted from a test pattern generated by itself. CONSTITUTION:For instance, a slip is generated in the clock of a transmission line 3-1, and when it is selected by a selector 10, a PLO 11 generates a clock synchronized therewith. A test pattern generating means 12 generates a test pattern synchronized with the clock of the PLO 11, and it is written in a buffer memory 13. On the other hand, a PLO 21 generates a clock synchronized with a clock from a transmission line 1-1 selected by a selector 20, it is sent to a test pattern checking means 14, and also, becomes a read-out clock from a memory 13, and it is read out and inputted to the checking means 14. The means 14 generates the same one as the test pattern generated from the means 12, and when the inputted test pattern is shifted from that which is generated by itself, a data error is generated periodically, and the slip can be detected.

Description

【発明の詳細な説明】 〔概 要〕 同じマスタクロックに同期して動作する複数の伝送装置
と、該複数の伝送装置間との夫々の伝送路よりの抽出ク
ロックを用い通信する、上記マスタクロックに同期して
動作する伝送装置に関し、アラームが発生していなくと
も、伝送装置自身のみにてスリップを検出出来る伝送装
置の捉供を目的とし、 該夫々の伝送路より抽出したクロックを選択するセレク
タと、 該セレクタにて選択されたクロックに追従して動作する
位相同期発振器(以下PLOと称す)と、8亥PLOの
出力クロックにより駆動されるテストパターン発生手段
と、該テストパターン発生手段より発生したテストパタ
ーンを該PLOの出力クロックにて書込み、上記何れか
の伝送路よりの抽出クロックにて読み出すバッファメモ
リと、該バッファメモリより読み出したテストパターン
を入力しチェックする、該抽出クロックにて駆動するテ
ストパターンチェック手段と、 該セレクタの選択を切り替える切替手段とを持つスリッ
プ検出装置を付加した構成とする。
[Detailed Description of the Invention] [Summary] The master clock communicates with a plurality of transmission devices that operate in synchronization with the same master clock using clocks extracted from respective transmission paths between the plurality of transmission devices. This selector selects the clock extracted from each transmission path, with the purpose of detecting a slip in a transmission device that operates in synchronization with the transmission path, even if no alarm is generated, by the transmission device itself. A phase-locked oscillator (hereinafter referred to as PLO) that operates in accordance with the clock selected by the selector, a test pattern generation means driven by the output clock of the PLO, and a test pattern generation means generated by the test pattern generation means. A buffer memory in which the test pattern is written using the output clock of the PLO and read out using the extracted clock from one of the transmission lines, and a test pattern read from the buffer memory is input and checked, driven by the extracted clock. The present invention has a configuration in which a slip detection device is added, which has a test pattern check means for checking, and a switching means for switching the selection of the selector.

〔産業上の利用分野] 本発明は、同じマスタクロックに同期して動作する複数
の伝送装置と、該複数の伝送装置間との夫々の伝送路よ
りの抽出クロックを用い通信する、上記マスタクロック
に同期して動作する伝送装置の改良に関する。
[Industrial Application Field] The present invention relates to a plurality of transmission devices that operate in synchronization with the same master clock, and a master clock that communicates between the plurality of transmission devices using clocks extracted from respective transmission paths. This invention relates to an improvement in a transmission device that operates in synchronization with the .

〔従来の技術〕[Conventional technology]

第4図は従来例の伝送システムのブロック図である。 FIG. 4 is a block diagram of a conventional transmission system.

第4図において、時分割多重化装置(以下TDMと称す
)l、2,3,4°は、マスタクロック発生器5よりの
クロックにて動作し、又TDM4゛はTDMl、2.3
と伝送路1−1.2−1゜3−1にて接続され、クロッ
ク抽出部1−2゜2−2.3−2にて夫々伝送路1−1
.2−1゜3−1よりクロックを抽出し、この抽出した
クロックを用いてデータを受信する。
In FIG. 4, time division multiplexers (hereinafter referred to as TDMs) l, 2, 3, and 4° operate with a clock from a master clock generator 5, and TDM4' is TDMl, 2.3°.
are connected to the transmission line 1-1.2-1゜3-1, and the clock extraction section 1-2゜2-2.
.. 2-1. A clock is extracted from 3-1, and data is received using this extracted clock.

この場合セレクタ20及びPLO21を持ち、セレクタ
20はアラームの検出されていないクロック抽出部を選
択するようになっていて、選択中のクロック抽出部でア
ラームが検出された場合は、アラーム検出のない他のク
ロック抽出部に切り替える。但し、ここで言うアラーム
はRFC等の回路アラームであり、クロックスリップは
検出されないのでセレクタの切り替え要因にはならない
In this case, it has a selector 20 and a PLO 21, and the selector 20 selects a clock extraction section in which no alarm is detected, and when an alarm is detected in the selected clock extraction section, it selects a clock extraction section in which no alarm is detected. Switch to the clock extraction section. However, the alarm referred to here is a circuit alarm such as RFC, and since a clock slip is not detected, it does not become a factor for switching the selector.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、従来のTDM4’では、伝送路障害等に
て、ある伝送路のクロックにスリップが発生しても、こ
のスリップにより他の動作に障害が発生しアラームを出
さない限り、TDM4°ではスリップを検出出来ず、ア
ラームを出さない時にスリップを検出するのには、TD
M4’ と例えばTDMl間で、データの疎通試験を行
うしかスリップを検出することが出来ない問題点がある
However, in the conventional TDM4', even if a slip occurs in the clock of a certain transmission line due to a transmission line failure, the slip will not occur in TDM4' unless this slip causes a failure in other operations and an alarm is issued. TD is used to detect slip when it cannot be detected and does not issue an alarm.
There is a problem that a slip can only be detected by performing a data communication test between M4' and, for example, TDM1.

本発明は、アラームが発生していなくとも、伝送装置(
TDM)自身のみにてスリップを検出出来る伝送装置の
提供を目的としている。
The present invention enables the transmission device (
TDM) aims to provide a transmission device that can detect slips only by itself.

〔課題を解決するための手段〕[Means to solve the problem]

第1図は本発明の原理ブロック図である。 FIG. 1 is a block diagram of the principle of the present invention.

第1図に示す如(、同じマスタクロックに同期して動作
する複数の伝送装置1,2,3.  ・・と、該複数の
伝送装置1,2,3.  ・・間との夫々の伝送路1−
1.2−1.3−1.  ・・よりの抽出クロックを用
い通信する、該マスタクロックに同期して動作する伝送
装置4において、 該夫々の伝送路1−1. 2−1. 3−1.  ・・
より抽出したクロックを選択するセレクタ10と、該セ
レクタ10にて選択されたクロックに追従して動作する
PLOIIと、 該PLOIIの出力クロックにより駆動されるテストパ
ターン発生手段12と、 該テストパターン発生手段12より発生したテストパタ
ーンを該PLOIIの出力クロックにて書込み、上記何
れかの伝送路よりの抽出クロックにて読み出すバッファ
メモリ13と、 該バッファメモリ13より読み出したテストパターンを
入力しチェックする、該抽出クロックにて駆動するテス
トパターンチェック手段14と、該セレクタ10の選択
を切り替える切替手段6とを持つスリップ検出装置30
を付加した構成とする。
As shown in FIG. 1, each transmission between a plurality of transmission devices 1, 2, 3, . Road 1-
1.2-1.3-1. In the transmission device 4 that operates in synchronization with the master clock and communicates using extracted clocks from the respective transmission lines 1-1. 2-1. 3-1.・・・
a selector 10 that selects a clock extracted from the selector 10, a PLOII that operates in accordance with the clock selected by the selector 10, a test pattern generation means 12 driven by the output clock of the PLOII, and the test pattern generation means. A buffer memory 13 in which the test pattern generated from 12 is written using the output clock of the PLO II and read out using the extracted clock from any of the transmission lines; A slip detection device 30 having a test pattern checking means 14 driven by an extraction clock and a switching means 6 for switching the selection of the selector 10.
The configuration includes the following.

〔作 用〕[For production]

本発明のスリップ検出装置30では、例えば伝送路3−
1のクロックにスリップが発生したとし、セレクタ10
にて伝送路3−1のクロックを選択したとすると、PL
OIIはこのクロックに同期したクロックを発生する。
In the slip detection device 30 of the present invention, for example, the transmission line 3-
Suppose that a slip occurs in the clock of selector 10.
If the clock of transmission line 3-1 is selected in , PL
OII generates a clock synchronized with this clock.

従って、テストパターン発生手段12からはこのPLO
IIのクロックに同期したテストパターンを発生し、発
生したテストパターンは、PLOllのクロックにてバ
ッファメモリ13に書き込まれる。
Therefore, from the test pattern generating means 12, this PLO
A test pattern synchronized with the clock of PLOll is generated, and the generated test pattern is written into the buffer memory 13 using the clock of PLOll.

一方、PLO21は、セレクタ20にて選択された例え
ば伝送路1−1より抽出されたクロックに同期したクロ
ックを発生しており、このPLO21の出力クロックは
、テストパターンチェック手段14に供給されると共に
、バッファメモリ13よりの読み出しクロックとなり、
バッファメモIJ13より、書き込まれたテストパター
ンを読み出し、テストパターンチェック手段14に入力
する。
On the other hand, the PLO 21 generates a clock synchronized with the clock selected by the selector 20 and extracted from the transmission line 1-1, for example, and the output clock of the PLO 21 is supplied to the test pattern checking means 14 and , becomes the read clock from the buffer memory 13,
The written test pattern is read from the buffer memory IJ13 and input to the test pattern checking means 14.

テストパターンチェック手段14は、テストパターン発
生手段12より発生するPLO21の出力クロックに同
期したテストパターンと同じテストパターンを発生して
おり、入力するテストパターンが、自己の発生するテス
トパターンよりずれていると、定期的にデータエラーを
発生するので、これにてスリップを検出出来る。
The test pattern check means 14 generates the same test pattern as the test pattern synchronized with the output clock of the PLO 21 generated by the test pattern generation means 12, and the input test pattern deviates from the test pattern generated by itself. Since data errors occur periodically, slips can be detected using this.

尚、切替手段6にてセレクタIOにての、伝送路1−1
.2−1.3−1より抽出したクロックの選択を切り替
えることにより他の伝送路より抽出したクロックのスリ
ップを検出することが出来る。
In addition, the transmission path 1-1 at the selector IO by the switching means 6
.. By switching the selection of clocks extracted from 2-1.3-1, it is possible to detect slips in clocks extracted from other transmission paths.

即ち、このスリップ検出装置30を伝送装置4に付加す
ることにより、アラームが発生していなくとも伝送装置
自身でスリップを検出することが出来るようになる。
That is, by adding this slip detection device 30 to the transmission device 4, the transmission device itself can detect a slip even if no alarm is generated.

〔実施例〕〔Example〕

第2図は本発明の実施例のスリップ検出装置を主体とし
た時分割多重化装置のブロック図、第3図は第2図のバ
ッファメモリのリード、ライトクロック及びデータの状
況を示す図である。
FIG. 2 is a block diagram of a time division multiplexing device mainly including a slip detection device according to an embodiment of the present invention, and FIG. 3 is a diagram showing the status of read and write clocks and data of the buffer memory in FIG. 2. .

同じマスタクロックに同期して動作するTDMl、2.
3と4とは、伝送路1−1.2−1゜3−1にて接続さ
れ、TDM4では、各伝送路より、クロック抽出部1−
2. 2−2. 3−2にてクロッ、りを抽出し、抽出
した例えば8KHzのクロックを、セレクタ20に入力
し、選択信号により選択し、PLO21は選択されたク
ロックに同期したクロックを発生する。
TDMl operating in synchronization with the same master clock; 2.
3 and 4 are connected through transmission lines 1-1, 2-1 and 3-1, and in TDM4, the clock extraction unit 1-
2. 2-2. In step 3-2, the clock is extracted, and the extracted clock of, for example, 8 KHz is input to the selector 20 and selected by the selection signal, and the PLO 21 generates a clock synchronized with the selected clock.

この場合、TDM4が、TDMI、2.3と夫々通信す
る時は、第4図の従来例で説明したと同じく、セレクタ
20では、夫々クロック抽出部1−1.2−1.3−1
にて抽出したクロックを選択し、この選択されたクロッ
クにPLO21を同期させ、発生したクロックを用いて
データを受信するようにしている。
In this case, when the TDM 4 communicates with the TDMI and 2.3, the selector 20 uses the clock extraction units 1-1.2-1.3-1, respectively, as explained in the conventional example of FIG.
The PLO 21 is synchronized with the selected clock, and data is received using the generated clock.

一方りロック抽出部1−1.2−1. 3−1にて抽出
したクロックは、セレクタ10に入力し、選択されてP
LOIIに入力し、PLOIIは入力するクロックに同
期し、m分周器15にて分周され、例えば4MHzのク
ロックとなり、テストパターン発生回路12に入力し、
このクロックに同期したテストパターンを発生すると共
にバッファメモリ13へのライトクロックとなり、該テ
ストパターンをバッファメモリ13に書き込む。
One-way lock extraction unit 1-1.2-1. The clock extracted in step 3-1 is input to the selector 10, selected and
PLOII is synchronized with the input clock, is divided by the m frequency divider 15, becomes a 4 MHz clock, for example, and is input to the test pattern generation circuit 12,
A test pattern synchronized with this clock is generated and serves as a write clock to the buffer memory 13, and the test pattern is written into the buffer memory 13.

PLO21にて発生したクロックは、m分周器19にて
分周され4MHzのクロックとなり、テストパターンチ
ェック回路14に人力する。
The clock generated by the PLO 21 is frequency-divided by the m frequency divider 19 to become a 4 MHz clock, which is manually input to the test pattern check circuit 14.

ここで、バッファメモリ13へのライトデータ。Here, write data to the buffer memory 13.

ライトクロック、リードデータ、リードクロックの状態
を示すと、第3図に示す如くで、(C)に示すライトデ
ータは(D)に示すライトクロックにて書き込まれ、(
B)に示すリードクロックにて読み出され、読み出され
たデータは(A)に示す如くなる。
The states of the write clock, read data, and read clock are shown in FIG. 3, where the write data shown in (C) is written using the write clock shown in (D), and (
The data is read out using the read clock shown in B), and the read data is as shown in (A).

この場合ライトクロックにスリップが発生すると、(D
)に示すライトクロックは右又は左に移動し続け、ライ
トデータもこれに従って移動する。
In this case, if a slip occurs in the write clock, (D
) continues to move to the right or left, and the write data also moves accordingly.

そこで、テストパターンチェック回路14では、入力す
るテストパターンが、自己の発生するテストパターンよ
りずれている時は、定期的にデータエラーを発生し、レ
ジスタ16に書き込む。
Therefore, in the test pattern check circuit 14, when the input test pattern deviates from the test pattern generated by itself, a data error is periodically generated and written in the register 16.

マイクロコンピュータ1日は定期的にレジスタ16の内
容を監視しているので、スリップの発生を検出すること
が出来る。
Since the microcomputer regularly monitors the contents of the register 16 during the day, it is possible to detect the occurrence of a slip.

尚マイクロコンピュータ18はレジスタ17を介してセ
レクタ10に、定期的に例えばクロック抽出部3−2に
て抽出したクロックの選択1次はクロック抽出部1−2
にて抽出したクロックの選択2次はクロック抽出部2−
2にて抽出したクロックの選択の如き選択信号を送るこ
とで、セレクタ10での選択を切り替え、伝送路3−1
゜1−1.2−1でのスリップを自動的に検出するよう
にすることも出来る。
The microcomputer 18 periodically selects the clock extracted by the clock extractor 3-2 via the register 17, for example, by the clock extractor 1-2.
The second selection of the clock extracted by the clock extraction section 2-
By sending a selection signal such as the selection of the clock extracted in step 2, the selection in the selector 10 is switched, and the transmission line 3-1
It is also possible to automatically detect the slip at 1-1.2-1.

勿論セレクタ10にての選択の切り替えは、手動で行っ
ても勿論よい。
Of course, the selection on the selector 10 may be switched manually.

このように、TDM4に、スリップ検出装置30を付加
すれば、TDM4自身で、アラームの発生がなくともス
リップを検出することが出来る。
In this way, by adding the slip detection device 30 to the TDM 4, the TDM 4 itself can detect a slip even without the occurrence of an alarm.

以上はTDMの場合で説明したが、これはTDMに限る
ことはなくデータを伝送する伝送装置に勿論適用出来る
Although the above description has been made in the case of TDM, this is not limited to TDM and can of course be applied to any transmission device that transmits data.

(発明の効果〕 以上詳細に説明せる如く本発明によれば、伝送装置(T
 D M )自身で、アラームの発生がなくともスリッ
プを検出することが出来る効果がある。
(Effects of the Invention) As explained in detail above, according to the present invention, the transmission device (T
DM) It has the effect of being able to detect a slip by itself without generating an alarm.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理ブロック図、 第2図は本発明の実施例のスリップ検出装置を主体とし
た時分割多重化装置のブロック図、第3図は第2図のバ
ッファメモリのリード、ライトクロック及びデータの状
況を示す図、第4図は従来例の伝送システムのブロック
図である。 図において、 1.2,3.4は伝送装置1時分割多重化装置、1−1
.2−1.3−1は伝送路、 1−2.2−2.3−2はクロック抽出部、4′は時分
割多重化装置、 5はマスタクロック発生器、 6は切替手段、 10.20はセレクタ、 11.21は位相同期発振器、 12はテストパターン発生手段、テストパターン発生回
路、 13はバッファメモリ、 14はテストパターンチェック手段、テストパターンチ
ェック回路、 15.19はm分周器、 16.17はレジスタ、 18はマイクロコンピュータ、 30はスリップ検出装置を示す。 (A) リーFテ゛−夕 (B) 升ドク肌り 呆3図 従来fダ1の11次システムのプロ、・、フ図嬉4図
FIG. 1 is a block diagram of the principle of the present invention, FIG. 2 is a block diagram of a time division multiplexing device mainly including a slip detection device according to an embodiment of the present invention, and FIG. 3 is a block diagram of the buffer memory read in FIG. FIG. 4, which shows the state of write clocks and data, is a block diagram of a conventional transmission system. In the figure, 1.2 and 3.4 are transmission equipment 1 time division multiplexing device, 1-1
.. 2-1.3-1 is a transmission line, 1-2.2-2.3-2 is a clock extractor, 4' is a time division multiplexer, 5 is a master clock generator, 6 is a switching means, 10. 20 is a selector, 11.21 is a phase synchronized oscillator, 12 is a test pattern generation means, a test pattern generation circuit, 13 is a buffer memory, 14 is a test pattern check means, a test pattern check circuit, 15.19 is an m frequency divider, 16 and 17 are registers, 18 is a microcomputer, and 30 is a slip detection device. (A) Lee F stage (B) Masudoku skin relief 3 diagram Conventional fda 1 11th system professional...F diagram 4 diagram

Claims (1)

【特許請求の範囲】 同じマスタクロックに同期して動作する複数の伝送装置
(1、2、3、・・)と、上記マスタクロックに同期し
て動作し且つ該複数の伝送装置(1、2、3、・・)間
との夫々の伝送路(1−1、2−1、3−1、・・)よ
りのクロックを抽出する伝送装置(4)において、 該夫々の伝送路(1−1、2−1、3−1、・・)より
抽出したクロックを選択するセレクタ(10)と、 該セレクタ(10)にて選択されたクロックに追従して
動作する位相同期発振器(11)と、該位相同期発振器
(11)の出力クロックにより駆動されるテストパター
ン発生手段(12)と、該テストパターン発生手段(1
2)より発生したテストパターンを該位相同期発振器(
11)の出力クロックにて書込み、上記何れかの伝送路
よりの抽出クロックにて読み出すバッファメモリ(13
)と、 該バッファメモリ(13)より読み出したテストパター
ンを入力しチェックする、該抽出クロックにて駆動する
テストパターンチェック手段(14)と、 該セレクタ(10)の選択を切り替える切替手段(6)
とを持つスリップ検出装置(30)を付加したことを特
徴とする伝送装置。
[Claims] A plurality of transmission devices (1, 2, 3, etc.) that operate in synchronization with the same master clock, and a plurality of transmission devices (1, 2, . . . ) that operate in synchronization with the master clock. , 3,...) in a transmission device (4) that extracts clocks from each transmission path (1-1, 2-1, 3-1, . . . ) between the respective transmission paths (1-1, 3-1, . . . 1, 2-1, 3-1,...), and a phase synchronized oscillator (11) that operates in accordance with the clock selected by the selector (10). , a test pattern generating means (12) driven by the output clock of the phase synchronized oscillator (11), and a test pattern generating means (12) driven by the output clock of the phase synchronized oscillator (11).
2) The test pattern generated by the phase synchronized oscillator (
The buffer memory (13) is written using the output clock of 11) and read using the extracted clock from any of the above transmission lines.
), test pattern checking means (14) driven by the extraction clock, which inputs and checks the test pattern read from the buffer memory (13), and switching means (6) for switching the selection of the selector (10).
A transmission device characterized in that a slip detection device (30) is added.
JP2132080A 1990-05-22 1990-05-22 Transmitter Pending JPH0427229A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2132080A JPH0427229A (en) 1990-05-22 1990-05-22 Transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2132080A JPH0427229A (en) 1990-05-22 1990-05-22 Transmitter

Publications (1)

Publication Number Publication Date
JPH0427229A true JPH0427229A (en) 1992-01-30

Family

ID=15073043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2132080A Pending JPH0427229A (en) 1990-05-22 1990-05-22 Transmitter

Country Status (1)

Country Link
JP (1) JPH0427229A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244455A (en) * 2011-05-20 2012-12-10 Nec Corp Signal transmission device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244455A (en) * 2011-05-20 2012-12-10 Nec Corp Signal transmission device

Similar Documents

Publication Publication Date Title
US6297702B1 (en) Phase lock loop system and method
US5570397A (en) Redundant synchronized clock controller
US6341149B1 (en) Clock control device for a non-disruptive backup clock switching
KR100882391B1 (en) Seamless clock
JPH0427229A (en) Transmitter
JPH031857B2 (en)
JPH033419A (en) Phase synchronization circuit
KR100406863B1 (en) Device for generating clock of multi-computer system
US5859996A (en) Clock signal supply for fault tolerant data processing
JPH0225575B2 (en)
US20020126783A1 (en) System and method for timing references for line interfaces
JP2538682B2 (en) Reference clock source automatic switching method
US7468991B2 (en) Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss
JP2918943B2 (en) Phase locked loop
JPH07255097A (en) Device and method for clock switching
KR100328761B1 (en) A device of switching system clock unit for optical communication system
JPS6238697A (en) Circuit for selecting trunk line signal
JPH02134939A (en) Input data synchronizing circuit
JPH01140216A (en) Clock switching control system in clock synchronizing type system
JPH04127737A (en) Clock signal generating circuit
JPS59161144A (en) Frame synchronizing circuit
JPH05137187A (en) Network synchronizing system
JPH01177738A (en) Loop fault processing system
JPS6341314B2 (en)
JPS5854736A (en) Oscillation frequency switching device