KR100818837B1 - 피씨아이 브리지를 이용한 이중화장치 - Google Patents

Abstract

본 발명은 PCI브리지를 이용한 이중화 장치에 관한 것으로, 웜 스탠바이 이중화 방식에서 액티브 보드의 메모리와 스탠바이 보드의 메모리를 피씨아이 브리지로 연결하여 액티브 보드 및 스탠바이 보드의 메모리에 동시에 데이터를 기록 할 수 있는 PCI브리지를 이용한 이중화 장치에 관한 것이다. 이를 위하여 본 발명은 데이터와 제어신호를 출력하는 프로세서와; 상기 프로세서의 제어신호에 따라 데이터를 저장하는 메모리와; 상기 메모리에 저장된 데이터의 영역에 따라 데이터의 전송을 결정하는 PCI브리지와; 상기 프로세서의 출력신호를 입력받아 메모리나 PCI브리지로 출력하는 프로세서버스로 구성된 것을 특징으로 한다.

Description

피씨아이 브리지를 이용한 이중화장치{USING PCI BRIDGE OF DUPLEX APPARATUS}

도 1은 종래의 웜 스탠바이 이중화 장치의 구성을 보인 블럭도.

도 2는 종래의 액티브 보드의 제1프로세서가 제1메모리에 데이터를 기록하는 방법을 보인 설명도.

도 3은 종래의 액티브 보드의 제1프로세서가 스탠바이 보드의 제2메모리에 데이터를 기록하는 방법을 보인 설명도.

도 4는 종래 프로세서 버스와 피씨아이 브리지 연결단의 구성을 보인 블럭도.

도 5는 본 발명 프로세서 버스와 연결된 피씨아이 브리지에 있어서 연결단의 구성을 보인 블럭도.

도 6은 본 발명 피씨아이 브리지를 사용한 웜 스탠바이 이중화 방법을 보인 설명도.

*** 도면의 주요 부분에 대한 부호의 설명 ***

10, 100 : 액티브 보드 11, 110 : 제1프로세서

12, 120 : 제1메모리 13, 130 : 제1프로세서 버스

14, 140 : 제1피씨아이 브리지 15, 142 : 제1버퍼

16, 143 : 제2버퍼 17, 144 : 제3버퍼

20, 200 : 스탠바이 보드 21, 210 : 제2프로세서

22, 220 : 제2메모리 23, 230 : 제2프로세서 버스

24, 240 : 제2피씨아이 브리지 30 : 피씨아이 버스

본 발명은 PCI브리지를 이용한 이중화 장치에 관한 것으로, 특히 웜 스탠바이(Warm Standby) 이중화 방식에서 액티브 보드(Active Board)의 메모리와 스탠바이 보드(Standby Board)의 메모리를 피씨아이 브리지(PCI Bridge)로 연결하여 액티브 보드 및 스탠바이 보드의 메모리에 동시에 데이터를 기록 할 수 있는 PCI브리지를 이용한 이중화 장치에 관한 것이다.

상호 연결되어 있는 두 보드의 메모리에 저장된 내용이 동일해야 웜 스탠바이 이중화 방식을 구현 할 수 있기 때문에 두 보드의 메모리의 데이터를 동기화 시키기 위해 피씨아이 브리지를 사용하고 있다.

도 1은 종래의 웜 스탠바이 이중화 장치의 구성을 보인 블럭도로서, 이에 도시된 바와 같이 데이터와 제어신호를 출력하는 액티브 보드(10)의 제1프로세서(11)와, 상기 제1프로세서(11)로 부터 제어신호를 입력 받고 제1프로세서 버스(13)를 통하여 데이터를 입력 받아 저장하는 제1메모리(12)와, 상기 상기 제1프로세서(11)의 출력 신호를 제1프로세서 버스(13)를 통하여 입력 받아 스탠바이 보드(20)로 전송하기 위한 제1피씨아이 브리지(14)와, 상기 제1피씨아이 브리지(14)의 출력 신호를 입력 받는 스탠바이 보드(20)의 제2피씨아이 브리지(24)와, 상기 제2피씨아이 브리지(24)의 출력 신호를 제2프로세서 버스(23)를 통하여 입력 받아 저장하는 제2메모리(22)와, 상기 제2메모리(22)로 제어신호와 데이터를 출력하는 제2프로세서(21)로 구성 된다.

이와 같이 구성된 종래의 웜 스탠바이 이중화 장치에 있어서 액티브 보드(10)의 메모리(12)와 스탠바이 보드(20)의 메모리(22)의 데이터를 동기화 시키는 방법을 도 2 및 도3을 참조하여 설명 한다.

웜 스탠바이 이중화 방식을 수행하기 위해 메모리의 데이터를 동기화 시키는 방법에 있어서 먼저 액티브 보드(10)의 제1프로세서(11)에서 출력되는 데이터를 일차적으로 액티브 보드(10)의 제1메모리(12)에 저장한 후, 제1피씨아이 브리지(14) 및 제2피씨아이 브리지(24)를 사용하여 스탠바이 보드(20)의 제2메모리(22)에 저장 한다. 결과적으로 하나의 데이터를 순차적으로 두 개의 메모리에 기록 한다.

도 2는 종래의 액티브 보드의 제1프로세서가 제1메모리에 데이터를 기록하는 방법을 보인 설명도로서, 이에 도시된 바와 같이 액티브 보드(10)의 제1프로세서(11)는 제1프로세서 버스(13)를 통하여 제1메모리(12)에 데이터를 저장 한다.

도 3은 종래의 액티브 보드의 제1프로세서가 스탠바이 보드의 제2메모리에 데이터를 기록하는 방법을 보인 설명도로서, 이에 도시된 바와 같이 액티브 보드(10)의 제1프로세서(11)의 출력 데이터는 제1프로세서 버스(13)를 통하여 제1피씨아이 브리지(14)로 입력 되고, 상기 제1피씨아이 브리지(14)의 출력 데이터는 스탠바이 보드(20)의 제2피씨아이 브리지(24)로 입력 된다. 상기 제2피씨아이 브리지(24)의 출력 데이터는 제2프로세서 버스(23)를 통하여 제2메모리(22)에 입력 되어 저장 된다.

도 4는 종래 프로세서 버스와 피씨아이 브리지 연결단의 구성을 보인 블럭도로서, 이에 도시된 바와 같이 제1프로세서 버스(13)로 제어신호를 출력하는 제1버퍼(15)와, 상기 제1프로세서 버스(13)로 부터 제어신호를 입력 받는 제2버퍼(16)와, 상기 제1프로세서 버스(13)로 부터 데이터와 어드레스를 입력 받는 제3버퍼(17)로 구성되어 동작 한다.

따라서, 종래에는 동일한 데이터를 액티브 보드의 메모리와 스탠바이 보드의 메모리에 각각 순차적으로 기록하는 웜 스탠바이 이중화 방식을 사용하고 있다.

그러나, 상기와 같은 종래의 기술에 있어서, 동일한 데이터를 액티브 보드의 메모리와 스탠바이 보드의 메모리에 각각 순차적으로 기록하기 때문에 프로세서가 두 개의 메모리에 데이터를 기록 하는데 소요되는 시간이 길어지게 된다. 그러므로, 두 개의 보드를 웜 스탠바이 이중화 기능을 사용하게 되면 프로세서의 퍼포먼스가 급격히 저하되는 문제점이 있다.

따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은, 웜 스탠바이 이중화 방식에서 액티브 보드의 메모리와 스탠바이 보드의 메모리를 피씨아이 브리지로 연결하여 액티브 보드 및 스탠바이 보드의 메모리에 동시에 데이터를 기록 할 수 있는 피씨아이 브리지를 사용한 웜 스탠바이 이중화 장치를 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명은, 데이터와 제어신호를 출력하 는 프로세서와; 상기 프로세서의 제어신호에 따라 데이터를 저장하는 메모리와; 상기 메모리에 저장된 데이터의 영역에 따라 데이터의 전송을 결정하는 PCI브리지와; 상기 프로세서의 출력신호를 입력받아 메모리나 PCI브리지로 출력하는 프로세서버스로 구성된 것을 특징으로 한다.

이하, 본 발명에 의한 PCI브리지를 이용한 이중화장치의 작용 및 효과를 첨부한 도면을 참조하여 설명한다.

도 6은 본 발명 프로세서 버스와 연결된 피씨아이 브리지에 있어서 연결단의 구성을 보인 블럭도로서, 이에 도시된 바와 같이 데이터와 제어신호를 출력하는 프로세서(110)와; 상기 프로세서(110)의 제어신호에 따라 데이터를 저장하는 메모리(120,220)와; 상기 메모리(120,220)에 저장된 데이터의 영역에 따라 데이터의 전송을 결정하는 PCI브리지(140,240)와; 상기 프로세서의 출력신호를 입력받아 메모리(120,220)나 PCI브리지(140,240)로 출력하는 프로세서버스(130, 230)로 구성된다.

도 5를 참조하면, 상기 PCI브리지(140,240)는 상기 프로세서 버스(130)로 제어신호를 출력하는 제1 버퍼(142)와; 상기 프로세서 버스(130)로부터 제어신호를 입력받는 제2 버퍼(143)와; 일반동작모드와 동시 기록모드를 설정하기 위한 제어신호를 상기 제1 버퍼(142)로 출력하는 제어로직(141)으로 구성된다.

또한, 상기 제어로직은 메모리에 저장된 데이터의 어드레스를 모니터링하여 일반 기록모드와 동시 기록모드를 설정하게 구성된다.

또한, 상기 메모리(120)는 일반 동작모드시 사용되는 일반 동작영역과; 동시기록모드시 사용되는 동시기록영역으로 분할되어 구성된 것으로, 이와같이 구성된 본 발명의 동작 및 작용을 도 6을 참조하여 설명 한다.

먼저, 제1메모리(120) 및 제2메모리(220)는 일반 동작모드 시에 사용되는 일반 동작 영역과, 웜 스탠바이 이중화 방식에 사용되는 동시기록 영역으로 분할 되어 구성되어 있으므로, 액티브 보드(100)의 제1프로세서(110)가 제1프로세서 버스(130)를 통하여 제1메모리(120)에 데이터를 저장하게 되면 제1피씨아이 브리지(140)의 제어로직(141)은 데이터가 저장되는 상기 제1메모리(120)의 어드레스를 모니터링 하게 된다.

만약, 제1프로세서(110)에 의해 제1메모리(120)에 기록되는 데이터의 어드레스가 상기 제1메모리(120)의 일반 영역의 어드레스이면 제1피씨아이 브리지(140)의 제어로직(141)은 이를 감지하여 일반 동작 모드의 제어신호를 제1버퍼(142)로 출력하게 된다. 상기 제어로직(141)의 제어신호에 의해 제1프로세서(110)에서 출력되는 데이터는 제1프로세서 버스(130)를 통하여 제1메모리(120)에 기록 된다.

또한, 제1프로세서(110)에 의해 제1메모리(120)에 기록되는 데이터의 어드레스가 상기 제1 메모리(120)의 동시기록 영역 어드레스이면 제1피씨아이 브리지(140)의 제어로직(141)은 이를 감지하여 동시 기록모드의 제어신호를 제1버퍼(142)로 출력하게 된다. 상기 제어로직(141)의 제어신호에 의해 제1 프로세서(110)에서 출력되는 데이터는 제1 프로세서 버스(130)에 입력 된다. 상기 제1 프로세서 버스(130)의 데이터는 제1 메모리(120)와 제1 피씨아이 브리지(140)로 동시에 출력되고, 상기 제1 메모리(120)에는 상기 제1 프로세서 버스(130)의 데이터가 기록되고, 상기 제1 프로세서 버스(130)의 데이터를 입력 받은 제1 피씨아 이 브리지(140)는 피씨아이 버스(300)를 통하여 상기 데이터를 스탠바이 보드(200)의 제2 피씨아이 브리지(240)로 출력 한다.

상기 제2 피씨아이 브리지(240)의 출력 데이터는 제2프로세서 버스(230)를 통하여 제2메모리(220)의 동시기록 영역의 어드레스에 저장된다.

이상에서 상세히 설명한 바와 같이 본 발명은 웜 스탠바이 이중화 방식에서 액티브 보드의 메모리와 스탠바이 보드의 메모리를 피씨아이 브리지로 연결하여 액티브 보드 및 스탠바이 보드의 메모리에 동시에 데이터를 기록하므로 두 개의 메모리에 데이터를 기록 하는데 소요되는 시간이 짧아지기 때문에 두 개의 보드를 웜 스탠바이 이중화 기능을 사용하였을때 프로세서의 퍼포먼스가 저하되지 않는 효과가 있다.

Claims (4)

1. 액티브 보드와 스탠바이 보드를 포함하는 이중화장치로서,

   상기 액티브 보드는,

   일반 동작영역 및 동시기록영역으로 분할된 제1 메모리;

   상기 일반 동작영역의 어드레스를 갖는 제1 데이터 또는 상기 동시 기록영역의 어드레스를 갖는 제2 데이터를 출력하는 제1 프로세서;

   상기 제1 프로세서로부터 상기 제1 데이터가 출력되면 일반 동작모드 제어신호를 출력하고, 상기 제1 프로세서로부터 상기 제2 데이터가 출력되면 동시 기록모드 제어신호를 출력하는 제1 PCI 브리지;

   상기 일반 동작모드 제어신호에 응답하여 상기 제1 데이터를 상기 제1 메모리에 출력하고, 상기 동시 기록모드 제어신호에 응답하여 상기 제2 데이터를 상기 제1 메모리와 상기 제1 PCI 브리지로 출력하는 제1 프로세서 버스;

   상기 스탠바이 보드는,

   PCI 버스를 통해 상기 제1 PCI 브리지로부터 상기 제2 데이터를 수신하고,

   일반 동작영역 및 동시기록영역으로 분할된 제2 메모리;

   상기 PCI 버스에 의해 전달된 상기 제2 데이터를 수신하여 출력하는 제2 PCI 브리지; 및

   상기 제2 PCI 브리지로부터 출력된 상기 제2 데이터를 상기 제2 메모리에 전달하는 제2 프로세서 버스를 포함하는, 이중화장치.
2. 제1 항에 있어서,

   상기 제1 PCI 브리지는,

   상기 제1 데이터와 상기 제2 데이터의 어드레스에 따라 상기 일반 동작모드 제어신호 또는 상기 동시기록모드 제어신호를 출력하는 제어로직을 포함하는, 이중화장치.
3. 삭제
4. 삭제

Images