KR100818837B1 - 피씨아이 브리지를 이용한 이중화장치 - Google Patents

피씨아이 브리지를 이용한 이중화장치 Download PDF

Info

Publication number
KR100818837B1
KR100818837B1 KR1020010063755A KR20010063755A KR100818837B1 KR 100818837 B1 KR100818837 B1 KR 100818837B1 KR 1020010063755 A KR1020010063755 A KR 1020010063755A KR 20010063755 A KR20010063755 A KR 20010063755A KR 100818837 B1 KR100818837 B1 KR 100818837B1
Authority
KR
South Korea
Prior art keywords
memory
data
processor
bridge
board
Prior art date
Application number
KR1020010063755A
Other languages
English (en)
Other versions
KR20030032168A (ko
Inventor
구강모
Original Assignee
엘지노텔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지노텔 주식회사 filed Critical 엘지노텔 주식회사
Priority to KR1020010063755A priority Critical patent/KR100818837B1/ko
Priority to US10/270,050 priority patent/US7039783B2/en
Publication of KR20030032168A publication Critical patent/KR20030032168A/ko
Application granted granted Critical
Publication of KR100818837B1 publication Critical patent/KR100818837B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18Handling requests for interconnection or transfer for access to memory bus based on priority control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2097Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements maintaining the standby controller/processing unit updated
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 PCI브리지를 이용한 이중화 장치에 관한 것으로, 웜 스탠바이 이중화 방식에서 액티브 보드의 메모리와 스탠바이 보드의 메모리를 피씨아이 브리지로 연결하여 액티브 보드 및 스탠바이 보드의 메모리에 동시에 데이터를 기록 할 수 있는 PCI브리지를 이용한 이중화 장치에 관한 것이다. 이를 위하여 본 발명은 데이터와 제어신호를 출력하는 프로세서와; 상기 프로세서의 제어신호에 따라 데이터를 저장하는 메모리와; 상기 메모리에 저장된 데이터의 영역에 따라 데이터의 전송을 결정하는 PCI브리지와; 상기 프로세서의 출력신호를 입력받아 메모리나 PCI브리지로 출력하는 프로세서버스로 구성된 것을 특징으로 한다.

Description

피씨아이 브리지를 이용한 이중화장치{USING PCI BRIDGE OF DUPLEX APPARATUS}
도 1은 종래의 웜 스탠바이 이중화 장치의 구성을 보인 블럭도.
도 2는 종래의 액티브 보드의 제1프로세서가 제1메모리에 데이터를 기록하는 방법을 보인 설명도.
도 3은 종래의 액티브 보드의 제1프로세서가 스탠바이 보드의 제2메모리에 데이터를 기록하는 방법을 보인 설명도.
도 4는 종래 프로세서 버스와 피씨아이 브리지 연결단의 구성을 보인 블럭도.
도 5는 본 발명 프로세서 버스와 연결된 피씨아이 브리지에 있어서 연결단의 구성을 보인 블럭도.
도 6은 본 발명 피씨아이 브리지를 사용한 웜 스탠바이 이중화 방법을 보인 설명도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
10, 100 : 액티브 보드 11, 110 : 제1프로세서
12, 120 : 제1메모리 13, 130 : 제1프로세서 버스
14, 140 : 제1피씨아이 브리지 15, 142 : 제1버퍼
16, 143 : 제2버퍼 17, 144 : 제3버퍼
20, 200 : 스탠바이 보드 21, 210 : 제2프로세서
22, 220 : 제2메모리 23, 230 : 제2프로세서 버스
24, 240 : 제2피씨아이 브리지 30 : 피씨아이 버스
본 발명은 PCI브리지를 이용한 이중화 장치에 관한 것으로, 특히 웜 스탠바이(Warm Standby) 이중화 방식에서 액티브 보드(Active Board)의 메모리와 스탠바이 보드(Standby Board)의 메모리를 피씨아이 브리지(PCI Bridge)로 연결하여 액티브 보드 및 스탠바이 보드의 메모리에 동시에 데이터를 기록 할 수 있는 PCI브리지를 이용한 이중화 장치에 관한 것이다.
상호 연결되어 있는 두 보드의 메모리에 저장된 내용이 동일해야 웜 스탠바이 이중화 방식을 구현 할 수 있기 때문에 두 보드의 메모리의 데이터를 동기화 시키기 위해 피씨아이 브리지를 사용하고 있다.
도 1은 종래의 웜 스탠바이 이중화 장치의 구성을 보인 블럭도로서, 이에 도시된 바와 같이 데이터와 제어신호를 출력하는 액티브 보드(10)의 제1프로세서(11)와, 상기 제1프로세서(11)로 부터 제어신호를 입력 받고 제1프로세서 버스(13)를 통하여 데이터를 입력 받아 저장하는 제1메모리(12)와, 상기 상기 제1프로세서(11)의 출력 신호를 제1프로세서 버스(13)를 통하여 입력 받아 스탠바이 보드(20)로 전송하기 위한 제1피씨아이 브리지(14)와, 상기 제1피씨아이 브리지(14)의 출력 신호를 입력 받는 스탠바이 보드(20)의 제2피씨아이 브리지(24)와, 상기 제2피씨아이 브리지(24)의 출력 신호를 제2프로세서 버스(23)를 통하여 입력 받아 저장하는 제2메모리(22)와, 상기 제2메모리(22)로 제어신호와 데이터를 출력하는 제2프로세서(21)로 구성 된다.
이와 같이 구성된 종래의 웜 스탠바이 이중화 장치에 있어서 액티브 보드(10)의 메모리(12)와 스탠바이 보드(20)의 메모리(22)의 데이터를 동기화 시키는 방법을 도 2 및 도3을 참조하여 설명 한다.
웜 스탠바이 이중화 방식을 수행하기 위해 메모리의 데이터를 동기화 시키는 방법에 있어서 먼저 액티브 보드(10)의 제1프로세서(11)에서 출력되는 데이터를 일차적으로 액티브 보드(10)의 제1메모리(12)에 저장한 후, 제1피씨아이 브리지(14) 및 제2피씨아이 브리지(24)를 사용하여 스탠바이 보드(20)의 제2메모리(22)에 저장 한다. 결과적으로 하나의 데이터를 순차적으로 두 개의 메모리에 기록 한다.
도 2는 종래의 액티브 보드의 제1프로세서가 제1메모리에 데이터를 기록하는 방법을 보인 설명도로서, 이에 도시된 바와 같이 액티브 보드(10)의 제1프로세서(11)는 제1프로세서 버스(13)를 통하여 제1메모리(12)에 데이터를 저장 한다.
도 3은 종래의 액티브 보드의 제1프로세서가 스탠바이 보드의 제2메모리에 데이터를 기록하는 방법을 보인 설명도로서, 이에 도시된 바와 같이 액티브 보드(10)의 제1프로세서(11)의 출력 데이터는 제1프로세서 버스(13)를 통하여 제1피씨아이 브리지(14)로 입력 되고, 상기 제1피씨아이 브리지(14)의 출력 데이터는 스탠바이 보드(20)의 제2피씨아이 브리지(24)로 입력 된다. 상기 제2피씨아이 브리지(24)의 출력 데이터는 제2프로세서 버스(23)를 통하여 제2메모리(22)에 입력 되어 저장 된다.
도 4는 종래 프로세서 버스와 피씨아이 브리지 연결단의 구성을 보인 블럭도로서, 이에 도시된 바와 같이 제1프로세서 버스(13)로 제어신호를 출력하는 제1버퍼(15)와, 상기 제1프로세서 버스(13)로 부터 제어신호를 입력 받는 제2버퍼(16)와, 상기 제1프로세서 버스(13)로 부터 데이터와 어드레스를 입력 받는 제3버퍼(17)로 구성되어 동작 한다.
따라서, 종래에는 동일한 데이터를 액티브 보드의 메모리와 스탠바이 보드의 메모리에 각각 순차적으로 기록하는 웜 스탠바이 이중화 방식을 사용하고 있다.
그러나, 상기와 같은 종래의 기술에 있어서, 동일한 데이터를 액티브 보드의 메모리와 스탠바이 보드의 메모리에 각각 순차적으로 기록하기 때문에 프로세서가 두 개의 메모리에 데이터를 기록 하는데 소요되는 시간이 길어지게 된다. 그러므로, 두 개의 보드를 웜 스탠바이 이중화 기능을 사용하게 되면 프로세서의 퍼포먼스가 급격히 저하되는 문제점이 있다.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은, 웜 스탠바이 이중화 방식에서 액티브 보드의 메모리와 스탠바이 보드의 메모리를 피씨아이 브리지로 연결하여 액티브 보드 및 스탠바이 보드의 메모리에 동시에 데이터를 기록 할 수 있는 피씨아이 브리지를 사용한 웜 스탠바이 이중화 장치를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 데이터와 제어신호를 출력하 는 프로세서와; 상기 프로세서의 제어신호에 따라 데이터를 저장하는 메모리와; 상기 메모리에 저장된 데이터의 영역에 따라 데이터의 전송을 결정하는 PCI브리지와; 상기 프로세서의 출력신호를 입력받아 메모리나 PCI브리지로 출력하는 프로세서버스로 구성된 것을 특징으로 한다.
이하, 본 발명에 의한 PCI브리지를 이용한 이중화장치의 작용 및 효과를 첨부한 도면을 참조하여 설명한다.
도 6은 본 발명 프로세서 버스와 연결된 피씨아이 브리지에 있어서 연결단의 구성을 보인 블럭도로서, 이에 도시된 바와 같이 데이터와 제어신호를 출력하는 프로세서(110)와; 상기 프로세서(110)의 제어신호에 따라 데이터를 저장하는 메모리(120,220)와; 상기 메모리(120,220)에 저장된 데이터의 영역에 따라 데이터의 전송을 결정하는 PCI브리지(140,240)와; 상기 프로세서의 출력신호를 입력받아 메모리(120,220)나 PCI브리지(140,240)로 출력하는 프로세서버스(130, 230)로 구성된다.
도 5를 참조하면, 상기 PCI브리지(140,240)는 상기 프로세서 버스(130)로 제어신호를 출력하는 제1 버퍼(142)와; 상기 프로세서 버스(130)로부터 제어신호를 입력받는 제2 버퍼(143)와; 일반동작모드와 동시 기록모드를 설정하기 위한 제어신호를 상기 제1 버퍼(142)로 출력하는 제어로직(141)으로 구성된다.
또한, 상기 제어로직은 메모리에 저장된 데이터의 어드레스를 모니터링하여 일반 기록모드와 동시 기록모드를 설정하게 구성된다.
또한, 상기 메모리(120)는 일반 동작모드시 사용되는 일반 동작영역과; 동시기록모드시 사용되는 동시기록영역으로 분할되어 구성된 것으로, 이와같이 구성된 본 발명의 동작 및 작용을 도 6을 참조하여 설명 한다.
먼저, 제1메모리(120) 및 제2메모리(220)는 일반 동작모드 시에 사용되는 일반 동작 영역과, 웜 스탠바이 이중화 방식에 사용되는 동시기록 영역으로 분할 되어 구성되어 있으므로, 액티브 보드(100)의 제1프로세서(110)가 제1프로세서 버스(130)를 통하여 제1메모리(120)에 데이터를 저장하게 되면 제1피씨아이 브리지(140)의 제어로직(141)은 데이터가 저장되는 상기 제1메모리(120)의 어드레스를 모니터링 하게 된다.
만약, 제1프로세서(110)에 의해 제1메모리(120)에 기록되는 데이터의 어드레스가 상기 제1메모리(120)의 일반 영역의 어드레스이면 제1피씨아이 브리지(140)의 제어로직(141)은 이를 감지하여 일반 동작 모드의 제어신호를 제1버퍼(142)로 출력하게 된다. 상기 제어로직(141)의 제어신호에 의해 제1프로세서(110)에서 출력되는 데이터는 제1프로세서 버스(130)를 통하여 제1메모리(120)에 기록 된다.
또한, 제1프로세서(110)에 의해 제1메모리(120)에 기록되는 데이터의 어드레스가 상기 제1 메모리(120)의 동시기록 영역 어드레스이면 제1피씨아이 브리지(140)의 제어로직(141)은 이를 감지하여 동시 기록모드의 제어신호를 제1버퍼(142)로 출력하게 된다. 상기 제어로직(141)의 제어신호에 의해 제1 프로세서(110)에서 출력되는 데이터는 제1 프로세서 버스(130)에 입력 된다. 상기 제1 프로세서 버스(130)의 데이터는 제1 메모리(120)와 제1 피씨아이 브리지(140)로 동시에 출력되고, 상기 제1 메모리(120)에는 상기 제1 프로세서 버스(130)의 데이터가 기록되고, 상기 제1 프로세서 버스(130)의 데이터를 입력 받은 제1 피씨아 이 브리지(140)는 피씨아이 버스(300)를 통하여 상기 데이터를 스탠바이 보드(200)의 제2 피씨아이 브리지(240)로 출력 한다.
상기 제2 피씨아이 브리지(240)의 출력 데이터는 제2프로세서 버스(230)를 통하여 제2메모리(220)의 동시기록 영역의 어드레스에 저장된다.
이상에서 상세히 설명한 바와 같이 본 발명은 웜 스탠바이 이중화 방식에서 액티브 보드의 메모리와 스탠바이 보드의 메모리를 피씨아이 브리지로 연결하여 액티브 보드 및 스탠바이 보드의 메모리에 동시에 데이터를 기록하므로 두 개의 메모리에 데이터를 기록 하는데 소요되는 시간이 짧아지기 때문에 두 개의 보드를 웜 스탠바이 이중화 기능을 사용하였을때 프로세서의 퍼포먼스가 저하되지 않는 효과가 있다.

Claims (4)

  1. 액티브 보드와 스탠바이 보드를 포함하는 이중화장치로서,
    상기 액티브 보드는,
    일반 동작영역 및 동시기록영역으로 분할된 제1 메모리;
    상기 일반 동작영역의 어드레스를 갖는 제1 데이터 또는 상기 동시 기록영역의 어드레스를 갖는 제2 데이터를 출력하는 제1 프로세서;
    상기 제1 프로세서로부터 상기 제1 데이터가 출력되면 일반 동작모드 제어신호를 출력하고, 상기 제1 프로세서로부터 상기 제2 데이터가 출력되면 동시 기록모드 제어신호를 출력하는 제1 PCI 브리지;
    상기 일반 동작모드 제어신호에 응답하여 상기 제1 데이터를 상기 제1 메모리에 출력하고, 상기 동시 기록모드 제어신호에 응답하여 상기 제2 데이터를 상기 제1 메모리와 상기 제1 PCI 브리지로 출력하는 제1 프로세서 버스;
    상기 스탠바이 보드는,
    PCI 버스를 통해 상기 제1 PCI 브리지로부터 상기 제2 데이터를 수신하고,
    일반 동작영역 및 동시기록영역으로 분할된 제2 메모리;
    상기 PCI 버스에 의해 전달된 상기 제2 데이터를 수신하여 출력하는 제2 PCI 브리지; 및
    상기 제2 PCI 브리지로부터 출력된 상기 제2 데이터를 상기 제2 메모리에 전달하는 제2 프로세서 버스를 포함하는, 이중화장치.
  2. 제1 항에 있어서,
    상기 제1 PCI 브리지는,
    상기 제1 데이터와 상기 제2 데이터의 어드레스에 따라 상기 일반 동작모드 제어신호 또는 상기 동시기록모드 제어신호를 출력하는 제어로직을 포함하는, 이중화장치.
  3. 삭제
  4. 삭제
KR1020010063755A 2001-10-16 2001-10-16 피씨아이 브리지를 이용한 이중화장치 KR100818837B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010063755A KR100818837B1 (ko) 2001-10-16 2001-10-16 피씨아이 브리지를 이용한 이중화장치
US10/270,050 US7039783B2 (en) 2001-10-16 2002-10-15 Dual apparatus and method thereof using concurrent write function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010063755A KR100818837B1 (ko) 2001-10-16 2001-10-16 피씨아이 브리지를 이용한 이중화장치

Publications (2)

Publication Number Publication Date
KR20030032168A KR20030032168A (ko) 2003-04-26
KR100818837B1 true KR100818837B1 (ko) 2008-04-01

Family

ID=19715167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010063755A KR100818837B1 (ko) 2001-10-16 2001-10-16 피씨아이 브리지를 이용한 이중화장치

Country Status (2)

Country Link
US (1) US7039783B2 (ko)
KR (1) KR100818837B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408047B1 (ko) * 2001-12-24 2003-12-01 엘지전자 주식회사 이동통신 시스템의 프로세서 보드 이중화 장치 및 방법
KR100441712B1 (ko) * 2001-12-29 2004-07-27 엘지전자 주식회사 확장 가능형 다중 처리 시스템 및 그의 메모리 복제 방법
US8627000B2 (en) * 2010-02-08 2014-01-07 Microsoft Corporation Virtual disk manipulation operations

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990011955A (ko) * 1997-07-25 1999-02-18 윤종용 Pci 브리지
US6016525A (en) * 1997-03-17 2000-01-18 Lsi Logic Corporation Inter-bus bridge circuit with integrated loopback capability and method for use of same
KR20000032947A (ko) * 1998-11-18 2000-06-15 김영환 통신 시스템의 프로세서 이중화 장치
JP2000357154A (ja) * 1999-05-18 2000-12-26 Internatl Business Mach Corp <Ibm> Pci−xまたはpciブリッジ性能を向上させるためのバッファ管理
KR20010060493A (ko) * 1999-12-27 2001-07-07 서평원 교환기에서 프로세서간 메모리 동일성 검증 방법 및 그 장치
KR20020011745A (ko) * 2000-08-04 2002-02-09 서평원 웜 스탠바이 이중화 장치의 구현방법
KR20030049381A (ko) * 2001-12-14 2003-06-25 엘지전자 주식회사 이중화장치
KR20030054985A (ko) * 2001-12-26 2003-07-02 엘지전자 주식회사 웜 스탠바이 이중화 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790034B2 (ja) * 1994-03-28 1998-08-27 日本電気株式会社 非運用系メモリ更新方式
KR0175742B1 (ko) * 1996-10-05 1999-05-15 한국전자통신연구원 이중화 시스템에서 동작 분리 고속 데이타 전송장치
US6073190A (en) * 1997-07-18 2000-06-06 Micron Electronics, Inc. System for dynamic buffer allocation comprising control logic for controlling a first address buffer and a first data buffer as a matched pair
KR100279929B1 (ko) * 1998-12-24 2001-02-01 서평원 교환기에서의 이중화 프로세서_
US6327670B1 (en) * 1999-01-22 2001-12-04 Lucent Technologies Inc. Duplex processor with an update bus and method for operating the update bus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016525A (en) * 1997-03-17 2000-01-18 Lsi Logic Corporation Inter-bus bridge circuit with integrated loopback capability and method for use of same
KR19990011955A (ko) * 1997-07-25 1999-02-18 윤종용 Pci 브리지
KR20000032947A (ko) * 1998-11-18 2000-06-15 김영환 통신 시스템의 프로세서 이중화 장치
JP2000357154A (ja) * 1999-05-18 2000-12-26 Internatl Business Mach Corp <Ibm> Pci−xまたはpciブリッジ性能を向上させるためのバッファ管理
KR20010060493A (ko) * 1999-12-27 2001-07-07 서평원 교환기에서 프로세서간 메모리 동일성 검증 방법 및 그 장치
KR20020011745A (ko) * 2000-08-04 2002-02-09 서평원 웜 스탠바이 이중화 장치의 구현방법
KR20030049381A (ko) * 2001-12-14 2003-06-25 엘지전자 주식회사 이중화장치
KR20030054985A (ko) * 2001-12-26 2003-07-02 엘지전자 주식회사 웜 스탠바이 이중화 장치

Also Published As

Publication number Publication date
KR20030032168A (ko) 2003-04-26
US7039783B2 (en) 2006-05-02
US20030074534A1 (en) 2003-04-17

Similar Documents

Publication Publication Date Title
US5745912A (en) Memory card apparatus including a link table for managing the correspondency between the recorded contents in the memory card and that in the link table
KR20110007072A (ko) 기억 장치
EP0890955A2 (en) Storage apparatus, data write-in method, and data read-out method
KR100818837B1 (ko) 피씨아이 브리지를 이용한 이중화장치
KR100299127B1 (ko) 비동기 전송모드 교환기의 주제어부 이중화 장치 및 방법
US5590279A (en) Memory data copying apparatus
KR0150068B1 (ko) 데이터 큐 모듈 및 그 제어방법
JP6704127B2 (ja) 情報処理装置
JPH0547189A (ja) メモリカード装置
JP3771969B2 (ja) 情報読み出し装置
JP2888062B2 (ja) 情報処理装置
JPH06266626A (ja) 半導体補助記憶装置のバックアップ方法と不揮発化半導体補助記憶装置
JP2594678B2 (ja) システム制御装置
JP2007265264A (ja) トレース情報処理装置、トレース情報記録方法、およびトレース情報記録プログラム
KR930020277A (ko) 공유메모리를 이용한 데이타 전송 방법
KR20000031843A (ko) 프로세서 제어공간 분할 스위치 장치 및 그 방법
JPH05282857A (ja) メモリカード装置
KR20000055425A (ko) 이중화 보드에서 메모리의 선택적 동시복사 장치 및 방법
KR20060053780A (ko) 쓰기용 버스와 읽기용 버스를 독립적으로 가지는 메모리카드 시스템
KR20050078027A (ko) 데이터 백업기능을 갖는 휴대용 데이터 저장장치
JPH09274594A (ja) リトライ可能なデータ転送システム
JPH0314149A (ja) メモリユニットのリードライト制御装置
KR950024456A (ko) 동영상 및 오디오 복호시스템에 있어서 비트스트림 데이터 전송장치 및 방법
KR20010110920A (ko) 시리얼 롬의 프로그램 재기입을 위한 리프레쉬 로직회로를 구비하는 알파마이크로프로세서 시스템
JPH01291355A (ja) データ転送制御回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee