KR100813550B1 - Circuit for generating reference voltage of semiconductor memory apparatus - Google Patents

Circuit for generating reference voltage of semiconductor memory apparatus Download PDF

Info

Publication number
KR100813550B1
KR100813550B1 KR1020060123584A KR20060123584A KR100813550B1 KR 100813550 B1 KR100813550 B1 KR 100813550B1 KR 1020060123584 A KR1020060123584 A KR 1020060123584A KR 20060123584 A KR20060123584 A KR 20060123584A KR 100813550 B1 KR100813550 B1 KR 100813550B1
Authority
KR
South Korea
Prior art keywords
voltage
generate
external
boosted
pumping
Prior art date
Application number
KR1020060123584A
Other languages
Korean (ko)
Inventor
김종삼
이종천
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060123584A priority Critical patent/KR100813550B1/en
Application granted granted Critical
Publication of KR100813550B1 publication Critical patent/KR100813550B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

A circuit for generating a reference voltage of a semiconductor memory device is provided to reduce circuit area regardless of the decrease of an external voltage. A boosting unit(100) generates a boosting voltage higher than an external voltage level by receiving an external voltage. A temperature compensation unit(10) generates a temperature compensation voltage with constant level regardless of temperature variation by receiving the boosting voltage. A reference voltage generation unit(20) generates a reference voltage by receiving the temperature compensation voltage. The boosting unit generates the boosting voltage by pumping the external voltage.

Description

반도체 메모리 장치의 기준 전압 생성 회로{Circuit for Generating Reference Voltage of Semiconductor Memory Apparatus}Circuit for Generating Reference Voltage of Semiconductor Memory Apparatus

도 1은 종래 반도체 메모리 장치의 기준 전압 생성 회로의 블록도,1 is a block diagram of a reference voltage generation circuit of a conventional semiconductor memory device;

도 2 는 본 발명에 따른 반도체 메모리 장치의 기준 전압 생성 회로의 블록도,2 is a block diagram of a reference voltage generation circuit of a semiconductor memory device according to the present invention;

도 3은 도 2의 승압 수단의 상세 회로도이다.3 is a detailed circuit diagram of the boosting means of FIG. 2.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10: 온도 보상 수단 20: 기준 전압 발생 수단10: temperature compensation means 20: reference voltage generating means

100: 승압 수단100: boosting means

본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 구체적으로는 반도체 메모리 장치의 기준 전압 생성 회로에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly to a reference voltage generation circuit of a semiconductor memory device.

반도체 메모리 장치는 외부에서 전압을 공급받아 내부에서 타겟 레벨의 전압을 생성하여 동작한다. 이때, 외부에서 공급되는 전압을 외부 전압이라 하고 내부에서 생성되는 전압을 내부 전압이라 한다. 또한 반도체 메모리 장치가 실제로 구 동하는 데 사용하는 상기 내부 전압은 노이즈(noise) 및 온도 변화에 상관없이 일정한 레벨의 전압이어야 한다. 따라서 반도체 메모리 장치가 상기 외부 전압으로 타겟 레벨의 상기 내부 전압을 생성하려면 항상 일정한 레벨의 기준 전압을 먼저 생성하여야 한다. The semiconductor memory device operates by receiving a voltage from an external source and generating a target level voltage therein. At this time, the voltage supplied from the outside is called an external voltage and the voltage generated inside is called an internal voltage. In addition, the internal voltage used to actually drive the semiconductor memory device should be a constant level voltage regardless of noise and temperature changes. Therefore, in order for the semiconductor memory device to generate the internal voltage of the target level with the external voltage, the reference voltage of the constant level must be generated first.

반도체 메모리 장치가 점점 더 작은 전력을 소비하도록 설계되어 가는 추세에 따라 외부 전압 레벨은 점점 낮아지고 있다. 그 예로, DDR2 DRAM에서는 외부 전압을 1.8볼트[V]로 사용하고 DDR3 DRAM에서는 1.5볼트[V]를 사용한다.As semiconductor memory devices are being designed to consume less power, external voltage levels are becoming lower. For example, an external voltage of 1.8 volts [V] is used in DDR2 DRAM and 1.5 volts [V] in DDR3 DRAM.

반도체 메모리 장치는 상기 기준 전압을 생성하는 데 있어서, 특정 전압 레벨을 생성할 경우 온도 변화와는 무관하게 일정한 레벨의 전압을 생성하는 온도 보상 수단을 포함한다. 이때, 상기 온도 보상 수단은 일반적으로 밴드 갭(Band Gap) 타입과 위들러(Widlar) 타입이 있다.In generating the reference voltage, the semiconductor memory device includes temperature compensation means for generating a constant level of voltage regardless of temperature change when generating a specific voltage level. In this case, the temperature compensating means generally includes a band gap type and a Widlar type.

도 1은 종래 반도체 메모리 장치의 기준 전압 생성 회로의 블록도이다.1 is a block diagram of a reference voltage generation circuit of a conventional semiconductor memory device.

외부 전압(VDD1)으로 1.8볼트[V]를 공급 받는 반도체 메모리 장치는A semiconductor memory device that receives 1.8 volts [V] with an external voltage VDD1

상기 외부 전압(VDD1)을 구동 전압으로 사용하는 온도 보상 수단(10), 상기 온도 보상 수단(10)에서 출력되는 전압(Vtcp1)을 구동 전압으로 기준 전압(Vref1)을 생성하는 기준 전압 발생 수단(20)을 포함한다. 이때, 1.8볼트[V]를 인가 받는 상기 온도 보상 수단(10)은 1.25볼트[V]를 출력 전압(Vtcp1)으로 생성할 경우 온도 변화와 무관하게 전압을 생성할 수 있다.A temperature compensating means (10) using the external voltage (VDD1) as a driving voltage, and a reference voltage generating means for generating a reference voltage (Vref1) using the voltage (Vtcp1) output from the temperature compensating means (10) ( 20). In this case, when the temperature compensation means 10 receives 1.8 volts [V], when the 1.25 volts [V] is generated as the output voltage Vtcp1, the temperature compensation means 10 may generate a voltage regardless of the temperature change.

외부 전압(VDD2)으로 1.5볼트[V]를 공급 받는 반도체 메모리 장치는 상기 외부 전압(VDD2)을 구동 전압으로 사용하는 온도 보상 수단(30), 상기 온도 보상 수 단(30)에서 출력되는 전압(Vtcp2)을 구동 전압으로 기준 전압(Vref2)을 생성하는 기준 전압 발생 수단(40)을 포함한다.The semiconductor memory device receiving 1.5 volts [V] as an external voltage VDD2 includes a temperature compensating means 30 using the external voltage VDD2 as a driving voltage, and a voltage output from the temperature compensating means 30. Reference voltage generating means 40 for generating a reference voltage Vref2 from Vtcp2 as a driving voltage.

그러나, 1.5볼트[V]를 구동 전압으로 인가 받는 상기 온도 보상 수단(30)은 1.8볼트[V]를 구동 전압으로 인가 받는 상기 온도 보상 수단(20)에 비해 회로의 면적이 수배이상 크다는 문제점이 있다.However, the temperature compensating means 30 applying 1.5 volts [V] as the driving voltage has a problem that the area of the circuit is several times larger than the temperature compensating means 20 receiving 1.8 volts [V] as the driving voltage. have.

본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 외부 전압이 낮아짐에 따라 면적이 커지는 종래 기준 전압 생성 회로보다 면적이 작은 기준 전압 생성 회로를 제공함에 그 목적이 있다. The present invention has been made to solve the above-described problem, and an object thereof is to provide a reference voltage generation circuit having a smaller area than a conventional reference voltage generation circuit in which the area increases as the external voltage decreases.

본 발명에 따른 반도체 메모리 장치의 기준 전압 생성 회로는 외부 전압을 인가 받아 상기 외부 전압 레벨보다 높은 승압 전압을 생성하는 승압 수단, 상기 승압 전압을 인가 받아 온도 변화와는 무관하게 일정한 레벨의 온도 보상 전압을 생성하는 온도 보상 수단, 및 상기 온도 보상 전압을 인가 받아 기준 전압을 생성하는 기준 전압 발생 수단을 포함한다.The reference voltage generation circuit of the semiconductor memory device according to the present invention includes a boosting means for generating a boosted voltage higher than the external voltage level by receiving an external voltage and a temperature compensation voltage having a constant level regardless of temperature change by receiving the boosted voltage. And a temperature compensation means for generating a reference voltage and means for generating a reference voltage by receiving the temperature compensation voltage.

이하, 본 발명에 따른 반도체 메모리 장치의 바람직한 일실시예를 첨부도면에 의거하여 상세하게 설명하면 다음과 같다.Hereinafter, a preferred embodiment of a semiconductor memory device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 반도체 메모리 장치의 기준 전압 생성 회로의 블록도이다. 이하, 설명은 본 발명에 따른 일실시예로 1.5볼트[V]의 외부 전압(VDD2)을 승압하여 1.8볼트[V]용 온도 보상 회로(10)를 동작시켜 기준 전압(Vref1)을 생성하 는 동작을 서술하지만 이에 한정하지 않는다.2 is a block diagram of a reference voltage generation circuit of a semiconductor memory device according to the present invention. In the following description, the reference voltage Vref1 is generated by operating the temperature compensation circuit 10 for 1.8 volts [V] by boosting the external voltage VDD2 of 1.5 volts [V]. Describes the operation but is not limited to this.

본 발명에 따른 기준 전압 생성 회로는 1.5볼트[V]를 구동 전압으로 하는 승압 수단(100), 1.8볼트[V]를 구동 전압으로 하는 온도 보상 수단(10), 및 상기 온도 보상 수단(10)의 출력 전압 즉, 온도 보상 전압(Vtcp1)을 인가 받아 기준 전압(Vref1)을 생성하는 기준 전압 생성 수단을 포함한다.The reference voltage generating circuit according to the present invention includes a boosting means 100 having 1.5 volts [V] as a driving voltage, a temperature compensating means 10 having 1.8 volts [V] as a driving voltage, and the temperature compensating means 10. Reference voltage generating means for receiving the output voltage, i.e., the temperature compensation voltage Vtcp1, to generate the reference voltage Vref1.

상기 승압 수단(100)은 1.5볼트[V]의 외부 전압(VDD2)을 인가 받아 상기 외부 전압(VDD2) 레벨보다 높은 1.8볼트[V]의 승압 전압(Vbst)을 생성한다.The boosting means 100 receives an external voltage VDD2 of 1.5 volts [V] to generate a boosted voltage Vbst of 1.8 volts [V] higher than the external voltage VDD2 level.

구동 전압 레벨이 1.8볼트[V]의 상기 온도 보상 수단(10)은 1.8볼트[V]의 상기 승압 전압(Vbst)을 인가 받아 온도 변화와는 무관하게 일정한 레벨의 온도 보상 전압(Vtcp1)을 생성한다.The temperature compensation means 10 having a driving voltage level of 1.8 volts [V] receives the boosted voltage Vbst of 1.8 volts [V] to generate a temperature compensation voltage Vtcp1 of a constant level regardless of temperature change. do.

상기 기준 전압 발생 수단(20)은 상기 온도 보상 전압(Vtcp1)을 인가 받아 기준 전압(Vref1)을 생성한다.The reference voltage generator 20 receives the temperature compensation voltage Vtcp1 to generate the reference voltage Vref1.

도 3은 도 2의 승압 수단의 상세 회로도이다.3 is a detailed circuit diagram of the boosting means of FIG. 2.

승압 수단(100)은 1.5볼트[V]의 외부 전압(VDD2)을 인가 받아 펌핑 전압(VPP)을 생성하는 펌핑 전압 생성부(110), 및 상기 펌핑 전압(VPP)의 레벨을 낮추어 승압 전압(Vbst)을 생성하는 전압 강하부(120)를 포함한다.The boosting unit 100 receives the external voltage VDD2 of 1.5 volts [V] to generate a pumping voltage VPP, and lowers the level of the pumping voltage VPP to boost the boosted voltage (VPP). And a voltage drop unit 120 generating Vbst).

상기 펌핑 전압 생성부(110)는 상기 외부 전압(VDD2)을 인가 받아 일정한 주기의 펄스를 생성하는 오실레이터(111), 및 상기 펄스를 입력 받아 펌핑 동작을 수행하여 상기 펌핑 전압(VPP)을 생성하는 펌핑부(112)를 포함한다.The pumping voltage generation unit 110 generates the pumping voltage VPP by receiving the external voltage VDD2 and generating an oscillator 111 for generating a pulse of a predetermined cycle, and performing the pumping operation by receiving the pulse. It includes a pumping unit 112.

상기 전압 강하부(120)는 상기 외부 전압(VDD2)을 인가 받아 분배하여 제 1 분배 전압(Vdiv1)을 생성하는 제 1 전압 분배부(121), 상기 승압 전압(Vbst)를 인가 받아 분배하여 제 2 분배 전압(Vdiv2)를 생성하는 제 2 전압 분배부(122), 및 상기 펌핑 전압(VPP)을 구동 전압으로 인가 받고 상기 제 1 분배 전압(Vdiv1)과 상기 제 2 분배 전압(Vdiv2)의 레벨을 비교하여 상기 승압 전압(Vbst)를 생성하는 비교기(com)를 포함한다.The voltage drop unit 120 receives and distributes the external voltage VDD2 to generate a first divided voltage Vdiv1 and receives and distributes the boosted voltage Vbst. A second voltage divider 122 generating a second divided voltage Vdiv2 and a level of the first divided voltage Vdiv1 and the second divided voltage Vdiv2 when the pumping voltage VPP is applied as a driving voltage. Comparing to generate a boosted voltage (Vbst) comprises a comparator (com).

상기 제 1 전압 분배부(121)는 상기 외부 전압(VDD2)을 인가 받아 전압을 분배하여 제 1 분배 전압(Vdiv1)을 생성한다. 이때, 상기 제 1 전압 분배부(121)는 상기 외부 전압(VDD2)이 일정 레벨이상일 경우에만 상기 제 1 분배 전압(Vdiv)을 생성한다.The first voltage divider 121 receives the external voltage VDD2 and divides the voltage to generate a first divided voltage Vdiv1. In this case, the first voltage divider 121 generates the first divided voltage Vdiv only when the external voltage VDD2 is higher than or equal to a predetermined level.

상기 제 1 전압 분배부(121)는 일단에 상기 외부 전압(VDD2)을 인가받는 제 1 저항 소자(R1), 소오스단에 접지단(VSS)이 연결되며 드레인단과 게이트단이 공통으로 상기 제 1 저항 소자(R1)의 타단에 연결된 트랜지스터(N1)를 포함한다.The first voltage divider 121 has a first resistance element R1 receiving the external voltage VDD2 at one end thereof, a ground terminal VSS connected to a source terminal thereof, and a drain terminal and a gate terminal thereof in common. The transistor N1 is connected to the other end of the resistor R1.

상기 비교기(com)는 상기 펌핑 전압(VPP)을 인가받아 상기 제 1 분배 전압(Vdiv1)을 기준으로 상기 제 2 분배 전압(Vdiv2)을 비교하여 타겟 레벨의 상기 승압 전압(Vbst)을 생성한다.The comparator com receives the pumping voltage VPP to generate the boosted voltage Vbst of a target level by comparing the second divided voltage Vdiv2 with respect to the first divided voltage Vdiv1.

상기 제 2 전압 분배부(122)는 상기 승압 전압(Vbst)을 인가 받아 전압 분배하여 상기 제 2 분배 전압(Vdiv2)을 생성한다. The second voltage divider 122 receives the boosted voltage Vbst and divides the voltage to generate the second divided voltage Vdiv2.

상기 제 2 전압 분배부(122)는 상기 비교기(com)의 출력단과 접지단(VSS) 사이에 제 2 및 제 3 저항 소자(R2, R3)를 직렬로 연결한다. 따라서 상기 제 2 저항 소자(R2)와 상기 제 3 저항 소자(R3)의 저항비로 상기 승압 전압(Vbst)을 분배하여 상기 제 2 분배 전압(Vdiv2)을 생성한다.The second voltage divider 122 connects the second and third resistors R2 and R3 in series between the output terminal of the comparator com and the ground terminal VSS. Accordingly, the boosted voltage Vbst is divided by the resistance ratio of the second resistor R2 and the third resistor R3 to generate the second divided voltage Vdiv2.

이때, 상기 전압 강하부(120)는 상기 제 1 분배 전압(Vdiv1)을 일정한 레벨로 생성하기 위해 전압 안정화부(123)를 더 포함한다.In this case, the voltage drop unit 120 further includes a voltage stabilizer 123 to generate the first divided voltage Vdiv1 at a constant level.

상기 전압 안정화부(123)는 상기 제 1 전압 분배부(121)와 상기 비교기(com)가 연결된 노드에 접지단(VSS)이 연결된 커패시터(C1)를 연결한 것이다.The voltage stabilizer 123 connects a capacitor C1 having a ground terminal VSS connected to a node to which the first voltage divider 121 and the comparator com are connected.

이와 같이 구성된 본 발명에 따른 반도체 메모리 장치의 기준 전압 생성 회로의 동작을 설명하면 다음과 같다.The operation of the reference voltage generation circuit of the semiconductor memory device according to the present invention configured as described above is as follows.

승압 수단(100)은 1.5볼트[V]의 외부 전압(VDD2)을 인가 받아 1.8볼트[V]의 승압 전압(Vbst)을 생성한다. 1.8볼트[V]용 온도 보상 수단(10)은 1.8볼트[V]의 상기 승압 전압(Vbst)을 인가 받아 구동하며 온도 변화와는 무관하게 레벨이 일정한 온도 보상 전압(Vtcp1)을 생성한다. 상기 온도 보상 전압(Vtcp1)을 인가받아 기준 전압 발생 수단(20)은 기준 전압(Vref1)을 생성한다.The boosting means 100 receives an external voltage VDD2 of 1.5 volts [V] to generate a boosted voltage Vbst of 1.8 volts [V]. The temperature compensation means 10 for 1.8 volts [V] is driven by applying the boosted voltage Vbst of 1.8 volts [V] and generates a temperature compensation voltage Vtcp1 having a constant level regardless of temperature change. The reference voltage generating means 20 generates the reference voltage Vref1 by receiving the temperature compensation voltage Vtcp1.

이때, 상기 온도 보상 수단(10)과 상기 기준 전압 발생 수단(20)의 동작은 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자가 용이하게 이해 및 구현할 수 있는 구성이므로 자세한 설명은 생략하기로 한다.At this time, the operation of the temperature compensation means 10 and the reference voltage generating means 20 is a configuration that can be easily understood and implemented by those skilled in the art to which the present invention belongs, detailed description thereof will be omitted. .

상기 승압 수단(100)은 1.5볼트[V]의 상기 외부 전압(VDD2)을 인가 받아 상기 승압 수단(100)의 내부에서 펌핑 동작을 수행한다. 상기 펌핑 동작으로 생성된 펌핑 전압(VPP)의 레벨을 낮추어 1.8볼트[V]가 타겟 레벨인 상기 승압 전압(Vbst)을 생성한다.The boosting means 100 receives the external voltage VDD2 of 1.5 volts [V] to perform a pumping operation inside the boosting means 100. By lowering the level of the pumping voltage (VPP) generated by the pumping operation to generate the boosted voltage (Vbst) is a target level of 1.8 volts (V).

상기 펌핑 전압(VPP)이 만약 3.6볼트[V]라고 가정하면 1.5볼트[V]의 상기 외 부 전압(VDD2)을 분배하는 제 1 전압 분배부(121)는 0.9볼트[V]의 제 1 분배 전압(Vdiv1)을 생성하게 하고 상기 비교기(com)의 출력 전압을 분배하는 제 2 전압 분배부(122)의 저항비를 1:1로 설정한다.Assuming that the pumping voltage VPP is 3.6 volts [V], the first voltage divider 121 for distributing the external voltage VDD2 of 1.5 volts [V] has a first distribution of 0.9 volts [V]. The resistance ratio of the second voltage divider 122 for generating the voltage Vdiv1 and distributing the output voltage of the comparator com is set to 1: 1.

따라서, 상기 비교기(com)는 반도체 메모리 구동시 상기 제 1 분배 전압(Vdiv1)이 0.9볼트[V]이고 상기 제 2 분배 전압(Vdiv2)이 0볼트[V]이므로 상기 펌핑 전압(VPP)을 상기 승압 전압(Vbst)로서 출력하게 된다.Accordingly, the comparator com may adjust the pumping voltage VPP since the first divided voltage Vdiv1 is 0.9 volts [V] and the second divided voltage Vdiv2 is 0 volts [V] when the semiconductor memory is driven. The voltage is output as the boosted voltage Vbst.

3.6볼트[V]의 상기 승압 전압(Vbst)이 저항비가 1:1인 상기 제 2 전압 분배부(122)를 거처 1.8볼트[V]의 상기 제 2 분배 전압(Vdiv2)이 생성된다. 0.9볼트[V]인 상기 제 1 분배 전압(Vdiv)과 1.8볼트[V]인 상기 제 2 분배 전압(Vdiv2)은 상기 비교기(com)에 입력되어 상기 비교기(com) 의 출력단이 접지단(VSS)과 연결된다. 따라서 3.6볼트[V]의 상기 승압 전압(Vbst)의 레벨이 낮아진다. 상기 승압 전압(Vbst)을 분배한 상기 제 2 분배 전압(Vdiv2) 레벨이 0.9볼트[V]이하가 되면 상기 비교기(com)는 전압을 공급하고 상기 제 2 분배 전압(Vdiv2) 레벨이 0.9볼트[V]이상이면 전압을 방전시키는 동작을 반복함으로써 상기 승압 수단(100)은 1.8볼트[V]로 일정한 상기 승압 전압(Vbst)을 생성 할 수 있다. 이때, 상기 제 1 전압 분배부(121)는 상기 외부 전압(VDD2)이 일정한 레벨이상이 되어야만 상기 제 1 분배 전압(Vdiv1)을 생성함으로써, 상기 비교기(com)가 일정한 레벨의 상기 승압 전압(Vbst)를 출력하기 전에 수행하는 전압의 공급과 방전 동작 회수를 줄인다.The boosted voltage Vbst of 3.6 volts [V] passes through the second voltage divider 122 having a resistance ratio of 1: 1 to generate the second divided voltage Vdiv2 of 1.8 volts [V]. The first divided voltage Vdiv of 0.9 volts [V] and the second divided voltage Vdiv2 of 1.8 volts [V] are input to the comparator com so that the output terminal of the comparator com is the ground terminal VSS. ). Therefore, the level of the boosted voltage Vbst of 3.6 volts [V] is lowered. When the level of the second divided voltage Vdiv2, which divides the boosted voltage Vbst, is equal to or less than 0.9 volts [V], the comparator com supplies a voltage and the level of the second divided voltage Vdiv2 is 0.9 volts [. When the voltage V is greater than or equal to V, the voltage boosting means 100 may generate the voltage boosted voltage Vbst constant at 1.8 volts [V]. In this case, the first voltage divider 121 generates the first divided voltage Vdiv1 only when the external voltage VDD2 is equal to or higher than a predetermined level, so that the comparator com has the boosted voltage Vbst of a constant level. Reduce the number of voltage supply and discharge operations performed before the output.

1.8볼트[V]용 온도 보상 수단(10)은 1.8볼트[V]의 상기 승압 전압(Vbst)을 인가 받아 구동하며 온도 변화와는 무관하게 레벨이 일정한 온도 보상 전압(Vtcp1) 을 생성한다. 상기 온도 보상 전압(Vtcp1)을 인가받아 기준 전압 발생 수단(20)은 기준 전압(Vref1)을 생성한다. 이때, 상기 기준 전압(Vref1)은 온도 또는 외부 노이즈에 대해 전압 변동이 없는 전압을 말하는 것이며 상기 기준 전압(Vref1)은 간단한 전압 분배 회로를 통하여 그 레벨을 조절할 수 있다.The temperature compensation means 10 for 1.8 volts [V] is driven by applying the boosted voltage Vbst of 1.8 volts [V] and generates a temperature compensation voltage Vtcp1 having a constant level regardless of temperature change. The reference voltage generating means 20 generates the reference voltage Vref1 by receiving the temperature compensation voltage Vtcp1. In this case, the reference voltage Vref1 refers to a voltage having no voltage fluctuation with respect to temperature or external noise, and the reference voltage Vref1 may adjust its level through a simple voltage distribution circuit.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.

본 발명에 따른 반도체 메모리 장치의 기준 전압 생성 회로는 종래의 기준 전압 생성 회로보다 면적이 작은 효과가 있다 .The reference voltage generation circuit of the semiconductor memory device according to the present invention has an effect that the area is smaller than that of the conventional reference voltage generation circuit.

Claims (11)

외부 전압을 인가 받아 상기 외부 전압 레벨보다 높은 승압 전압을 생성하는 승압 수단;Boosting means for receiving an external voltage to generate a boosted voltage higher than the external voltage level; 상기 승압 전압을 인가 받아 온도 변화와는 무관하게 일정한 레벨의 온도 보상 전압을 생성하는 온도 보상 수단; 및Temperature compensation means for receiving the boosted voltage to generate a temperature compensation voltage having a constant level regardless of temperature change; And 상기 온도 보상 전압을 인가 받아 기준 전압을 생성하는 기준 전압 발생 수단을 포함하는 반도체 메모리 장치의 기준 전압 생성 회로.And a reference voltage generator for receiving the temperature compensation voltage to generate a reference voltage. 제 1 항에 있어서,The method of claim 1, 상기 승압 수단은The boosting means is 상기 외부 전압을 펌핑하여 상기 승압 전압을 생성하는 것을 특징으로 하는 반도체 메모리 장치의 기준 전압 생성 회로.And generating the boosted voltage by pumping the external voltage. 제 2 항에 있어서,The method of claim 2, 상기 승압 수단은The boosting means is 상기 외부 전압을 펌핑하여 펌핑 전압을 생성하는 펌핑 전압 생성부, 및A pumping voltage generator configured to pump the external voltage to generate a pumping voltage; 상기 펌핑 전압의 레벨을 낮추어 상기 승압 전압을 생성하는 전압 강하부를 포함하는 반도체 메모리 장치의 기준 전압 생성 회로.And a voltage drop unit configured to lower the level of the pumping voltage to generate the boosted voltage. 제 3 항에 있어서,The method of claim 3, wherein 상기 펌핑 전압 생성부는The pumping voltage generator 상기 외부 전압을 인가 받아 일정한 주기의 펄스를 생성하는 오실레이터, 및An oscillator configured to receive the external voltage and generate a pulse of a constant cycle, and 상기 펄스를 입력 받아 상기 펌핑 전압을 생성하는 펌핑부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 기준 전압 생성 회로.And a pumping unit configured to receive the pulse to generate the pumping voltage. 제 3 항에 있어서,The method of claim 3, wherein 상기 전압 강하부는The voltage drop is 상기 펌핑 전압을 타겟 레벨로 낮추어 상기 승압 전압으로서 출력하는 것을 특징으로 하는 반도체 메모리 장치의 기준 전압 생성 회로.And lowering the pumping voltage to a target level and outputting the boosted voltage as the boosted voltage. 제 5 항에 있어서,The method of claim 5, wherein 상기 전압 강하부는 The voltage drop is 상기 외부 전압을 분배한 제 1 분배 전압을 기준으로 상기 승압 전압을 분배한 제 2 분배 전압을 비교하여 상기 타겟 레벨의 상기 승압 전압을 생성하는 것을 특징으로 하는 반도체 메모리 장치의 기준 전압 생성 회로.And generating a boosted voltage at the target level by comparing a second divided voltage obtained by dividing the boosted voltage with respect to the first divided voltage obtained by dividing the external voltage. 제 6 항에 있어서,The method of claim 6, 상기 전압 강하부는The voltage drop is 상기 외부 전압을 인가 받아 상기 제 1 분배 전압을 생성하는 제 1 전압 분 배부,A first voltage divider configured to receive the external voltage to generate the first divided voltage; 상기 펌펑 전압을 구동 전압으로 인가 받고 상기 제 1 분배 전압과 상기 제 2 분배 전압을 비교하여 상기 승압 전압을 출력하는 비교기, 및A comparator receiving the pump voltage as a driving voltage and comparing the first divided voltage with the second divided voltage to output the boosted voltage; and 상기 승압 전압을 인가 받아 상기 제 2 분배 전압을 생성하는 제 2 전압 분배부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 기준 전압 생성 회로.And a second voltage divider configured to receive the boosted voltage to generate the second divided voltage. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 1 전압 분배부는The first voltage divider 상기 외부 전압이 일정한 레벨이상일 때 상기 제 1 분배 전압을 생성하는 것을 특징으로 하는 반도체 메모리 장치의 기준 전압 생성 회로. And generating the first divided voltage when the external voltage is above a predetermined level. 제 8 항에 있어서,The method of claim 8, 상기 제 1 전압 분배부는The first voltage divider 일단에 상기 외부 전압을 인가 받는 저항 소자,Resistor device receiving the external voltage at one end, 소오스단이 접지단과 연결되며 게이트단과 드레인단이 공통으로 상기 저항 소자의 타단과 연결된 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 기준 전압 생성 회로.And a source terminal connected to the ground terminal and a gate terminal and a drain terminal connected to the other end of the resistance element in common. 제 9 항에 있어서,The method of claim 9, 상기 전압 강하부는The voltage drop is 상기 제 1 분배 전압이 일정한 레벨로 상기 비교기에 인가될 수 있도록 상기 제 1 전압 분배부와 상기 비교기가 연결된 노드에 전압 안정화부를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 기준 전압 생성 회로.And a voltage stabilizer at a node connected with the first voltage divider and the comparator so that the first divided voltage can be applied to the comparator at a constant level. 제 10 항에 있어서,The method of claim 10, 상기 전압 안정화부는The voltage stabilization unit 상기 제 1 전압 분배부와 상기 비교기가 연결된 노드에 접지단과 연결된 커패시터를 연결시킨 것을 특징으로 하는 반도체 메모리 장치의 기준 전압 생성 회로.And a capacitor connected with a ground terminal to a node connected with the first voltage divider and the comparator.
KR1020060123584A 2006-12-07 2006-12-07 Circuit for generating reference voltage of semiconductor memory apparatus KR100813550B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060123584A KR100813550B1 (en) 2006-12-07 2006-12-07 Circuit for generating reference voltage of semiconductor memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060123584A KR100813550B1 (en) 2006-12-07 2006-12-07 Circuit for generating reference voltage of semiconductor memory apparatus

Publications (1)

Publication Number Publication Date
KR100813550B1 true KR100813550B1 (en) 2008-03-17

Family

ID=39410624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060123584A KR100813550B1 (en) 2006-12-07 2006-12-07 Circuit for generating reference voltage of semiconductor memory apparatus

Country Status (1)

Country Link
KR (1) KR100813550B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7990129B2 (en) 2008-07-01 2011-08-02 Samsung Electronics Co., Ltd. Reference voltage generating circuit
US8014225B2 (en) 2008-12-30 2011-09-06 Hynix Semiconductor Inc. Circuit for voltage pump and a semiconductor memory apparatus using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05325826A (en) * 1992-05-21 1993-12-10 Hitachi Ltd Color cathode-ray tube provided with inline type electron gun
KR950006849A (en) * 1993-08-31 1995-03-21 세키자와 다다시 Reference voltage generator
KR950015750A (en) * 1993-11-26 1995-06-17 김광호 Reference voltage generation circuit of semiconductor integrated device
KR970013776A (en) * 1995-08-23 1997-03-29 김광호 Reference voltage generator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05325826A (en) * 1992-05-21 1993-12-10 Hitachi Ltd Color cathode-ray tube provided with inline type electron gun
KR950006849A (en) * 1993-08-31 1995-03-21 세키자와 다다시 Reference voltage generator
KR950015750A (en) * 1993-11-26 1995-06-17 김광호 Reference voltage generation circuit of semiconductor integrated device
KR970013776A (en) * 1995-08-23 1997-03-29 김광호 Reference voltage generator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7990129B2 (en) 2008-07-01 2011-08-02 Samsung Electronics Co., Ltd. Reference voltage generating circuit
US8014225B2 (en) 2008-12-30 2011-09-06 Hynix Semiconductor Inc. Circuit for voltage pump and a semiconductor memory apparatus using the same

Similar Documents

Publication Publication Date Title
US7397298B2 (en) Semiconductor device having internal power supply voltage generation circuit
JP3285444B2 (en) Power supply for integrated circuits
US7042788B2 (en) Power supply circuit and semiconductor storage device with the power supply circuit
KR101097444B1 (en) Internal voltage generator and method of generating internal voltage
KR100586545B1 (en) Power Supply Circuit for Oscilator of Semi-conductor Memory Device and Voltage Pumping Device by that
KR20130012795A (en) Semiconductor integrated circuit
KR100813550B1 (en) Circuit for generating reference voltage of semiconductor memory apparatus
KR100889312B1 (en) Circuit and method for detecting threshold voltage of semiconductor device, internal voltage generating circuit using the same
US20130300389A1 (en) Regulator circuit
KR20090096871A (en) High voltage generator and high voltage generating method of semiconductor device
US9335777B2 (en) Voltage generation circuits and semiconductor devices including the same
US20020181310A1 (en) Semiconductor memory device internal voltage generator and internal voltage generating method
KR100592772B1 (en) High voltage generating circuit
US20150095668A1 (en) Internal voltage generation circuits
KR100634441B1 (en) High voltage generating circuit
KR20130015942A (en) Semiconductor memory device
KR100776762B1 (en) Semiconductor memory apparatus
US7990129B2 (en) Reference voltage generating circuit
KR100922885B1 (en) Internal voltage generation circuit
KR20010059291A (en) Internal voltage generator
KR20090046545A (en) High voltage generator
KR101026380B1 (en) Voltage Level Detecting Circuit
KR100877623B1 (en) High voltage generation circuit and method for reducing peak current and power noise
KR20100013873A (en) High voltage control circuit of semicondector memory device
KR100757920B1 (en) Circuit for Generating Reference Voltage in Semiconductor Memory Apparatus and Control Method for the Same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee