Claims (7)
회로에 온도가 변화할 경우 온도가 변화한 만큼의 전압을 발생시키는 온도 보상 회로와, 상기 온도 보상 회로의 상기 온도 보상 전압과 오프 셋 전압을 제거하여 균일한 기준 전압을 발생시키고 출력하는 연산 증폭 회로를 포함하여 이루어지는 것을 특징으로 하는 기준 전압 발생 회로.A temperature compensation circuit for generating a voltage as much as the temperature changes when the temperature changes in the circuit, and an operational amplifier circuit for generating and outputting a uniform reference voltage by removing the temperature compensation voltage and the offset voltage of the temperature compensation circuit. A reference voltage generator circuit comprising a.
제1항에 있어서, 상기 온도 회로는, 전원은 콜렉터에 연결되고 베이스는 출력단에 연결되어 부저항 특성을 갖으며 온도 변화시 온도 변화에 비례하여 전압을 변화시키는 트랜지스터(Q21)와, 상기 트랜지스터(Q21)의 에미터와 일측단이 연결되는 저항(R22)과, 상기 저항(R22)의 타측단과 접지 사이에 연결되어 상기 트랜지스터(Q21)의 온도 변화에 비례하여 변화하는 전압을 보상하는 작용을 하는 저항(R23)을 포함하여 이루어지는 것을 특징으로 하는 기준 전압 발생 회로.The transistor of claim 1, wherein the temperature circuit comprises: a transistor (Q21) for supplying a power supply to a collector and a base connected to an output terminal, having a negative resistance, and changing a voltage in proportion to a temperature change when the temperature changes; A resistor R22 connected to the emitter of the Q21 and one end thereof, and connected between the other end of the resistor R22 and the ground to compensate for a voltage changing in proportion to the temperature change of the transistor Q21. A reference voltage generator circuit comprising a resistor (R23).
제1항에 있어서, 상기 연산 증폭 회로는, 상기 온도 보상 회로의 전압을 입력 받아, 오프 셋 전압을 제거하고 일정하고 안정한 전압을 발생시키는 차동 증폭 회로와, 상기 차동 증폭회로의 출력을 입력받아 소전력용 전원으로 만들어 외부로 출력하는 출력 회로를 포함하여 이루어지는 것을 특징으로 하는 기준 전압 발생 회로.The differential amplifier circuit of claim 1, wherein the operational amplifier circuit receives a voltage of the temperature compensation circuit, removes an offset voltage, and generates a constant and stable voltage, and receives an output of the differential amplifier circuit. A reference voltage generator circuit comprising an output circuit made of a power supply for output to the outside.
제3항에 있어서, 상기 차동 증폭 회로는, 전원과 소스가 연결되고, 게이트와 드레인은 공통 연결되는 P형 모스 트랜지스터(Q31)와, 전원과 소스가 연결되고, P 형 모스 트랜지스터의 게이트와 게이트가 연결되는 P형 모스 트랜지스터(Q33)와, 상기 P형 모스 트랜지스터(Q31)의 드레인과 콜렉터가 연결되고, 저항 (R22)의 타측단과 베이스가 연결되는 트랜지스터(Q32)와, 상기 P형 모스 트랜지스터(Q31)의 드레인과 콜렉터가 연결되고, 베이스는 접지가 되는 트랜지스터(Q34)를 포함하여 이루어지는 것을 특징으로 하는 기준 전압 발생 회로.4. The differential amplifier circuit of claim 3, wherein the differential amplification circuit includes a P-type MOS transistor Q31 having a power source and a source connected thereto, and a gate and a drain connected to each other, a power source and a source connected thereto, and gates and gates of the P-type MOS transistor. A P-type MOS transistor Q33 connected to the transistor, a drain and a collector of the P-type MOS transistor Q31 connected, a transistor Q32 connected to the other end of the resistor R22, and a base, and the P-type MOS transistor A reference voltage generator circuit comprising a transistor (Q34) connected to a drain and a collector of (Q31) and the base being grounded.
제4항에 있어서, 상기 P형 모스 트랜지스터(Q31,Q32) 채널의 폭과 길이의 비율을 조절하고, 트랜지스터(Q32, Q34)베이스와 에미터의 크기를 조절함으로써, 오프 셋 전압을 제거하는 것을 특징으로 하는 기준 전압 발생 회로.5. The method of claim 4, wherein adjusting the ratio of the width and length of the P-type MOS transistors (Q31, Q32) channels, and controlling the size of the transistors (Q32, Q34) base and emitter, eliminates the offset voltage. A reference voltage generator circuit.
제4항에 있어서, 상기 차동 증폭 회로는, 트랜지스터(Q32, Q34)의 공통 에미터단에 전류를 안정시키기 위하여 장치되는 종속 전류원(I36)을 더 포함하는 것을 특징으로 하는 기준 전압 발생 회로.5. The reference voltage generator circuit as claimed in claim 4, wherein the differential amplifier circuit further comprises a dependent current source (I36) arranged to stabilize the current at a common emitter stage of the transistors (Q32, Q34).
제3항에 있어서, 상기 출력 회로는, P형 트랜지스터(PMQ33)의 소스단과 소스단이 연결되고, P형 트랜지스터(PMQ33)의 드레인단과 게이트단이 연결되는 P형 모스 트랜지스터(PMQ35)와, 상기 P형 트랜지스터(PMQ35)의 드레인단과 입력단이 연결되고, 출력단은 접지되는 종속 전류원(I37)을 포함하여 이루어지는 것을 특징으로 하는 기준 전압 발생 회로.The PMOS transistor of claim 3, wherein the source circuit and the source terminal of the P-type transistor PMQ33 are connected, and the drain terminal and the gate terminal of the P-type transistor PMQ33 are connected. A reference voltage generator circuit comprising a dependent current source (I37) connected to a drain terminal and an input terminal of a P-type transistor (PMQ35), and the output terminal of which is grounded.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.