KR100592772B1 - High voltage generating circuit - Google Patents

High voltage generating circuit Download PDF

Info

Publication number
KR100592772B1
KR100592772B1 KR1020040014240A KR20040014240A KR100592772B1 KR 100592772 B1 KR100592772 B1 KR 100592772B1 KR 1020040014240 A KR1020040014240 A KR 1020040014240A KR 20040014240 A KR20040014240 A KR 20040014240A KR 100592772 B1 KR100592772 B1 KR 100592772B1
Authority
KR
South Korea
Prior art keywords
voltage
high voltage
output
charge pump
enable signal
Prior art date
Application number
KR1020040014240A
Other languages
Korean (ko)
Other versions
KR20050088778A (en
Inventor
우현택
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040014240A priority Critical patent/KR100592772B1/en
Publication of KR20050088778A publication Critical patent/KR20050088778A/en
Application granted granted Critical
Publication of KR100592772B1 publication Critical patent/KR100592772B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses

Abstract

본 발명은 고전압 발생회로에 관한 것으로서, 보다 상세하게는 반도체 메모리 장치의 프로그램/제거 동작 시 사용되는 차지 펌프의 고전압의 리플을 감소시켜 안정적인 프로그램/제거 동작을 수행하는 기술이다.The present invention relates to a high voltage generation circuit, and more particularly, to a technique for performing a stable program / removal operation by reducing the ripple of a high voltage of a charge pump used in a program / removal operation of a semiconductor memory device.

이를 위해, 본 발명은 기준전압을 발생하는 기준전압 발생부와, 고전압을 일정레벨로 분배하여 출력하는 전압 분배부와, 상기 기준전압과 상기 전압분배부의 출력을 비교하여 상기 비교 결과에 따라 오실레이터 인에이블신호를 출력하는 비교부와, 상기 오실레이터 인에이블신호에 의해 제어되어 클럭신호를 출력하는 오실레이터와, 상기 클럭신호에 의해 차지 동작하여 상기 전압 분배부로 상기 고전압을 출력하는 차지펌프와, 상기 차지펌프가 디스에이블되면 상기 오실레이터 인에이블신호에 의해 제어되어 상기 고전압을 일정레벨로 승압시켜 리플을 감소시키는 승압부를 포함하여 구성함을 특징으로 한다.To this end, the present invention compares the reference voltage generator for generating a reference voltage, the voltage divider for distributing high voltage at a predetermined level and outputting the output voltage, and the output of the reference voltage and the voltage divider. A comparator for outputting an enable signal, an oscillator controlled by the oscillator enable signal and outputting a clock signal, a charge pump for charging by the clock signal to output the high voltage to the voltage divider, and the charge pump When is disabled is characterized in that it comprises a booster which is controlled by the oscillator enable signal to boost the high voltage to a predetermined level to reduce the ripple.

Description

고전압 발생회로{High voltage generating circuit}High voltage generating circuit

도 1은 종래의 고전압 발생회로의 구성도.1 is a block diagram of a conventional high voltage generation circuit.

도 2는 종래의 고전압 발생회로의 출력전압 파형도.2 is an output voltage waveform diagram of a conventional high voltage generation circuit.

도 3은 본 발명의 실시예에 따른 고전압 발생회로의 구성도.3 is a block diagram of a high voltage generation circuit according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 고전압 발생회로의 출력전압 파형도.4 is an output voltage waveform diagram of a high voltage generation circuit according to an embodiment of the present invention.

본 발명은 고전압 발생회로에 관한 것으로서, 보다 상세하게는 반도체 메모리 장치의 프로그램/제거 동작 시 사용되는 차지 펌프의 고전압의 리플을 감소시켜 안정적인 프로그램/제거 동작을 수행하는 기술이다.The present invention relates to a high voltage generation circuit, and more particularly, to a technique for performing a stable program / removal operation by reducing the ripple of a high voltage of a charge pump used in a program / removal operation of a semiconductor memory device.

최근 외부 전원 전압이 낮아지고 고속 동작이 요구되면서, 반도체 메모리 소자의 워드라인 전압을 승압시켜 낮은 전원 전압 마진을 확보하고 메모리 셀로부터의 데이터 센싱 속도를 개선하고 있다. Recently, as the external power supply voltage is lowered and high speed operation is required, the word line voltage of the semiconductor memory device is boosted to secure a low power supply voltage margin and improve the data sensing speed from the memory cell.

예를 들면, 메모리 셀이 하나의 트랜지스터와 하나의 커패시터로 구성되는 DRAM의 경우 셀 트랜지스터는 피모스 트랜지스터에 비해 적은 면적을 차지하는 엔모스 트랜지스터로 구성된다. 그런데, 엔모스 트랜지스터는 데이터 '0' 은 잘 전달 하지만, 데이터 '1'의 경우에는 문턱 전압 강하를 보고 전달한다. 따라서 문턱 전압 만큼의 손실없이 완전한 외부 전원 전압을 셀에 읽기(read)/쓰기(write)하기 위해서는 외부 전원 전압보다 셀 트랜지스터의 문턱 전압만큼 더 큰 전압인 고전압을 사용한다. For example, in a DRAM in which a memory cell is composed of one transistor and one capacitor, the cell transistor is composed of an NMOS transistor that occupies a smaller area than a PMOS transistor. By the way, the NMOS transistor transfers the data '0' well, but in the case of the data '1', it passes the threshold voltage drop. Therefore, in order to read / write a complete external power supply voltage to the cell without losing the threshold voltage, a high voltage that is larger than the external power supply voltage by the threshold voltage of the cell transistor is used.

고전압은 외부 전원 전압보다 높은 값을 유지해야 하기 때문에 메모리 소자 내부에서 외부 전원 전압을 승압시켜 사용한다. 대부분의 반도체 메모리 장치에서는 차지 펌핑(Charge Pumping) 방식을 이용하여 고전압을 발생시켜 사용한다. Since the high voltage must be maintained higher than the external power supply voltage, the external power supply voltage is boosted inside the memory device. Most semiconductor memory devices generate and use a high voltage by using charge pumping.

도 1은 종래의 고전압 발생회로의 구성도이다.1 is a configuration diagram of a conventional high voltage generation circuit.

종래의 고전압 발생회로는 기준전압 발생부(11), 전압 분배부(12), 비교부(13), 오실레이터(14), 및 차지펌프(15)로 구성된다.The conventional high voltage generator circuit includes a reference voltage generator 11, a voltage divider 12, a comparator 13, an oscillator 14, and a charge pump 15.

기준전압 발생부(11)는 기준전압 VREF을 발생시키고, 전압 분배부(12)는 차지펌프(105)의 출력전압을 분배하여 출력한다. 비교부(13)는 기준전압 VREF과 전압분배부(102)의 출력전압을 비교하여 오실레이터 인에이블신호 OSCEN를 출력한다.The reference voltage generator 11 generates the reference voltage VREF, and the voltage divider 12 divides and outputs the output voltage of the charge pump 105. The comparator 13 compares the reference voltage VREF with the output voltage of the voltage divider 102 to output the oscillator enable signal OSCEN.

오실레이터(14)는 오실레이터 인에이블신호 OSCEN에 따라 클럭신호 CLK, /CLK를 발생시킨다. 차지펌프(15)는 클럭신호 CLK, /CLK에 따라 펌핑동작을 수행하여 고전압 VPP 출력한다.The oscillator 14 generates clock signals CLK and / CLK in accordance with the oscillator enable signal OSCEN. The charge pump 15 performs a pumping operation according to the clock signals CLK and / CLK to output a high voltage VPP.

이러한 구성을 갖는 고전압 발생회로를 통해 출력되는 고전압 VPP은 도 2와 같이, 차지 펌프(15)의 동작을 제어하는 클럭신호 CLK,/CLK의 지연 또는 출력단의 누설전류에 의한 전압 강하로 인해 큰 리플(ripple)(도 2에서 1.36V 크기를 가짐)을 가지게 된다. 이러한 리플은 플래쉬 메모리 셀의 안정적인 프로그램/제거 동작 을 저하시키고 셀의 정션 브레이크 다운 전압(junction break down) 에 많은 악영향을 끼치는 문제점이 있다.The high voltage VPP output through the high voltage generation circuit having such a configuration has a large ripple due to a delay of the clock signal CLK, / CLK controlling the operation of the charge pump 15, or a voltage drop due to leakage current at the output terminal as shown in FIG. (ripple) (having a size of 1.36V in FIG. 2). This ripple degrades the stable program / removal operation of the flash memory cell and has a lot of adverse effects on the junction breakdown voltage of the cell.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 차지 펌프의 오프시에 누설전류에 의해 출력전압이 강하되더라도 출력단에 승압부를 구비하여 출력단의 최종 출력전압을 승압시켜 출력전압에 발생하는 리플을 감소 시키는데 있다.An object of the present invention for solving the above problems, even if the output voltage is lowered by the leakage current when the charge pump is off, the output stage is provided with a booster to boost the final output voltage of the output stage to generate the ripple generated in the output voltage To reduce.

상기 과제를 달성하기 위한 본 발명은 기준전압을 발생하는 기준전압 발생부와, 고전압을 일정레벨로 분배하여 출력하는 전압 분배부와, 상기 기준전압과 상기 전압분배부의 출력을 비교하여 상기 비교 결과에 따라 오실레이터 인에이블신호를 출력하는 비교부와, 상기 오실레이터 인에이블신호에 의해 제어되어 클럭신호를 출력하는 오실레이터와, 상기 클럭신호에 의해 차지 동작하여 상기 전압 분배부로 상기 고전압을 출력하는 차지펌프와, 상기 차지펌프가 디스에이블되면 상기 오실레이터 인에이블신호에 의해 제어되어 상기 고전압을 일정레벨로 승압시켜 리플을 감소시키는 승압부를 포함하여 구성함을 특징으로 한다.According to an aspect of the present invention, a reference voltage generator for generating a reference voltage, a voltage divider for distributing a high voltage at a predetermined level, and outputting the output voltage, and comparing the outputs of the reference voltage and the voltage divider to the comparison result. A comparator for outputting an oscillator enable signal, an oscillator controlled by the oscillator enable signal, and outputting a clock signal, a charge pump for charging by the clock signal and outputting the high voltage to the voltage divider; When the charge pump is disabled, it is controlled by the oscillator enable signal, characterized in that it comprises a booster for reducing the ripple by boosting the high voltage to a predetermined level.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 고전압 발생회로의 구성도이다.3 is a configuration diagram of a high voltage generation circuit according to an embodiment of the present invention.

고전압 발생회로는 기준전압 발생부(101), 전압분배부(102), 비교부(103), 오실레이터(104), 차지펌프(105), 승압부(106), 및 인버터 INV로 구성된다.The high voltage generator circuit includes a reference voltage generator 101, a voltage divider 102, a comparator 103, an oscillator 104, a charge pump 105, a booster 106, and an inverter INV.

기준전압 발생부(101)는 기준전압 VREF을 발생시키고, 전압분배부(102)는 차지펌프(105)로부터 출력된 고전압 VPP을 분배하여 출력한다. The reference voltage generator 101 generates a reference voltage VREF, and the voltage divider 102 distributes and outputs the high voltage VPP output from the charge pump 105.

비교부(103)는 기준전압 VREF과 전압분배부(102)의 출력을 비교하고, 그 비교 결과에 따라 오실레이터 인에이블신호 OSCEN를 출력한다. 오실레이터(104)는 오실레이터 인에이블신호 OSCEN에 따라 클럭신호 CLK, /CLK를 출력한다. 차지펌프(105)는 클럭신호 CLK, /CLK에 따라 차지펌프 동작을 수행하여 고전압 VPP을 출력한다.The comparator 103 compares the reference voltage VREF with the output of the voltage divider 102 and outputs an oscillator enable signal OSCEN according to the comparison result. The oscillator 104 outputs clock signals CLK and / CLK in accordance with the oscillator enable signal OSCEN. The charge pump 105 performs a charge pump operation according to the clock signals CLK and / CLK to output a high voltage VPP.

승압부(106)는 출력전압이 전압 강하되어 차지펌프(105)로 역류하는 것을 방지하는 다이오드(107), 오실레이터 인에이블신호 OSCEN를 반전시키는 인버터 INV의 출력에 의해 제어되고 소스에 전원전압 VDD이 인가되는 엔모스 트랜지스터 NM, 및 엔모스 트랜지스터 NM의 드레인에 일측이 연결되고 다이오드(107)의 출력단에 타측이 연결되는 캐패시터 C로 구성된다.The booster 106 is controlled by the output of the diode 107 which prevents the output voltage from dropping back to the charge pump 105 and the output of the inverter INV which inverts the oscillator enable signal OSCEN, and the source voltage VDD is applied to the source. An NMOS transistor NM to be applied and a capacitor C having one side connected to the drain of the NMOS transistor NM and the other side connected to the output terminal of the diode 107.

상기와 같은 구성을 갖는 승압부(106)는 차지펌프(105)의 디스에이블 시 발생하는 누설전류에 의해 출력전압 VPP이 전압 강하되면 엔모스 트랜지스터 NM를 턴온시켜 전원전압 VDD을 인가하여 출력전압 VPP을 일정레벨로 보상시켜준다. When the output voltage VPP drops due to the leakage current generated when the charge pump 105 is disabled, the booster 106 having the above configuration turns on the NMOS transistor NM to apply the power supply voltage VDD to output the voltage VPP. Rewards to a certain level.

이하, 고전압 발생회로의 동작을 설명하기로 한다.Hereinafter, the operation of the high voltage generation circuit will be described.

전압분배부(102)의 출력전압이 기준전압 VREF보다 낮으면 오실레이터 인에이블신호 OSCEN를 인에이블시켜 오실레이터(104)를 구동시킨다. 그에따라 차지펌프(105)가 구동되어 차지 펌핑하여 고전압을 출력한다. 이때, 하이레벨의 오실레이터 인에이블신호 OSCEN를 반전시킨 인버터 INV의 출력에 의해 엔모스 트랜지스터 NM는 턴오프되므로, 차지펌프(105)의 출력이 고전압 VPP로 출력된다.When the output voltage of the voltage divider 102 is lower than the reference voltage VREF, the oscillator enable signal OSCEN is enabled to drive the oscillator 104. Accordingly, the charge pump 105 is driven to charge pump to output a high voltage. At this time, since the NMOS transistor NM is turned off by the output of the inverter INV inverting the high level oscillator enable signal OSCEN, the output of the charge pump 105 is output at the high voltage VPP.

한편, 전압분배부(102)의 출력전압이 기준전압 VREF보다 크면 오실레이터 인에이블신호 OSCEN를 디스에이블시켜 오실레이터(104)를 오프시켜 차지펌프(105)를 구동시키지 않는다. 이처럼, 차지펌프(105)가 턴오프되면 누설전류가 발생하여 차지펌프(105)의 출력전압이 떨어지게 되는데, 이때, 로우레벨의 오실레이터 인에이블신호 OSCEN를 반전시킨 인버터 INV의 출력에 의해 엔모스 트랜지스터 NM가 턴온되어 전원전압 VDD을 출력단에 인가함으로써, 전압강하된 차지펌프(105)의 출력을 보상하여 일정레벨로 유지시켜 고전압 VPP을 출력한다.여기서, 승압부(106)는 리플의 최대치를 넘지 않는 범위내에서 펌핑레벨을 결정하는 것이 바람직하다. On the other hand, when the output voltage of the voltage divider 102 is greater than the reference voltage VREF, the oscillator enable signal OSCEN is disabled to turn off the oscillator 104 so as not to drive the charge pump 105. As such, when the charge pump 105 is turned off, a leakage current is generated to decrease the output voltage of the charge pump 105. At this time, the NMOS transistor is generated by the output of the inverter INV inverting the low level oscillator enable signal OSCEN. The NM is turned on to apply the power supply voltage VDD to the output stage, thereby compensating the output of the voltage-dropped charge pump 105 to maintain a constant level and outputting the high voltage VPP. Here, the booster 106 does not exceed the maximum value of the ripple. It is desirable to determine the pumping level within a range that does not.

도 4는 본 발명의 실시예에 따른 고전압 발생회로의 출력전압 파형도이다.4 is an output voltage waveform diagram of a high voltage generation circuit according to an embodiment of the present invention.

종래의 도 2의 파형도에서 고전압의 리플의 크기가 1.36V 인 것에 비해, 본 발명에 따라 출력되는 고전압의 리플은 0.54V로 더 작아짐을 알 수 있다.In the conventional waveform diagram of FIG. 2, the ripple of the high voltage output according to the present invention is smaller than that of the ripple of the high voltage is 1.36V.

이는 차지펌프(105)가 디스에이블 되어 고전압 VPP의 전압강하가 발생할 때, 승압부(106)에 의해 전원전압 VDD을 이용하여 전압강하된 전압을 어느정도 보상해줌으로써, 전압강하 폭이 작아지기 때문이다. This is because when the charge pump 105 is disabled and the voltage drop of the high voltage VPP occurs, the voltage drop width is reduced by compensating the voltage dropped by the booster 106 to the voltage drop using the power supply voltage VDD to some extent. .

이상에서 살펴본 바와 같이, 본 발명은 출력단에 승압부를 구비하여, 차지 펌프의 오프시에 누설전류에 의해 출력전압이 강하되더라도 출력단의 최종 출력되 는 고전압을 일정레벨로 유지시켜 출력함으로써, 고전압의 리플을 감소시키고, 더 나아가 리플이 적은 고전압을 공급함으로써 안정적인 프로그램/제거 동작을 수행하고 정션 브레이크 다운(junction break down)을 방지할 수 있다.As described above, the present invention includes a booster in the output stage, and maintains and outputs the final high voltage outputted at the output stage at a constant level even when the output voltage drops due to a leakage current when the charge pump is turned off. In addition, by supplying a high voltage with low ripple, it is possible to perform a stable program / removal operation and to prevent junction break down.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, replacements and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (3)

기준전압을 발생하는 기준전압 발생부;A reference voltage generator for generating a reference voltage; 고전압을 일정레벨로 분배하여 출력하는 전압 분배부;A voltage divider for dividing and outputting a high voltage at a predetermined level; 상기 기준전압과 상기 전압분배부의 출력을 비교하여 상기 비교 결과에 따라 오실레이터 인에이블신호를 출력하는 비교부;A comparator for comparing an output of the reference voltage and the voltage divider to output an oscillator enable signal according to the comparison result; 상기 오실레이터 인에이블신호에 의해 제어되어 클럭신호를 출력하는 오실레이터;An oscillator controlled by the oscillator enable signal and outputting a clock signal; 상기 클럭신호에 의해 차지 동작하여 상기 전압 분배부로 상기 고전압을 출력하는 차지펌프; 및A charge pump configured to charge by the clock signal and output the high voltage to the voltage divider; And 상기 차지펌프가 디스에이블되면 상기 오실레이터 인에이블신호에 의해 제어되어 상기 고전압을 일정레벨로 승압시켜 출력전압의 리플을 감소시키는 승압부;A booster configured to be controlled by the oscillator enable signal when the charge pump is disabled to boost the high voltage to a predetermined level to reduce ripple of an output voltage; 를 포함하여 구성하는 것을 특징으로 하는 고전압 발생회로.High voltage generating circuit comprising a. 제 1항에 있어서, 상기 승압부는,The method of claim 1, wherein the boosting unit, 상기 승압부의 전압이 역류되는 것을 방지하는 다이오드;A diode which prevents the voltage of the booster from being reversed; 상기 오실레이터 인에이블신호에 의해 제어되어 전원전압을 출력단에 인가하는 엔모스 트랜지스터; 및An NMOS transistor controlled by the oscillator enable signal to apply a power supply voltage to an output terminal; And 상기 엔모스 트랜지스터의 구동여부에 따라 상기 전원전압을 충방전하는 캐패시터; A capacitor for charging and discharging the power supply voltage according to whether the NMOS transistor is driven; 를 포함하는 것을 특징으로 하는 고전압 발생회로.High voltage generating circuit comprising a. 제 2항에 있어서, 상기 엔모스 트랜지스터는The method of claim 2, wherein the NMOS transistor is 상기 고전압이 상기 기준전압보다 낮으면 턴 온되고, 상기 고전압이 상기 기준전압보다 높으면 턴 오프되어 상기 전원전압을 출력단에 인가하는 것을 특징으로 하는 고전압 발생회로.And the high voltage is turned on when the high voltage is lower than the reference voltage, and is turned off when the high voltage is higher than the reference voltage to apply the power supply voltage to an output terminal.
KR1020040014240A 2004-03-03 2004-03-03 High voltage generating circuit KR100592772B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040014240A KR100592772B1 (en) 2004-03-03 2004-03-03 High voltage generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040014240A KR100592772B1 (en) 2004-03-03 2004-03-03 High voltage generating circuit

Publications (2)

Publication Number Publication Date
KR20050088778A KR20050088778A (en) 2005-09-07
KR100592772B1 true KR100592772B1 (en) 2006-06-26

Family

ID=37271410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040014240A KR100592772B1 (en) 2004-03-03 2004-03-03 High voltage generating circuit

Country Status (1)

Country Link
KR (1) KR100592772B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865327B1 (en) * 2006-12-28 2008-10-27 삼성전자주식회사 High voltage generation circuit and method for reducing overshoot of output voltage
KR20090105684A (en) 2008-04-03 2009-10-07 삼성전자주식회사 Flash memory device and voltage generating circuit for the same
KR101006797B1 (en) * 2008-12-24 2011-01-10 한양대학교 산학협력단 Voltage Generating Circuit For Multi-Level Cell Memory
KR20140138473A (en) * 2013-05-24 2014-12-04 주식회사 룩센테크놀러지 Variable voltage output charge pump and mems microphone device using the same

Also Published As

Publication number Publication date
KR20050088778A (en) 2005-09-07

Similar Documents

Publication Publication Date Title
US7772914B2 (en) Clock control circuit and voltage pumping device using the same
KR950002015B1 (en) Static source voltage generating circuit operated by an oscillator
US7733162B2 (en) Plumping voltage generating circuit
KR20030094676A (en) High voltage generation circuit for sabilizing high voltage and the method of controlling the high voltage
KR100763331B1 (en) Semiconductor memory device
JP4090537B2 (en) Internal boosted voltage generator for semiconductor memory device
KR100586545B1 (en) Power Supply Circuit for Oscilator of Semi-conductor Memory Device and Voltage Pumping Device by that
US7768340B2 (en) Voltage pumping device
KR20070095677A (en) Vpp generating circuit for generating vpp in stable level under wide range vcc and semiconductor memory device having the same
KR20020040068A (en) Voltage boosting circuit for use in an integrated circuit device
US7564732B2 (en) Internal voltage generation circuit for semiconductor device
KR100592772B1 (en) High voltage generating circuit
US20060039219A1 (en) Replenishment for internal voltage
KR102105443B1 (en) Semiconductor device
US7276959B2 (en) Pumping circuit of semiconductor device
KR20100088920A (en) Internal voltage generating circuit of semiconductor device
KR100350768B1 (en) Internal voltage generator
KR200252133Y1 (en) Vpp GENERATOR FOR COMPENSATING INITIAL VOLTAGE
KR100634441B1 (en) High voltage generating circuit
US20080116957A1 (en) Circuit for initializing voltage pump and voltage pumping device using the same
KR100186307B1 (en) Internal power supply compensating circuit
KR20100064157A (en) Internal voltage generator
KR100720221B1 (en) Voltage generator
KR100845798B1 (en) Voltage generating circuit and semiconductor memory apparatus using the same
KR100751649B1 (en) A circuit for generating an internal voltage in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190516

Year of fee payment: 14