KR100634441B1 - High voltage generating circuit - Google Patents

High voltage generating circuit Download PDF

Info

Publication number
KR100634441B1
KR100634441B1 KR1020050017261A KR20050017261A KR100634441B1 KR 100634441 B1 KR100634441 B1 KR 100634441B1 KR 1020050017261 A KR1020050017261 A KR 1020050017261A KR 20050017261 A KR20050017261 A KR 20050017261A KR 100634441 B1 KR100634441 B1 KR 100634441B1
Authority
KR
South Korea
Prior art keywords
voltage
clock signal
frequency clock
output
boosted
Prior art date
Application number
KR1020050017261A
Other languages
Korean (ko)
Other versions
KR20060096605A (en
Inventor
우현택
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050017261A priority Critical patent/KR100634441B1/en
Publication of KR20060096605A publication Critical patent/KR20060096605A/en
Application granted granted Critical
Publication of KR100634441B1 publication Critical patent/KR100634441B1/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F9/00—Methods or devices for treatment of the eyes; Devices for putting-in contact lenses; Devices to correct squinting; Apparatus to guide the blind; Protective devices for the eyes, carried on the body or in the hand
    • A61F9/04—Eye-masks ; Devices to be worn on the face, not intended for looking through; Eye-pads for sunbathing
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F13/00—Bandages or dressings; Absorbent pads
    • A61F13/12—Bandages or dressings; Absorbent pads specially adapted for the head or neck
    • A61F13/122—Bandages or dressings; Absorbent pads specially adapted for the head or neck specially adapted for the face
    • A61F13/124—Bandages or dressings; Absorbent pads specially adapted for the head or neck specially adapted for the face specially adapted for the eyes
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61L—METHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L2/00—Methods or apparatus for disinfecting or sterilising materials or objects other than foodstuffs or contact lenses; Accessories therefor
    • A61L2/0005—Methods or apparatus for disinfecting or sterilising materials or objects other than foodstuffs or contact lenses; Accessories therefor for pharmaceuticals, biologicals or living parts
    • A61L2/0011—Methods or apparatus for disinfecting or sterilising materials or objects other than foodstuffs or contact lenses; Accessories therefor for pharmaceuticals, biologicals or living parts using physical methods
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F13/00—Bandages or dressings; Absorbent pads
    • A61F2013/00361—Plasters
    • A61F2013/00365—Plasters use
    • A61F2013/00497—Plasters use eye patch
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F2210/00—Particular material properties of prostheses classified in groups A61F2/00 - A61F2/26 or A61F2/82 or A61F9/00 or A61F11/00 or subgroups thereof
    • A61F2210/0095—Particular material properties of prostheses classified in groups A61F2/00 - A61F2/26 or A61F2/82 or A61F9/00 or A61F11/00 or subgroups thereof radioactive
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00—Radiation therapy
    • A61N5/06—Radiation therapy using light
    • A61N2005/0658—Radiation therapy using light characterised by the wavelength of light used
    • A61N2005/0659—Radiation therapy using light characterised by the wavelength of light used infrared
    • A61N2005/066—Radiation therapy using light characterised by the wavelength of light used infrared far infrared

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Veterinary Medicine (AREA)
  • Engineering & Computer Science (AREA)
  • Public Health (AREA)
  • Vascular Medicine (AREA)
  • Ophthalmology & Optometry (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Otolaryngology (AREA)
  • Chemical & Material Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Molecular Biology (AREA)
  • Epidemiology (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 고전압 발생회로에 관한 것으로서, 보다 상세하게는 고주파 및 저주파 클럭신호를 모두 사용하여 차지 펌프의 고전압의 리플을 감소시키고 전류구동성을 향상시켜 안정적인 프로그램/제거 동작을 수행하는 기술을 개시한다. 이를 위해, 본 발명의 고전압 발생회로는, 저주파 클럭신호 및 고주파 클럭신호를 출력하는 오실레이터와, 복수개의 승압전압 레벨을 감지하여 그 결과를 출력하는 승압전압 감지부와, 상기 승압전압 감지부의 출력신호에 따라 상기 저주파 클럭신호 및 고주파 클럭신호를 전달하는 제어부와, 상기 제어부의 출력신호에 따라 각각 전압을 승압시켜 복수개의 승압전압을 출력하는 차지펌프와, 상기 복수개의 승압전압 중 하나의 승압전압이 하강하면 다른 하나의 승압전압을 이용하여 보상하는 출력전압 보상부를 포함하여 구성함을 특징으로 한다.The present invention relates to a high voltage generation circuit, and more particularly, to disclose a technique of performing a stable program / removal operation by reducing ripple of a high voltage of a charge pump and improving current driveability by using both a high frequency and a low frequency clock signal. . To this end, the high voltage generation circuit of the present invention includes an oscillator for outputting a low frequency clock signal and a high frequency clock signal, a boosted voltage detector for detecting a plurality of boosted voltage levels and outputting a result thereof, and an output signal of the boosted voltage detector. A control unit for transmitting the low frequency clock signal and the high frequency clock signal, a charge pump for boosting the voltage according to the output signal of the control unit, and outputting a plurality of boosting voltages; When falling, it characterized in that it comprises an output voltage compensation unit for compensating using the other boosted voltage.

Description

고전압 발생회로{High voltage generating circuit}High voltage generating circuit

도 1은 본 발명의 실시예에 따른 고전압 발생회로의 구성도.1 is a block diagram of a high voltage generation circuit according to an embodiment of the present invention.

도 2는 도 1의 고전압 발생회로의 리플전압 파형도.FIG. 2 is a ripple voltage waveform diagram of the high voltage generation circuit of FIG. 1. FIG.

본 발명은 고전압 발생회로에 관한 것으로서, 보다 상세하게는 고주파 및 저주파 클럭신호를 모두 사용하여 차지 펌프의 고전압의 리플을 감소시키고 전류구동성을 향상시켜 안정적인 프로그램/제거 동작을 수행하는 기술이다.The present invention relates to a high voltage generation circuit, and more particularly, a technique for performing a stable program / removal operation by using both high frequency and low frequency clock signals to reduce ripple of a high voltage of a charge pump and to improve current driveability.

최근 외부 전원 전압이 낮아지고 고속 동작이 요구되면서, 반도체 메모리 소자의 워드라인 전압을 승압시켜 낮은 전원 전압 마진을 확보하고 메모리 셀로부터의 데이터 센싱 속도를 개선하고 있다. Recently, as the external power supply voltage is lowered and high speed operation is required, the word line voltage of the semiconductor memory device is boosted to secure a low power supply voltage margin and improve the data sensing speed from the memory cell.

예를 들면, 메모리 셀이 하나의 트랜지스터와 하나의 커패시터로 구성되는 DRAM의 경우 셀 트랜지스터는 피모스 트랜지스터에 비해 작은 면적을 차지하는 엔모스 트랜지스터로 구성된다. 그런데, 엔모스 트랜지스터는 데이터 '0' 은 잘 전달하지만, 데이터 '1'의 경우에는 문턱 전압 강하를 보고 전달한다. 따라서 문턱 전압 만큼의 손실없이 완전한 외부 전원 전압을 셀에 읽기(read)/쓰기(write)하기 위 해서는 외부 전원 전압보다 셀 트랜지스터의 문턱 전압만큼 더 큰 전압인 고전압을 사용한다. For example, in a DRAM in which a memory cell consists of one transistor and one capacitor, the cell transistor is composed of an NMOS transistor that occupies a smaller area than a PMOS transistor. However, the NMOS transistor transmits data '0' well, but in the case of data '1', the NMOS transistor sees and transmits the threshold voltage drop. Therefore, to read / write a complete external power supply voltage to a cell without losing the threshold voltage, a high voltage that is larger than the external power supply voltage by the threshold voltage of the cell transistor is used.

고전압은 외부 전원 전압보다 높은 값을 유지해야 하기 때문에 메모리 소자 내부에서 외부 전원 전압을 승압시켜 사용한다. 대부분의 반도체 메모리 장치에서는 차지 펌핑(Charge Pumping) 방식을 이용하여 고전압을 발생시켜 사용한다. Since the high voltage must be maintained higher than the external power supply voltage, the external power supply voltage is boosted inside the memory device. Most semiconductor memory devices generate and use a high voltage by using charge pumping.

이러한 차지 펌핑을 위해, 종래의 고전압 발생회로는 펄스 스킵 레귤레이션(pulse skip regulation) 방식과 리니어 레귤레이션(linear regulation) 방식을 주로 사용한다.For such charge pumping, the conventional high voltage generation circuit mainly uses a pulse skip regulation method and a linear regulation method.

펄스 스킵 레귤레이션 방식은 차지 펌프의 출력전압을 기준전압과 비교하여 출력전압이 목표 전압에 도달하면 차지펌프의 클럭을 중지시켜 승압을 중단시키고 출력전압이 목표전압 이하로 하강하면 클럭을 동작시켜 승압을 계속 하도록 한다. 그러나, 펄스 스킵 레귤레이션 방식은 출력전압에 높은 리플이 발생하는 문제점이 있다.The pulse skip regulation method compares the output voltage of the charge pump with the reference voltage, and stops the charge pump by stopping the clock of the charge pump when the output voltage reaches the target voltage and operates the clock when the output voltage falls below the target voltage. Let's continue. However, the pulse skip regulation method has a problem that high ripple occurs in the output voltage.

한편, 리니어 레귤레이션 방식은 차지 펌프의 출력전압과 기준전압을 비교하여 출력전압이 목표전압에 도달하면, 누설전류 경로를 형성하여 출력전압이 일정레벨을 유지하도록 한다. 그러나, 리니어 레귤레이션 방식은 출력전압의 리플은 작으나 차지 펌프가 항상 동작해야 하므로 전류소모가 큰 문제점이 있다.On the other hand, the linear regulation method compares the output voltage and the reference voltage of the charge pump and when the output voltage reaches the target voltage, forms a leakage current path to maintain the output voltage at a constant level. However, the linear regulation method has a large current consumption because the ripple of the output voltage is small but the charge pump must always operate.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 차지 펌프가 고주파 및 저주파의 클럭신호를 모두 이용하여 출력전압을 승압시켜 고주파의 클럭신호에 의한 출력전압을 승압전압으로서 사용하되, 전원전압의 변화에 따라 고주파의 클럭신호에 의한 출력전압이 낮아지면 저주파의 클럭신호에 의한 출력전압을 이용하여 보상함으로써, 출력전압의 리플을 감소시키는 동시에 출력전압을 안정적으로 발생시키는데 있다.An object of the present invention for solving the above problems, the charge pump boosts the output voltage by using both the high frequency and low frequency clock signal to use the output voltage of the high frequency clock signal as a boost voltage, When the output voltage of the high frequency clock signal decreases according to the change, the output voltage of the low frequency clock signal is compensated for, thereby reducing the ripple of the output voltage and stably generating the output voltage.

상기 과제를 달성하기 위한 본 발명의 고전압 발생회로는, 저주파 클럭신호 및 고주파 클럭신호를 출력하는 오실레이터와, 복수개의 승압전압 레벨을 감지하여 그 결과를 출력하는 승압전압 감지부와, 상기 승압전압 감지부의 출력신호에 따라 상기 저주파 클럭신호 및 고주파 클럭신호를 전달하는 제어부와, 상기 제어부의 출력신호에 따라 각각 전압을 승압시켜 복수개의 승압전압을 출력하는 차지펌프와, 상기 복수개의 승압전압 중 하나의 승압전압이 하강하면 다른 하나의 승압전압을 이용하여 보상하는 출력전압 보상부를 포함하여 구성함을 특징으로 한다.The high voltage generation circuit of the present invention for achieving the above object is an oscillator for outputting a low frequency clock signal and a high frequency clock signal, a boosted voltage detection unit for sensing a plurality of boosted voltage levels and outputs the result, and the boosted voltage detection A control unit for transmitting the low frequency clock signal and the high frequency clock signal according to a negative output signal, a charge pump for boosting the voltage according to the output signal of the control unit to output a plurality of boost voltages, and one of the plurality of boost voltages. When the boosted voltage is lowered, it is characterized by including an output voltage compensator for compensating using the other boosted voltage.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 고전압 발생회로의 구성도이다.1 is a block diagram of a high voltage generation circuit according to an embodiment of the present invention.

고전압 발생회로는 오실레이터(100), 승압전압 감지부(200), 제어부(300), 차지펌프(400), 및 출력전압 보상부(500)를 구비한다.The high voltage generation circuit includes an oscillator 100, a boosted voltage detector 200, a controller 300, a charge pump 400, and an output voltage compensator 500.

오실레이터(100)는 고주파 클럭신호 FCLK 및 저주파 클럭신호 SCLK를 출력한 다. The oscillator 100 outputs a high frequency clock signal FCLK and a low frequency clock signal SCLK.

승압전압 감지부(200)는 전압분배부(210, 220), 기준전압 발생부(230), 및 비교부(240, 250)를 구비한다. 전압분배부(210)는 차지펌프(400)의 출력전압 AOUT단과 접지전압 사이에 직렬로 연결되는 복수개의 저항 R1~ R4을 구비하고 출력전압 AOUT을 분배하여 노드 N1를 통해 출력한다. 전압분배부(220)는 차지펌프(400)의 출력전압 BOUT단과 접지전압 사이에 직렬로 연결되는 복수개의 저항 R5~ R8을 구비하고 출력전압 BOUT을 분배하여 노드 N2를 통해 출력한다.The boosted voltage detector 200 includes a voltage divider 210 and 220, a reference voltage generator 230, and a comparator 240 and 250. The voltage divider 210 includes a plurality of resistors R1 to R4 connected in series between the output voltage AOUT terminal of the charge pump 400 and the ground voltage and distributes the output voltage AOUT to output through the node N1. The voltage divider 220 includes a plurality of resistors R5 to R8 connected in series between the output voltage BOUT terminal of the charge pump 400 and the ground voltage and distributes the output voltage BOUT to output through the node N2.

기준전압발생부(230)는 기준전압 VREF1, VREF2을 발생한다. 비교부(240)는 기준전압 VREF2과 노드 N1을 통해 출력된 전압을 비교하여 그 결과를 출력하고, 비교부(250)는 기준전압 VREF1과 노드 N2를 통해 출력된 전압을 비교하여 그 결과를 출력한다.The reference voltage generator 230 generates the reference voltages VREF1 and VREF2. The comparator 240 compares the voltage output through the node N1 with the reference voltage VREF2 and outputs the result, and the comparator 250 compares the voltage output through the node N2 with the reference voltage VREF2 and outputs the result. do.

제어부(300)는 앤드게이트 AND1, AND2를 구비한다. 앤드게이트 AND1는 저주파 클럭신호 SCLK 및 비교부(240)의 출력신호를 앤드연산하고, 앤드게이트 AND2는 고주파 클럭신호 FCLK 및 비교부(250)의 출력신호를 앤드연산한다. 즉, 앤드게이트 AND1, AND2는 비교부(240, 250)의 출력신호에 따라 고주파 클럭신호 FCLK 및 저주파 클럭신호 SCLK를 차지펌프(400)로 전달한다.The control unit 300 includes an AND gate AND1 and AND2. The AND gate AND1 performs an AND operation on the low frequency clock signal SCLK and the output signal of the comparator 240, and the AND gate AND2 performs an AND operation on the high frequency clock signal FCLK and the output signal of the comparator 250. That is, the AND gates AND1 and AND2 transfer the high frequency clock signal FCLK and the low frequency clock signal SCLK to the charge pump 400 according to the output signals of the comparators 240 and 250.

차지펌프(400)는 앤드게이트 AND1, AND2의 출력신호에 따라 전압을 승압시켜 출력전압 AOUT, BOUT을 출력한다.The charge pump 400 boosts the voltage according to the output signals of the AND gates AND1 and AND2 to output the output voltages AOUT and BOUT.

출력전압 보상부(500)는 드레인과 게이트가 출력전압 AOUT단에 공통연결되고 소스는 출력전압 BOUT단에 연결되는 엔모스 트랜지스터 NM를 구비한다. 엔모스 트랜지스터 NM는 출력전압 AOUT, BOUT단 사이의 전압 △VPP가 문턱전압 Vt보다 작으면 턴오프되고, △VPP가 문턱전압 Vt보다 크면 턴온되어 출력전압 AOUT단의 전압을 출력전압 BOUT단에 인가한다. The output voltage compensator 500 includes an NMOS transistor NM having a drain and a gate commonly connected to an output voltage AOUT, and a source connected to an output voltage BOUT. The NMOS transistor NM is turned off when the voltage ΔVPP between the output voltages AOUT and BOUT is less than the threshold voltage Vt, and is turned on when ΔVPP is greater than the threshold voltage Vt to apply the voltage at the output voltage AOUT stage to the output voltage BOUT stage. do.

즉, 출력전압 보상부(500)는 전원전압이 하강하는 등의 환경의 문제로 인해 출력전압 BOUT의 레벨이 하강하는 경우 고주파 클럭신호에 의한 출력전압 AOUT의 전압을 출력전압 BOUT단에 인가함으로써 그 변화량을 보상해줌으로써 안정적인 고전압 VPP을 출력할 수 있다.That is, the output voltage compensator 500 applies the voltage of the output voltage AOUT by the high frequency clock signal to the output voltage BOUT terminal when the level of the output voltage BOUT decreases due to environmental problems such as the power supply voltage falling. By compensating for the variation, a stable high voltage VPP can be output.

이하, 도 1의 고전압 발생회로의 동작을 설명하기로 한다.Hereinafter, the operation of the high voltage generation circuit of FIG. 1 will be described.

먼저, 오실레이터(100)가 고주파 클럭신호 FCLK 및 저주파 클럭신호 SCLK를 출력한다. 승압전압 감지부(200)는 출력전압 AOUT, BOUT를 각각 전압분배하고 그 결과값을 기준전압 VREF2, VREF1과 각각 비교하여 출력한다. 제어부(300)는 승압전압 감지부(200)의 출력신호에 따라 고주파 클럭신호 FCLK와 저주파 클럭신호 SLCK를 차지펌프(400)에 전달한다.First, the oscillator 100 outputs the high frequency clock signal FCLK and the low frequency clock signal SCLK. The boosted voltage detector 200 divides the output voltages AOUT and BOUT, respectively, and compares the result values with the reference voltages VREF2 and VREF1, respectively, and outputs them. The controller 300 transmits the high frequency clock signal FCLK and the low frequency clock signal SLCK to the charge pump 400 according to the output signal of the boosted voltage detector 200.

그 후, 차지펌프(400)는 고주파 클럭신호 FCLK와 저주파 클럭신호 SLCK에 따라 각각 전압을 승압시켜 출력전압 AOUT, BOUT를 출력한다. 출력전압 보상부(500)의 엔모스 트랜지스터 NM는 출력전압 AOUT, BOUT의 차인 △VPP가 문턱전압보다 작으면 턴오프되고 △VPP가 문턱전압보다 크면 턴온된다.Thereafter, the charge pump 400 boosts the voltage according to the high frequency clock signal FCLK and the low frequency clock signal SLCK to output the output voltages AOUT and BOUT, respectively. The NMOS transistor NM of the output voltage compensator 500 is turned off when ΔVPP which is a difference between the output voltages AOUT and BOUT is smaller than the threshold voltage, and is turned on when ΔVPP is larger than the threshold voltage.

즉, 고전압 발생회로는 저주파 클럭신호 SCLK에 의한 출력전압 AOUT보다 리플이 작은 고주파 클럭신호 FCLK에 의한 출력전압 BOUT을 승압전압 VPP으로 사용하다가. 전원전압의 변화에 따라 출력전압 BOUT이 하강하는 경우 출력전압 AOUT를 출 력전압 BOUT단에 인가하여 보상함으로써 승압전압 VPP을 일정레벨로 유지시킨다. That is, the high voltage generation circuit uses the output voltage BOUT by the high frequency clock signal FCLK having a ripple smaller than the output voltage AOUT by the low frequency clock signal SCLK as the boost voltage VPP. When the output voltage BOUT falls in accordance with the change of the power supply voltage, the output voltage AOUT is applied to the output voltage BOUT stage to compensate and maintain the boosted voltage VPP at a constant level.

도 2는 도 1의 고전압 발생회로의 출력전압 파형도이다.FIG. 2 is an output voltage waveform diagram of the high voltage generation circuit of FIG. 1.

도 2에 도시한 바와 같이, 저주파 클럭신호에 의한 출력전압 AOUT의 리플전압은 리플이 크고, 고주파 클럭신호에 의한 출력전압 BOUT의 리플전압은 리플이 작다. 따라서, 고전압 발생회로는 리플이 작은 고주파 클럭신호에 의한 출력전압 BOUT을 승압전압 VPP으로 출력하되, 고주파 클럭신호의 리플전압의 레벨이 일시적으로 낮은 구간에서 저주파 클럭신호에 의한 출력전압 AOUT을 이용하여 이를 보상한다.As shown in Fig. 2, the ripple voltage of the output voltage AOUT due to the low frequency clock signal has a large ripple, and the ripple voltage of the output voltage BOUT due to the high frequency clock signal has a small ripple. Therefore, the high voltage generation circuit outputs the output voltage BOUT of the high frequency clock signal having a small ripple to the boosted voltage VPP, but uses the output voltage AOUT of the low frequency clock signal in a section where the level of the ripple voltage of the high frequency clock signal is temporarily low. Compensate for this.

이상에서 살펴본 바와 같이, 본 발명은 고주파수 클럭신호와 저주파수 클럭신호를 모두 이용하여 전압을 승압시킴으로써 고전압의 리플을 감소시키는 동시에 전류 소모를 감소시켜 안정적인 프로그램/제거 동작을 수행하고 정션 브레이크 다운(junction break down)을 방지할 수 있는 효과가 있다.As described above, the present invention boosts the voltage using both the high frequency clock signal and the low frequency clock signal to reduce the ripple of the high voltage and at the same time reduce the current consumption to perform stable program / removal operation and junction breakdown. It is effective to prevent down).

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, replacements and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (6)

저주파 클럭신호 및 고주파 클럭신호를 출력하는 오실레이터;An oscillator for outputting a low frequency clock signal and a high frequency clock signal; 복수개의 승압전압 레벨을 감지하여 그 결과를 출력하는 승압전압 감지부;A boosted voltage detector for detecting a plurality of boosted voltage levels and outputting a result thereof; 상기 승압전압 감지부의 출력신호에 따라 상기 저주파 클럭신호 및 고주파 클럭신호를 전달하는 제어부;A controller configured to transfer the low frequency clock signal and the high frequency clock signal according to the output signal of the boosted voltage detector; 상기 제어부의 출력신호에 따라 각각 전압을 승압시켜 복수개의 승압전압을 출력하는 차지펌프; 및A charge pump boosting a voltage according to an output signal of the controller to output a plurality of boosted voltages; And 상기 복수개의 승압전압 중 하나의 승압전압이 하강하면 다른 하나의 승압전압을 이용하여 보상하는 출력전압 보상부An output voltage compensator for compensating by using another boosted voltage when one of the boosted voltages falls 를 포함하여 구성하는 것을 특징으로 하는 고전압 발생회로.High voltage generating circuit comprising a. 제 1항에 있어서, 상기 승압전압 감지부는,The method of claim 1, wherein the boosted voltage detector, 기준전압을 발생하는 기준전압 발생부;A reference voltage generator for generating a reference voltage; 상기 복수개의 승압전압을 일정레벨로 분배하여 각각 출력하는 복수개의 전압 분배부; 및A plurality of voltage dividers for dividing the plurality of boosted voltages to a predetermined level and outputting the divided voltages; And 상기 기준전압과 상기 전압분배부의 출력을 각각 비교하여 그 결과에 따른 제어신호를 상기 제어부로 출력하는 복수개의 비교부;A plurality of comparison units for comparing the reference voltages with the outputs of the voltage divider and outputting control signals according to the results to the controller; 를 포함하는 것을 특징으로 하는 고전압 발생회로.High voltage generating circuit comprising a. 제 2항에 있어서, 상기 제어부는,The method of claim 2, wherein the control unit, 상기 저주파 클럭신호 및 상기 고주파 클럭신호를 상기 복수개의 비교부로부터 출력되는 제어신호와 논리연산하는 복수개의 논리연산소자를 구비함을 특징으로 하는 고전압 발생회로.And a plurality of logic operation elements for performing a logic operation on the low frequency clock signal and the high frequency clock signal with a control signal output from the plurality of comparators. 제 3항에 있어서, 상기 복수개의 논리연산소자는 앤드게이트를 구비함을 특징으로 하는 고전압 발생회로. 4. The high voltage generation circuit of claim 3, wherein the plurality of logic operation elements has an AND gate. 제 1항에 있어서, 상기 출력전압 보상부는,The method of claim 1, wherein the output voltage compensator, 상기 복수개의 승압전압 중 고주파 클럭신호에 의한 승압전압을 출력하되, 상기 출력된 승압전압과 상기 복수개의 승압전압 중 다른 승압전압의 차가 일정레벨 이상이면 턴온되는 스위칭소자를 구비함을 특징으로 하는 고전압 발생회로. And a switching device configured to output a boosted voltage based on a high frequency clock signal among the boosted voltages, and to be turned on when a difference between the output boosted voltage and another boosted voltage among the boosted voltages is higher than or equal to a predetermined level. Generating circuit. 제 5항에 있어서, 상기 스위칭소자는 엔모스 트랜지스터를 구비함을 특징으로 하는 고전압 발생회로. 6. The high voltage generation circuit of claim 5, wherein the switching device comprises an NMOS transistor.
KR1020050017261A 2005-03-02 2005-03-02 High voltage generating circuit KR100634441B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050017261A KR100634441B1 (en) 2005-03-02 2005-03-02 High voltage generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050017261A KR100634441B1 (en) 2005-03-02 2005-03-02 High voltage generating circuit

Publications (2)

Publication Number Publication Date
KR20060096605A KR20060096605A (en) 2006-09-13
KR100634441B1 true KR100634441B1 (en) 2006-10-13

Family

ID=37624100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050017261A KR100634441B1 (en) 2005-03-02 2005-03-02 High voltage generating circuit

Country Status (1)

Country Link
KR (1) KR100634441B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809071B1 (en) * 2006-09-25 2008-03-03 삼성전자주식회사 Semiconductor device having high voltage generation circuit and method there-of

Also Published As

Publication number Publication date
KR20060096605A (en) 2006-09-13

Similar Documents

Publication Publication Date Title
US8817553B2 (en) Charge pump control scheme using frequency modulation for memory word line
US7397298B2 (en) Semiconductor device having internal power supply voltage generation circuit
KR0123849B1 (en) Internal voltage generator of semiconductor device
KR20080045526A (en) Clock control circuit and voltage pumping device thereof
KR19980071733A (en) Semiconductor integrated circuit device and memory device
US8194476B2 (en) Semiconductor memory device and method for operating the same
KR100586545B1 (en) Power Supply Circuit for Oscilator of Semi-conductor Memory Device and Voltage Pumping Device by that
US7576523B2 (en) Power supply circuit and semiconductor memory
US7623394B2 (en) High voltage generating device of semiconductor device
US8896366B2 (en) Internal voltage generation circuit of semiconductor device and method for operating the same
US9733655B2 (en) Low dropout regulators with fast response speed for mode switching
KR100889312B1 (en) Circuit and method for detecting threshold voltage of semiconductor device, internal voltage generating circuit using the same
US6771115B2 (en) Internal voltage generating circuit with variable reference voltage
KR100634441B1 (en) High voltage generating circuit
US7768843B2 (en) Semiconductor memory device for generating back-BIAS voltage with variable driving force
KR100592772B1 (en) High voltage generating circuit
TW201719316A (en) Low dropout regulators
KR100940826B1 (en) Device Generating Negative Voltage
US20240160235A1 (en) Semiconductor device
US9019781B2 (en) Internal voltage generation circuit
KR100922885B1 (en) Internal voltage generation circuit
KR20100064157A (en) Internal voltage generator
KR0183874B1 (en) Vint generation circuit of semiconductor memory device
KR20080001280A (en) Inner-voltage generator
KR100186307B1 (en) Internal power supply compensating circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 13