KR20010059291A - Internal voltage generator - Google Patents

Internal voltage generator Download PDF

Info

Publication number
KR20010059291A
KR20010059291A KR1019990066683A KR19990066683A KR20010059291A KR 20010059291 A KR20010059291 A KR 20010059291A KR 1019990066683 A KR1019990066683 A KR 1019990066683A KR 19990066683 A KR19990066683 A KR 19990066683A KR 20010059291 A KR20010059291 A KR 20010059291A
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
pumping
signal
internal power
Prior art date
Application number
KR1019990066683A
Other languages
Korean (ko)
Other versions
KR100350768B1 (en
Inventor
설영호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990066683A priority Critical patent/KR100350768B1/en
Publication of KR20010059291A publication Critical patent/KR20010059291A/en
Application granted granted Critical
Publication of KR100350768B1 publication Critical patent/KR100350768B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE: An apparatus for generating an internal power supply voltage is provided to stabilize a circuit operation by preventing a low power supply fail generated during applying a low external power supply voltage. CONSTITUTION: An operation start control unit(100) controls the start of an operation by assembling a power-up control signal(pwr_up) and a voltage detection signal(Vext_det) of an external power supply voltage and a voltage detection signal(Vint_det) of an internal power supply voltage. A pulse generation unit(200) generates a pulse signal(osc) having a constant period by controlling its activation according to an output signal(pump_start) of the operation start control unit. A pumping control unit(300) generates a number of control signals(pump1,pump2,pcg1,pcg2) for controlling the pumping by the assembly of several signals generated by adjusting the period of the pulse signal from the pulse generation unit. And a pumping unit(400) generates an internal power supply voltage(Vint) by pumping a power supply voltage(Vext) transferred from the external by the control signals from the pumping control unit.

Description

내부 전원전압 발생장치{Internal voltage generator}Internal voltage generator

본 발명은 저전력실현을 위해 외부 전원전압보다 일정수준 낮은 전원전압을 회로 내부적으로 발생시켜 메모리 칩의 동작전압으로 사용하는 내부 전원전압 발생장치에 관한 것으로, 보다 상세하게는 외부 전원전압이 일정수준 이상이 되면 발생하는 파워-업신호의 제어하에 회로 내부적으로 외부 전원전압을 펌핑하여 요구되는 전위수준의 내부 전원전압을 발생시키므로써, 낮은 외부 전원전압의 인가시 발생되는 저전원 페일을 방지하여 외부 전원전압의 동작범위를 크게 확대시킨 내부 전원전압 발생장치에 관한 것이다.The present invention relates to an internal power supply voltage generator which generates a power supply voltage lower than an external power supply voltage internally in a circuit for low power realization and uses it as an operating voltage of a memory chip. In this case, by controlling the power-up signal generated, the internal power voltage is pumped internally in the circuit to generate an internal power supply voltage having a required potential level, thereby preventing a low power failure generated when a low external power supply voltage is applied. The present invention relates to an internal power supply voltage generator which greatly expands the operating range of voltage.

일반적으로, 전기·전자·반도체 메모리장치 등에서 저전력화는 제품의 경쟁력 측면에서 매우 중요한 요소로 작용하고 있다. 따라서, 많은 제품들이 칩 외부로부터 공급되는 외부 전원전압(Vext)보다 일정 전위수준 전압강하된 내부 전원전압(Vint)을 발생시켜 칩의 동작전압으로 사용하고 있는 실정이다.In general, low power consumption in electric, electronic, and semiconductor memory devices is very important in terms of product competitiveness. Therefore, many products generate an internal power supply voltage Vint which is lowered by a predetermined potential level than the external power supply voltage Vext supplied from the outside of the chip, and is used as an operating voltage of the chip.

이를 위해, 현재 상용중인 디램의 대부분은 외부 전원전압(Vext)이 일정 전위(보통 2.5V수준) 이상이 되면 활성화되는 강압장치를 별도로 구비하여 내부 전원전압(Vint)의 발생에 사용하므로써, 반도체 칩 전체의 전력소모를 줄여 안정적인 동작을 수행하도록 구현되어 있다.To this end, most of the current commercially available DRAMs have a separate step-down device that is activated when the external power supply voltage (Vext) becomes higher than a predetermined potential (usually 2.5V level) and is used to generate the internal power supply voltage (Vint). It is implemented to perform stable operation by reducing overall power consumption.

그런데, 상기한 바와 같이 내부 전원전압을 발생시키는 종래 기술에 따르면, 외부로부터 인가되는 외부 전원전압(Vext)이 낮은 전위수준인 경우, 내부 전원전압(Vint)이 외부 전원전압을 일정전위 전압강하시키지 않고 상기 외부 전원전압을 그대로 사용하게 되므로써, 저전원 페일(low Vcc fail)이 빈번히 발생하여 회로동작의 안정화를 저해시키는 문제점이 발생한다.However, according to the related art of generating the internal power supply voltage as described above, when the external power supply voltage Vext applied from the outside is at a low potential level, the internal power supply voltage Vint does not lower the external power supply voltage to a constant potential voltage. Since the external power supply voltage is used as it is, low Vcc fail occurs frequently, which causes a problem of preventing stabilization of circuit operation.

본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 외부 전원전압이 일정수준 이상이 되면 발생하는 파워-업신호의 제어하에 회로 내부적으로 외부 전원전압을 펌핑하여 요구되는 전위수준의 내부 전원전압을 안정된 전위레벨로 일정하게 발생시키므로써, 낮은 외부 전원전압의 인가시 발생되는 저전원 페일을 방지하여 회로동작을 안정화시키도록 한 내부 전원전압 발생장치를제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to pump an external power supply voltage internally under a control of a power-up signal generated when the external power supply voltage becomes higher than a predetermined level. The present invention provides an internal power supply voltage generator for stabilizing circuit operation by preventing power supply failure generated when a low external power supply voltage is applied by constantly generating a power supply voltage at a stable potential level.

상기 목적을 달성하기 위하여, 본 발명에 의한 내부 전원전압 발생장치는 파워-업 제어신호와 외부 전원전압의 전위 감지신호 및 내부 전원전압의 전위 감지신호를 각각 입력받아 이들 세 신호의 조합에 의해 동작개시 여부를 제어하는 동작개시 제어수단과,In order to achieve the above object, the internal power supply voltage generator according to the present invention receives the power-up control signal, the potential detection signal of the external power supply voltage and the potential detection signal of the internal power supply voltage, respectively, and operate by a combination of these three signals. Operation start control means for controlling whether to start or not;

상기 동작개시 제어수단의 출력신호에 따라 활성화가 제어되어 일정주기를 갖는 펄스신호를 발생시키는 펄스 발생수단과,Pulse generation means for generating activation by controlling the activation according to the output signal of the operation start control means and having a predetermined period;

상기 펄스 발생수단으로부터 전달받은 펄스신호의 주기조정으로 발생시킨 여러 신호들의 조합에 의해 펌핑 제어용 다수의 제어신호를 발생시키는 펌핑 제어수단과,Pumping control means for generating a plurality of control signals for pumping control by a combination of several signals generated by the periodic adjustment of the pulse signal received from the pulse generating means;

상기 펌핑 제어수단으로부터 전달받은 다수의 제어신호에 의해 외부로부터 전달받은 전원전압을 펌핑시켜 내부 전원전압으로 발생시키는 펌핑수단을 구비하는 것을 특징으로 한다.It characterized in that it comprises a pumping means for pumping the power supply voltage received from the outside by the plurality of control signals received from the pumping control means to generate an internal power supply voltage.

또한, 상기 동작개시 제어수단은 상기 외부 전원전압의 전위 감지신호를 반전시키는 인버터와,The operation start control means may include an inverter for inverting a potential sensing signal of the external power supply voltage;

상기 인버터의 출력신호와 상기 파워-업 제어신호를 입력받아 낸드조합하는 제1 논리 게이트소자와,A first logic gate element configured to NAND-combine the output signal of the inverter and the power-up control signal;

상기 제1 논리 게이트소자의 출력신호와 상기 내부 전원전압 전위 감지신호를 입력받아 노아조합하는 제2 논리 게이트소자를 구비하는 것을 특징으로 한다.And a second logic gate device configured to receive and combine the output signal of the first logic gate device and the internal power supply voltage potential detection signal.

도 1 은 본 발명에 따른 내부 전원전압 발생장치의 블럭 구성도1 is a block diagram of an internal power supply voltage generator according to the present invention;

도 2 는 본 발명에서 사용된 펄스 발생수단의 일 예를 도시한 회로 구성도2 is a circuit diagram showing an example of a pulse generating means used in the present invention;

도 3 은 본 발명에서 사용된 펌핑 제어수단의 일 예를 도시한 회로 구성도Figure 3 is a circuit diagram showing an example of the pumping control means used in the present invention

도 4 는 본 발명에서 사용된 펌핑수단의 일 예를 도시한 회로 구성도Figure 4 is a circuit diagram showing an example of the pumping means used in the present invention

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100: 동작개시 제어수단 200: 펄스 발생수단100: operation start control means 200: pulse generating means

300: 펌핑 제어수단 400: 펌핑수단300: pumping control means 400: pumping means

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 은 본 발명에 따른 내부 전원전압 발생장치의 블럭 구성도를 도시한 것으로, 파워-업 제어신호(pwr_up)와 외부 전원전압의 전위 감지신호(Vext_det) 및 내부 전원전압의 전위 감지신호(Vint_det)를 각각 입력받아 이들 세 신호(pwr_up, Vext_det, Vint_det)의 조합에 의해 동작개시 여부를 제어하는 동작개시 제어수단(100)과, 상기 동작개시 제어수단(100)의 출력신호(pump_start)에 따라 활성화가 제어되어 일정주기를 갖는 펄스신호(osc)를 발생시키는 펄스 발생수단(200)과, 상기 펄스 발생수단(200)으로부터 전달받은 펄스신호(osc)의 주기조정으로 발생시킨 여러 신호들의 조합에 의해 펌핑 제어용 다수의 제어신호(pump1, pump2, pcg1, pcg2)를 발생시키는 펌핑 제어수단(300)과, 상기 펌핑 제어수단(300)으로부터 전달받은 다수의 제어신호(pump1, pump2, pcg1, pcg2)에 의해 외부로부터 전달받은 전원전압(Vext)을 펌핑시켜 내부 전원전압(Vint)으로 발생시키는 펌핑수단(400)을 구비하여 구성한다.1 is a block diagram of an internal power supply voltage generator according to the present invention. The power-up control signal pwr_up, the potential detection signal Vext_det of an external power supply voltage, and the potential detection signal Vint_det of an internal power supply voltage are shown in FIG. ) Is inputted according to the operation start control means 100 for controlling the operation start by a combination of these three signals pwr_up, Vext_det, and Vint_det, and according to the output signal pump_start of the operation start control means 100. Activation is controlled to a combination of the pulse generating means 200 for generating a pulse signal (osc) having a predetermined period and the various signals generated by the period adjustment of the pulse signal (osc) received from the pulse generating means 200 Pumping control means 300 for generating a plurality of control signals (pump1, pump2, pcg1, pcg2) for pumping control, and a plurality of control signals (pump1, pump2, pcg1, pcg2) received from the pumping control means 300 From outside by It comprises a pumping means 400 for pumping the received power supply voltage (Vext) to generate the internal power supply voltage (Vint).

동 도면에 도시된 실시예의 경우, 상기 동작개시 제어수단(100)은 상기 외부 전원전압의 전위 감지신호(Vext_det)를 반전시키는 인버터(IV1)와, 상기 인버터(IV1)의 출력신호와 상기 파워-업 제어신호(pwr_up)를 입력받아 낸드조합하는 낸드 게이트소자(NAND1)와, 상기 낸드 게이트소자(NAND1)의 출력신호와 상기 내부 전원전압 전위 감지신호(Vint_det)를 입력받아 노아조합하는 노아게이트소자(NOR1)를 구비하여 구성한다.In the embodiment shown in the drawing, the operation start control means 100 includes an inverter IV1 for inverting the potential sensing signal Vext_det of the external power supply voltage, an output signal of the inverter IV1, and the power- NAND gate element NAND1 for receiving NAND-up control signal pwr_up, and NOR gate element for outputting the output signal of NAND gate element NAND1 and the internal power voltage potential detection signal Vint_det (NOR1) is provided and comprised.

도 2 는 본 발명에서 사용된 펄스 발생수단(200)의 일 예를 도시한 회로 구성도로, 상기 동작개시 제어수단(100)의 출력신호(pump_start)를 입측 입력단으로 인가받으며 타측 입력단으로는 출력신호(osc)를 피드백받아 낸드조합하는 낸드 게이트소자(NAND1)와, 상기 낸드 게이트소자(NAND1)의 출력단에 상호 직렬연결되어 일정 펄스폭을 갖는 펄스신호(osc)를 발생시키는 다수의 인버터(IV1 내지 IV7)와, 전원전압 인가단과 상기 다수의 인버터(IV1 내지 IV7)의 출력단마다 접속된 다수의 피모스형 캐패시터(PC1 내지 PC4)와, 상기 다수의 인버터(IV1 내지 IV7)의 출력단과 접지단 사이마다 접속된 다수의 엔모스형 캐패시터(NC1 내지 NC4)를 구비하여 구성된다.2 is a circuit diagram showing an example of the pulse generating means 200 used in the present invention, the output signal (pump_start) of the operation start control means 100 is applied to the input input terminal and the output signal to the other input terminal a plurality of inverters IV1 to NAND gates NAND1 receiving and feedbacking osc and NAND gates, and a plurality of inverters IV1 through NSC connected to an output terminal of the NAND gate NAND1 to generate a pulse signal osc having a predetermined pulse width; IV7), a plurality of PMOS-type capacitors PC1 to PC4 connected to the power supply voltage applying stage and the output terminals of the plurality of inverters IV1 to IV7, and between the output terminals and the ground terminals of the plurality of inverters IV1 to IV7. A plurality of NMOS capacitors NC1 to NC4 connected to each other are provided.

상기 구성을 갖는 펄스 발생수단(200)으로부터 출력되는 펄스신호(osc)의 주기는 상기 피모스형 캐패시터(PC1 내지 PC4) 및 엔모스형 캐패시터(NC1 내지 NC4)를 선택적으로 구비하므로써, 요구되는 수준의 일정주기로 조정가능해 진다.The period of the pulse signal osc output from the pulse generating means 200 having the above configuration is a level required by selectively providing the PMOS capacitors PC1 to PC4 and the NMOS capacitors NC1 to NC4. Can be adjusted at regular intervals.

도 3 및 도 4 는 각각 본 발명에서 사용된 펌핑 제어수단(300) 및 펌핑수단(400)의 일 예를 도시한 회로 구성도로, 이들 수단은 이미 고전압 발생기 등에서 널리 이용되고 있는 공지된 구성을 하고 있는 관계로 자세한 구성설명은 생략하기로 한다.3 and 4 are circuit configuration diagrams showing an example of the pumping control means 300 and the pumping means 400 used in the present invention, respectively, and these means have a known configuration that is already widely used in high voltage generators and the like. The detailed configuration description will be omitted.

이하, 상기 구성을 갖는 본 발명에서의 내부 전원전압(Vint) 발생동작을 도면을 참조하며 자세히 살펴보기로 한다.Hereinafter, an internal power supply voltage (Vint) generation operation in the present invention having the above configuration will be described in detail with reference to the accompanying drawings.

우선, 반도체 메모리칩 내부로 외부 전원전압(Vext)이 인가되기 시작한 다음소정의 시간 이후 파워-업 제어신호(pwr_up)가 '로직하이' 레벨로 활성화되어 발생하게 되는데, 통상 상기 파워-업 제어신호(pwr_up)는 2Vt, 약 1.5V 정도에서 활성화되어지며 이때 외부 전원전압(Vext) 및 내부 전원전압(Vint)의 전위는 내부동작을 위해 요구되는 일정 전위수준보다 낮기 때문에, 각각의 전위 감지신호(Vext_det, Vint_det)는 모두 '로직로우'의 상태를 유지하며 상기 동작개시 제어수단(100)의 입력단으로 인가되어진다.First, the external power supply voltage Vext starts to be applied into the semiconductor memory chip, and then, after a predetermined time, the power-up control signal pwr_up is activated to a 'logic high' level. (pwr_up) is activated at about 2Vt, about 1.5V. At this time, the potentials of the external power supply voltage Vext and the internal power supply voltage Vint are lower than the predetermined potential level required for internal operation. Vext_det and Vint_det) are all applied to the input terminal of the operation start control means 100 while maintaining the state of 'logic low'.

이에 따라, 상기 동작개시 제어수단(100)은 외부 전원전압(Vext)을 회로 내부적으로 펌핑시키는 펌핑동작의 개시여부를 제어하는 출력신호(pump_start)를 '로직하이'의 활성화상태로 발생시키게 된다.Accordingly, the operation start control means 100 generates an output signal pump_start for controlling whether to start the pumping operation for pumping the external power voltage Vext internally into the circuit in an 'Logic High' activation state.

상기한 과정을 거쳐 동작개시 제어신호(pump_start)가 '로직하이'로 뜨게 되면, 첨부한 도 2 에 도시된 구성을 갖는 펄스 발생수단(200)이 활성화되면서 그 최종 출력단으로 일정주기를 갖는 펄스신호(osc)가 발생되어 진다.When the operation start control signal (pump_start) rises to 'logic high' through the above process, the pulse generating means 200 having the configuration shown in FIG. 2 is activated and a pulse signal having a predetermined period as its final output terminal. (osc) is generated.

이렇게 발생된 일정주기의 펄스신호(osc)는 첨부된 도 3 에 도시된 구성을 갖는 펌핑 제어수단(300)의 입력단으로 전달되어지게 되며, 각각 차별화된 딜레이추가에 의해 주기를 조정하여 발생시킨 여러 노드신호들(n2, n6, n8, n12)의 조합에 의해 펌핑 제어용 다수의 제어신호(pump1, pump2, pcg1, pcg2)를 발생시키게 된다.The pulse signal osc of a predetermined period generated as described above is transmitted to the input terminal of the pumping control means 300 having the configuration shown in FIG. 3, and each of which is generated by adjusting the period by adding a delay. The plurality of control signals pump1, pump2, pcg1, and pcg2 for pumping control are generated by the combination of the node signals n2, n6, n8, and n12.

이후, 상기 다수의 제어신호(pump1, pump2, pcg1, pcg2)는 도 4 에 도시된 펌핑수단(400)의 동작 제어신호로 전달되어, 외부 전원전압(Vext)을 펌핑시켜 내부 전원전압(Vint)으로 발생시키는 전위 펌핑동작을 제어하게 된다.Thereafter, the plurality of control signals pump1, pump2, pcg1, and pcg2 are transmitted as an operation control signal of the pumping means 400 shown in FIG. 4 to pump an external power supply voltage Vext to internal power supply voltage Vint. To control the potential pumping operation.

이상의 과정을 거쳐 발생된 내부 전원전압(Vint)의 전위레벨이 내부동작을 위해 요구되는 전위값(보통 2.5V) 이상으로 상승하면, 회로 내부적으로 구비하는 전위 감지수단(도시되지 않음)이 상기 내부 전원전압 전위 감지신호(Vint_det)를 '로직하이' 의 상태로 출력시켜 동작개시 제어신호(pump_start)를 '로직로우'로 디스에이블시키게 되면서, 전위 펌핑동작을 멈추도록 제어하여 더 이상의 전위상승을 억제하게 된다.When the potential level of the internal power supply voltage Vint generated by the above process rises above the potential value (usually 2.5V) required for internal operation, a potential sensing means (not shown) provided internally in the circuit is provided. Output power supply voltage detection signal (Vint_det) in the state of 'logic high' to disable the operation start control signal (pump_start) to 'logic low', while controlling the potential pumping operation to further suppress the potential rise Done.

한편, 외부 전원전압(Vext)의 전위레벨 또한 2.5V 정도의 전위값 이상으로 상승하여 인가되어지게 되면, 상기 전위 감지수단(도시되지 않음)이 상기 외부 전원전압 전위 감지신호(Vext_det)를 '로직하이' 의 상태로 출력시키게 되면서, 내부 전원전압(Vint)의 전위값에 상관없이 전위 펌핑동작을 멈추도록 제어하게 된다.On the other hand, when the potential level of the external power supply voltage Vext rises to more than a potential value of about 2.5V and is applied, the potential sensing means (not shown) causes the external power supply voltage potential detection signal Vext_det to be 'logic'. As it is output in the high 'state, it is controlled to stop the potential pumping operation irrespective of the potential value of the internal power supply voltage (Vint).

이상에서 설명한 바와같이 본 발명에 따른 내부 전원전압 발생장치에 의하면, 외부 전원전압이 일정수준 이상이 되면 발생하는 파워-업신호의 제어하에 회로 내부적으로 외부 전원전압을 펌핑하여 요구되는 전위수준의 내부 전원전압을 발생시키므로써, 낮은 외부 전원전압의 인가시 발생되는 저전원 페일(low Vcc fail)을 방지하여 외부 전원전압의 동작범위를 크게 확대시키고, 이로인해 제품의 수율향상을 기대할 수 있게 되는 매우 뛰어난 효과가 있다.As described above, according to the internal power supply voltage generator according to the present invention, under the control of a power-up signal generated when the external power supply voltage becomes higher than a predetermined level, the internal power supply voltage is pumped into the circuit internally to the required electric potential level. By generating the power supply voltage, it is possible to prevent the low power supply fail (low Vcc fail) caused by the application of the low external power supply voltage to greatly expand the operating range of the external power supply voltage, which is expected to improve the yield of the product Excellent effect.

아울러, 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to make various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and changes belong to the following claims Should be seen.

Claims (2)

파워-업 제어신호와 외부 전원전압의 전위 감지신호 및 내부 전원전압의 전위 감지신호를 각각 입력받아 이들 세 신호의 조합에 의해 동작개시 여부를 제어하는 동작개시 제어수단과,Operation start control means for receiving a power-up control signal, a potential detection signal of an external power supply voltage, and a potential detection signal of an internal power supply voltage, respectively, and controlling operation start by a combination of these three signals; 상기 동작개시 제어수단의 출력신호에 따라 활성화가 제어되어 일정주기를 갖는 펄스신호를 발생시키는 펄스 발생수단과,Pulse generation means for generating activation by controlling the activation according to the output signal of the operation start control means and having a predetermined period; 상기 펄스 발생수단으로부터 전달받은 펄스신호의 주기조정으로 발생시킨 여러 신호들의 조합에 의해 펌핑 제어용 다수의 제어신호를 발생시키는 펌핑 제어수단과,Pumping control means for generating a plurality of control signals for pumping control by a combination of several signals generated by the periodic adjustment of the pulse signal received from the pulse generating means; 상기 펌핑 제어수단으로부터 전달받은 다수의 제어신호에 의해 외부로부터 전달받은 전원전압을 펌핑시켜 내부 전원전압으로 발생시키는 펌핑수단을 구비하는 것을 특징으로 내부 전원전압 발생장치.And a pumping means for pumping the power supply voltage received from the outside by the plurality of control signals received from the pumping control means to generate the internal power supply voltage. 제 1 항에 있어서,The method of claim 1, 상기 동작개시 제어수단은 상기 외부 전원전압의 전위 감지신호를 반전시키는 인버터와,The operation start control means includes an inverter for inverting a potential sensing signal of the external power supply voltage; 상기 인버터의 출력신호와 상기 파워-업 제어신호를 입력받아 낸드조합하는 제1 논리 게이트소자와,A first logic gate element configured to receive and NAND the output signal of the inverter and the power-up control signal; 상기 제1 논리 게이트소자의 출력신호와 상기 내부 전원전압 전위 감지신호를 입력받아 노아조합하는 제2 논리 게이트소자를 구비하는 것을 특징으로 하는 내부 전원전압 발생장치.And a second logic gate element configured to receive and combine the output signal of the first logic gate element and the internal power supply voltage potential detection signal.
KR1019990066683A 1999-12-30 1999-12-30 Internal voltage generator KR100350768B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990066683A KR100350768B1 (en) 1999-12-30 1999-12-30 Internal voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066683A KR100350768B1 (en) 1999-12-30 1999-12-30 Internal voltage generator

Publications (2)

Publication Number Publication Date
KR20010059291A true KR20010059291A (en) 2001-07-06
KR100350768B1 KR100350768B1 (en) 2002-08-28

Family

ID=19633818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066683A KR100350768B1 (en) 1999-12-30 1999-12-30 Internal voltage generator

Country Status (1)

Country Link
KR (1) KR100350768B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753124B1 (en) * 2005-09-29 2007-08-29 주식회사 하이닉스반도체 Internal voltage generating circuit
KR100825021B1 (en) * 2006-06-29 2008-04-24 주식회사 하이닉스반도체 Inner-voltage generator
US7545203B2 (en) 2005-09-29 2009-06-09 Hynix Semiconductor, Inc. Internal voltage generation circuit
KR101047001B1 (en) * 2009-06-26 2011-07-06 주식회사 하이닉스반도체 Drive control circuit and internal voltage generation circuit
US7991645B2 (en) 2006-09-20 2011-08-02 Microsoft Corporation Multiparty computer-assisted haggling

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3276476B2 (en) * 1993-08-20 2002-04-22 株式会社日立製作所 Semiconductor integrated circuit device
JP3510335B2 (en) * 1994-07-18 2004-03-29 株式会社ルネサステクノロジ Semiconductor memory device, internal power supply voltage generation circuit, internal high voltage generation circuit, intermediate voltage generation circuit, constant current source, and reference voltage generation circuit
JPH09161480A (en) * 1995-12-01 1997-06-20 Hitachi Ltd Semiconductor integrated circuit device
JPH10255469A (en) * 1997-03-07 1998-09-25 Mitsubishi Electric Corp Semiconductor integrated circuit
KR100240874B1 (en) * 1997-03-18 2000-01-15 윤종용 A circuit of generating internal voltage of semiconductor device
JP3904282B2 (en) * 1997-03-31 2007-04-11 株式会社ルネサステクノロジ Semiconductor integrated circuit device
JP3695966B2 (en) * 1998-11-13 2005-09-14 松下電器産業株式会社 Semiconductor integrated circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753124B1 (en) * 2005-09-29 2007-08-29 주식회사 하이닉스반도체 Internal voltage generating circuit
US7545203B2 (en) 2005-09-29 2009-06-09 Hynix Semiconductor, Inc. Internal voltage generation circuit
KR100825021B1 (en) * 2006-06-29 2008-04-24 주식회사 하이닉스반도체 Inner-voltage generator
US7991645B2 (en) 2006-09-20 2011-08-02 Microsoft Corporation Multiparty computer-assisted haggling
US8423422B2 (en) 2006-09-20 2013-04-16 Microsoft Corporation Multiparty computer-assisted haggling
US8725588B2 (en) 2006-09-20 2014-05-13 Microsoft Corporation Multiparty computer-assisted haggling
KR101047001B1 (en) * 2009-06-26 2011-07-06 주식회사 하이닉스반도체 Drive control circuit and internal voltage generation circuit
US8330507B2 (en) 2009-06-26 2012-12-11 Hynix Semiconductor Inc. Driving controller and internal voltage generation circuit

Also Published As

Publication number Publication date
KR100350768B1 (en) 2002-08-28

Similar Documents

Publication Publication Date Title
KR19980082461A (en) Voltage regulating circuit of semiconductor memory device
JP2010157780A (en) Semiconductor device, start control method for the same, and system
KR100586545B1 (en) Power Supply Circuit for Oscilator of Semi-conductor Memory Device and Voltage Pumping Device by that
US7382677B2 (en) Memory device having internal voltage supply providing improved power efficiency during active mode of memory operation
KR100350768B1 (en) Internal voltage generator
KR100416792B1 (en) Semiconductor memory device and voltage generating method thereof
KR100379555B1 (en) Internal voltage generator of semiconductor device
JP4166014B2 (en) High voltage sensor
US6636451B2 (en) Semiconductor memory device internal voltage generator and internal voltage generating method
KR200252133Y1 (en) Vpp GENERATOR FOR COMPENSATING INITIAL VOLTAGE
KR100379554B1 (en) Device for Generating Inner Power Voltage Source
KR101145315B1 (en) Internal voltage generation circuit
KR100449265B1 (en) Semiconductor memory device having high voltage generator circuit, especially having main pump circuit comprising detection circuit and oscillation circuit
KR20050088778A (en) High voltage generating circuit
KR100340051B1 (en) back-bias voltage generator in semiconductor device
KR19980021427A (en) High voltage level detection circuit
KR100304279B1 (en) Latch-up preventing circuit
KR19980082678A (en) High potential generating means and method of semiconductor device
KR100845798B1 (en) Voltage generating circuit and semiconductor memory apparatus using the same
KR100280392B1 (en) Internal voltage supply circuit
KR19990006009A (en) Power-up Device for Semiconductor Memory Devices
KR0132748B1 (en) Power-up control circuit of semiconductor device
KR20000001903A (en) Inner voltage boost circuit for semiconductor memory apparatus
KR0146062B1 (en) Power generation stabilizing circuit of internal voltage generator
KR100235965B1 (en) Substrate voltage generator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee