KR100280392B1 - Internal voltage supply circuit - Google Patents
Internal voltage supply circuit Download PDFInfo
- Publication number
- KR100280392B1 KR100280392B1 KR1019930001153A KR930001153A KR100280392B1 KR 100280392 B1 KR100280392 B1 KR 100280392B1 KR 1019930001153 A KR1019930001153 A KR 1019930001153A KR 930001153 A KR930001153 A KR 930001153A KR 100280392 B1 KR100280392 B1 KR 100280392B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- internal
- internal voltage
- external
- output
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
본 발명은 메모리 소자에서 워드라인이나 출력단자에 공급되는 내부전압(VPP) 공급회로에 관한 것으로, 외부로부터 공급되어지는 전원을 이용하여 내부전압을 발생시킬때 그 내부전압이 외부에서 공급되는 전압보다 낮은 경우나 바운싱에 의하여 내부전압이 불안정해지는 경우, 원하는 기능을 수행하지 못하게 되는 문제점을 해결하기 위하여 내부전압 커렌트미러(31)의 출력전압과 외부전압 출력전압(33)을 비교기(32)에서 비교하여 내부전압(VPP)의 레벨이 소정치 이하로 하강될때 그 비교기(32)에서 저전위가 출력되게 하고, 이 저전위를 이용하여 스위칭용 피모스(PM3)를 온시킴으로써 외부전압((VCC))이 내부전압단자(VPP)로 공급되게한 것이다.The present invention relates to an internal voltage (V PP ) supply circuit supplied to a word line or an output terminal in a memory device. When the internal voltage is generated using a power source supplied from an external source, the internal voltage is supplied from an external source. When the internal voltage becomes unstable due to bouncing or lowering, the comparator 32 compares the output voltage of the internal voltage current mirror 31 and the external voltage output voltage 33 to solve the problem of failing to perform a desired function. In comparison, when the level of the internal voltage V PP falls below a predetermined value, the comparator 32 outputs a low potential, and by using the low potential, the switching PMOS PM3 is turned on so that the external voltage ( (V CC )) is supplied to the internal voltage terminal (V PP ).
Description
제1도는 일반적인 내부전압 공급 블록도.1 is a general internal voltage supply block diagram.
제2도는 본 발명의 내부전압 공급회로에 대한 블록도.2 is a block diagram of an internal voltage supply circuit of the present invention.
제3도는 제2도에서 내외부전압 절환부의 상세 회로도.3 is a detailed circuit diagram of the internal and external voltage switching unit in FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 내부전압-메인회로 20 : 내부전압-스탠바이회로10: internal voltage-main circuit 20: internal voltage-standby circuit
30 : 내외부전압 절환부 31 : 내부전압 커렌트 미러30: internal and external voltage switching unit 31: internal voltage current mirror
32 : 비교기 33 : 외부전압 커렌트 미러32: comparator 33: external voltage current mirror
34 : 논리 조합부 35 : 스위칭부34: logic combination 35: switching unit
NM1-NM11 : 피모스 PM1-PM3 : 피모스NM1-NM11: Pymos PM1-PM3: Pymos
I1-I3 : 인버터I1-I3: Inverter
본 발명은 메모리 소자에서 워드라인이나 출력단자에서 공급되는 내부전압(VPP) 공급회로에 관한 것으로, 특히 내부전압이 일정치 이하로 하강될 때 외부전압을 받아들여 원하는 레벨의 내부전압을 공급하는데 적당하도록 한 내부전압 공급회로에 관한 것이다.The present invention relates to an internal voltage (V PP ) supply circuit supplied from a word line or an output terminal in a memory device. Particularly, when an internal voltage drops below a predetermined value, the present invention accepts an external voltage and supplies an internal voltage of a desired level. The present invention relates to an internal voltage supply circuit that is adapted.
제1도는 일반적인 내부전압 공급 블록도로서 이에 도시한 바와 같이, 내부전압(VPP) 펌프회로, 레귤레이터 및 오실레이터로 구성되어 외부로부터 공급되는 로우어드레스 스트로브신호(RAS)가 액티브상태일때 동작하여 내부전압(VPP)을 발생하는 내부전압-메인회로(1)와, 제품이 스탠바이상태에서 동작하여 내부전압(VPP)을 발생하는 내부전압-스탠바이회로(2)로 구성된 것으로, 이와 같이 구성된 종래 회로의 작용을 설명하면 다음과 같다.FIG. 1 is a general internal voltage supply block diagram. As shown in FIG. 1, an internal voltage (V PP ) pump circuit, a regulator, and an oscillator are configured to operate when the low address strobe signal RAS supplied from the outside is active. conventional circuits the constructed as to consist of the standby circuit (2), - a main circuit (1), an internal voltage by the product produce an internal voltage (V PP) to operate in a standby mode, - the internal voltage for generating a (V PP) The operation of is as follows.
일반적으로 내부전압(VPP) 공급회로는 외부로 부터 공급되는 전압을 강하시킨 다음 그 강하된 전압을 이용하여 내부전압(VPP)을 발생시키는 회로이다. 예로써 외부로부터 5V의 전압이 공급되고, 이를 3.3V로 강하시킨 다음 이를 이용하여 내부전압(VPP)을 발생시키는 경우, 그 내부전압(VPP)은 5V보다 크거나 작을수가 있다.In general, the internal voltage (V PP ) supply circuit drops a voltage supplied from the outside and then generates an internal voltage (V PP ) using the dropped voltage. For example, when a voltage of 5V is supplied from the outside, and the voltage is lowered to 3.3V and then generated using the internal voltage V PP , the internal voltage V PP may be larger or smaller than 5V.
여기서, 내부전압-메인회로(1)는 기억소자 제품중 디램(DRAM)의 경우, 외부로부터 공급되는 로우어드레스 스트로브신호(RAS)가 액티브될때 동작하여 이때 발생되는 내부전압(VPP)이 워드라이 드라이버, 비트라인 센스앰프 아이솔레이션 디바이스, 출력 풀업에 사용된다.Here, the internal voltage-main circuit 1 operates when the low address strobe signal RAS supplied from an external device is a DRAM of the memory device, so that the internal voltage V PP generated at this time is a word line. Used for drivers, bitline sense amplifier isolation devices, and output pullups.
그러나 이와 같은 종래의 시스템에 있어서는 외부로부터 공급되어지는 전원을 이용하여 내부전압을 발생시킬 때 그 내부전압이 외부에서 공급되는 전압보다 낮은 경우나 바운싱에 의하여 내부전압이 불안정해지는 경우, 원하는 기능을 수행하지 못하게 되는 문제점이 있었다.However, in such a conventional system, when an internal voltage is generated by using an externally supplied power, when the internal voltage is lower than the externally supplied voltage or when the internal voltage becomes unstable by bouncing, a desired function is performed. There was a problem that can not be.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 제품의 동작에 필요로하는 내부전압을 외부전압을 비교하여 그 비교 결과에 따라 외부전압을 내부전압으로 공급함으로써 내부전압을 안정화시킬 수 있게 창안한 것으로 이를 첨부한 도면에 의하여 상세히 설명한다.The present invention has been made to stabilize the internal voltage by comparing the internal voltage required for the operation of the product in order to solve such a conventional problem by supplying the external voltage to the internal voltage according to the comparison result This will be described in detail with reference to the accompanying drawings.
제2도는 본 발명의 내부전압 공급회로에 대한 블록도로서 이에 도시한 바와 같이, 외부로부터 공급되는 로우어드레스 스트로브신호(RAS)가 액티브상태일때 동작하여 내부전압(VPP)을 발생하는 내부전압-메인회로(10)와, 제품이 스탠바이 상태에서 동작하여 내부전압(VPP)을 발생하는 내부전압-스탠바이회로(20)와, 내부전압과 외부전압을 비교하여 내부전압이 외부전압보다 낮을때 외부전압을 내부전압으로 공급하는 내외부전압 절환부(30)로 구성하였다.2 is a block diagram of the internal voltage supply circuit of the present invention, as shown therein, the internal voltage which operates when the low address strobe signal RAS supplied from the outside is active to generate the internal voltage V PP- The main circuit 10, the internal voltage-standby circuit 20 that operates the product in the standby state to generate the internal voltage V PP , and compares the internal voltage with the external voltage when the internal voltage is lower than the external voltage. The internal and external voltage switching unit 30 supplies a voltage to the internal voltage.
제3도는 제2도에서 내외부전압 절환부(30)에 대한 일실시 상세 회로도로서 이에 도시한 바와 같이, 내부전압 커렌트 미러(31)의 출력전압과 외부전압 커렌트 미러(33)의 출력전압을 비교하여 그에따른 스위칭 제어신호를 발생하는 내외전압 비교부(32)와, 상기 내외전압 비교부(32)의 출력신호와 인히비트신호(INH)를 논리조합하는 논리 조합부(34)와, 상기 논리조합부(34)에서 출력되는 신호의 제어를 받아 내부전압(VPP) 단자에 외부전압(VCC)을 공급해주는 스위칭부(35)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.FIG. 3 is a detailed circuit diagram of the internal / external voltage switching unit 30 in FIG. 2, and as shown therein, the output voltage of the internal voltage current mirror 31 and the output voltage of the external voltage current mirror 33 are shown in FIG. And an internal / external voltage comparator 32 for generating a switching control signal corresponding thereto, and a logic combination unit 34 for logically combining the output signal of the internal / external voltage comparator 32 and the inhibit signal INH, It is composed of a switching unit 35 for supplying an external voltage (V CC ) to the internal voltage (V PP ) terminal under the control of the signal output from the logic combination unit 34, the operation and effect of the present invention configured as described above When described in detail as follows.
내부전압(VPP)에 상응하는 전류가 내부전압 커렌트미러(31)의 엔모스(NM1-NM4)를 통해 흐르고, 외부전압(VCC)에 상응하는 전류가 외부전압 커렌트 미러(33)의 엔모스(NM8-NM11)를 통해 흐르고 있는 상태에서, 그 내부 전압 커렌트 미러(31)의 출력전압(V1)이 비교기(32)의 엔모스(nM5)의 게이트에 공급되고, 한편으로는 외부전압 커렌트 미러(33)의 출력전압(V2)이 그 비교기(32)의 엔모스(NM6)의 게이트에 공급되어 그 비교기(32)에서 두 입력전압(VPP),(VCC)이 비교된다.A current corresponding to the internal voltage V PP flows through the NMOS 1-NM 4 of the internal voltage current mirror 31, and a current corresponding to the external voltage V CC flows in the external voltage current mirror 33. In the state flowing through NMOS of NM8-NM11, the output voltage V1 of the internal voltage current mirror 31 is supplied to the gate of NMOS5 of comparator 32, and on the other hand, The output voltage V2 of the external voltage current mirror 33 is supplied to the gate of the NMOS NM6 of the comparator 32 so that the two input voltages V PP , V CC at the comparator 32 Are compared.
상기 외부전압(VCC)이 내부전압(VPP)보다 높을 경우, 상기 엔모스(NM6)가 온되므로 비교기(32)의 출력노드(A)에 저전위가 출력되고, 이로인하여 인버터(I2)의 출력단자에 저전위가 출력되며, 이때, 인히비트신호(INH)가 고전위로 인액티브상태를 유지하므로 오아게이트(OR1)에서 저전위가 출력되고, 이에 의해 피모스(PM3)가 온되므로 외부전압(VCC)이 내부전압(VPP)로 공급된다.When the external voltage V CC is higher than the internal voltage V PP , since the NMOS 6 is turned on, a low potential is output to the output node A of the comparator 32, thereby causing the inverter I2. The low potential is output to the output terminal of, and at this time, since the inhibit signal INH maintains the inactive state at the high potential, the low potential is output at the OR gate OR1, whereby the PMOS PM3 is turned on so that the external The voltage V CC is supplied to the internal voltage V PP .
한편, 외부전압(VCC)이 내부전압(VPP)보다 낮을 경우, 상기 엔모스(NM6)가 오프되므로 비교기(32)의 출력노드(A)에 고전위가 출력되고, 이로 인하여 인버터(I2)의 출력단자에 고전위가 출력되며, 이에 의해 피모스(PM3)가 오프되므로 외부전압(VCC)이 내부전압단자(VPP)로 공급되지 못한다.On the other hand, when the external voltage V CC is lower than the internal voltage V PP , since the NMOS 6 is turned off, a high potential is output to the output node A of the comparator 32, thereby causing the inverter I2. The high potential is output to the output terminal of the C1), whereby the PMOS (PM3) is turned off, the external voltage (V CC ) is not supplied to the internal voltage terminal (V PP ).
여기서, 인히비트신호(INH)는 외부에서 내부전압(VPP)이 공급되지 않기 위하여 사용되는 신호로서 이 신호를 이용하여 상기 피모스(PM3)의 온, 오프를 제어하게 된다.Here, the inhibit signal INH is a signal used to prevent the internal voltage V PP from being supplied from the outside to control the on / off of the PMOS PM3 using this signal.
이상에서 상세히 설명한 바와 같이 본 발명은 내부전압과 외부전압을 비교하여 내부전압이 정상적인 레벨을 유지하지 못할때 자동적으로 외부전압이 내부전압단자로 공급되게 함으로써 내부전압을 안정되게 공급할 수 있을 뿐더러 바운싱에 의한 영향을 배제시킬 수 있는 효과가 있다.As described in detail above, the present invention compares the internal voltage and the external voltage and automatically supplies the external voltage to the internal voltage terminal when the internal voltage does not maintain a normal level. There is an effect that can exclude the effect.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930001153A KR100280392B1 (en) | 1993-01-29 | 1993-01-29 | Internal voltage supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930001153A KR100280392B1 (en) | 1993-01-29 | 1993-01-29 | Internal voltage supply circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100280392B1 true KR100280392B1 (en) | 2001-02-01 |
Family
ID=71898735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930001153A KR100280392B1 (en) | 1993-01-29 | 1993-01-29 | Internal voltage supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100280392B1 (en) |
-
1993
- 1993-01-29 KR KR1019930001153A patent/KR100280392B1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960009394B1 (en) | Power supply start-up circuit for dynamic random access memory | |
| KR0152905B1 (en) | Internal voltage generating circuit of semiconductor memory apparatus | |
| KR100298584B1 (en) | Internal power supply voltage generation circuit | |
| US6943585B2 (en) | Input buffer circuit | |
| US20070069710A1 (en) | Voltage generator | |
| US6996023B2 (en) | Semiconductor memory device capable of reducing current consumption in active mode | |
| US6798276B2 (en) | Reduced potential generation circuit operable at low power-supply potential | |
| KR20210002332A (en) | Reference voltage generation | |
| JPH10312683A (en) | Voltage adjusting circuit of semiconductor memory element | |
| US5278798A (en) | Semiconductor memory device | |
| US20060274595A1 (en) | Apparatus for supplying internal voltage | |
| KR100416792B1 (en) | Semiconductor memory device and voltage generating method thereof | |
| KR100616496B1 (en) | Power supply control device for changing power line connection type corresponding to operation mode in semiconductor memory device | |
| JP4166014B2 (en) | High voltage sensor | |
| KR100280392B1 (en) | Internal voltage supply circuit | |
| US6340902B1 (en) | Semiconductor device having multiple power-supply nodes and capable of self-detecting power-off to prevent erroneous operation | |
| KR20000015638A (en) | Voltage suppling apparatus of semiconductor memory device | |
| KR100350768B1 (en) | Internal voltage generator | |
| KR100761837B1 (en) | Semiconductor memory device including circuit for blocking operation of bias circuit and bias voltage generating method thereof | |
| KR101143396B1 (en) | Internal Voltage Generator of Semiconductor Memory Device | |
| KR100825021B1 (en) | Inner-voltage generator | |
| KR100557534B1 (en) | Internal power supply voltage control device and its control method | |
| KR0132748B1 (en) | Power-up control circuit of semiconductor device | |
| KR100303995B1 (en) | Internal voltage drop circuit | |
| KR0158477B1 (en) | Power supply circuit of semiconductor memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081027 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |