KR100810807B1 - 티에프티어레이 제조방법 - Google Patents

티에프티어레이 제조방법 Download PDF

Info

Publication number
KR100810807B1
KR100810807B1 KR1020027004433A KR20027004433A KR100810807B1 KR 100810807 B1 KR100810807 B1 KR 100810807B1 KR 1020027004433 A KR1020027004433 A KR 1020027004433A KR 20027004433 A KR20027004433 A KR 20027004433A KR 100810807 B1 KR100810807 B1 KR 100810807B1
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
region
photomask
transmission
Prior art date
Application number
KR1020027004433A
Other languages
English (en)
Other versions
KR20020064790A (ko
Inventor
켄 나카시마
카즈히로 코바야시
Original Assignee
미츠비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000241264A external-priority patent/JP4582877B2/ja
Application filed by 미츠비시덴키 가부시키가이샤 filed Critical 미츠비시덴키 가부시키가이샤
Publication of KR20020064790A publication Critical patent/KR20020064790A/ko
Application granted granted Critical
Publication of KR100810807B1 publication Critical patent/KR100810807B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

포토마스크(photomask)의 하프 톤(half-tone)부에 있어서, 포토레지스트의 막 두께의 균일성을 향상시킨다. 포토마스크의 하프-톤부를 투과부와 차광부를 교호로 설치한 투과 및 차단 패턴으로서 구성하고 양단부에 위치하는 투과부의 면적을 그의 다른 투과부의 면적보다도 크게 구성한다.

Description

티에프티어레이 제조방법{method of producing TFT array}
본 발명은 액정디스플레이의 TFT어레이 제조방법에 관한 것으로, 보다 상세히 말하면 포토레지스트(photoresist)를 감광시켜서 포토레지스트패턴을 형성할 때 사용하는 포토마스크(photomask)에 대한 것이다.
액정 디스플레이는 마주보는 기판간에 협지된 액정에 전계(電界)를 가하는 것에 의해 표시를 하는 것으로, CRT에 비해 중량 소비전력이 적고 휴대성이 우수하다. 그 중에서도 기판에 박막트렌지스터 (TFT)등의 스위칭소자를 설치해 액정에 인가(印加)하는 전계의 제어를 행하는 액티브메트릭스 액정 디스플레이(AMLCD)는 표시품질이 극히 우수하여 근년들어 많은 용도에 적용되고 있다.
도 1과 도 2를 참조하여 액티브메트릭스 액정디스플레이(AMLCD)를 설명한다. 도 1은 AMLCD의 회로구성의 하나의 예를 표현한 것으로, 이른바 세슘 온 게이트(Cs on Gate)형 이라고 불러지는 것이다. 여기서, 101은 주사전압을 공급하기 위한 게이트 배선, 102는 신호전압을 공급하기 위한 소스 배선, 103은 액정에 전압을 인가할때의 스위칭소자로서 이용하는 박막 트랜지스터(TFT), 104는 빛의 투과/비투과의 스위칭을 행하는 액정을 등가회로적으로 용량으로 표시한 것, 105는 액정(104)에 병렬로 배치되어 TFT의 기생용량의 영향을 저감하기 위한 보유용량, 106은 액정(104)의 한쪽의 전극을 커먼(common)전압에 접속하는 접속부, 107은 게이트측 외부회로를 게이트 배선(101)에 TCP등을 이용해 접속하기 위한 게이트 단자, 108은 소스측 외부회로를 소스배선(102)에 TCP등을 이용해 접속하기 위한 소스단자, 111은 게이트 배선(101)과 접속되어 있는 배선, 112는 소스 배선(102)과 접속되어 있는 배선, 113은 배선(111)과 배선(112)을 접속하기 위한 접속부이다. 114는 소스 배선이 오픈(open) 되어있는 경우 등에 이용되는 리페어 배선이다. 도에 표시는 하지 않았지만 TFT나 고저항의 선형 또는 비선형 소자로 형성되어 게이트 단자(107)와 소스 단자(108)를 신호 인가시에 전기적으로 분리해 고전압의 정전기가 들어간 경우에는 전기적으로 접속하기 위한 소자를 게이트 단자(107)와 배선(111)과 소스 단자(108)와 배선(112)의 사이에 설치해도 좋다. TFT어레이는 이상 설명한 것과 같이 도 1과 같은 형상으로 형성되는 것이 많다. 칼라필터가 형성된 마주보는 기판과 조합하여 액정을 주입한 후, 일반적으로 도면에 점선으로 표시한 영역(115)의 외측은 분리해서 액정 디스플레이라고 한다.
또, 도 1에 있어서 예를 들어 게이트 배선과 같은 재료를 이용해 형성한 소스 배선의 리페어 배선(114)이 도면에 표시되어 있지만 이것은 상황에 따라서는 형성하지 않아도 좋다.
도 2(a)는 도 1의 AMLCD의 TFT어레이를 부분 확대해서 표시한 평면도이며, 도 2(b)는 도 2(a)의 X-X단면을 표시한 단면도이다. 단자부(303)는 도 2(a) 의 영역밖에 있기 때문에 도 2(b)에만 표시되어 있다.
도 2에 있어서 211은 절연성기판, 212는 도전막에서 형성된 게이트 배선, 221은 보유용량전극, 224는 소스 배선, 225는 드레인 전극, 214는 투명 도전층에서 형성된 화소 전극이다. 세슘 온 게이트(Cs on Gate)형에는 게이트 배선 212이 보유용량전극(221)을 겸하고 화소 전극(214)과의 사이에 보유용량(105)이 형성된다.
도2의 TFT어레이의 제조공정을 도3, 도4와 도5를 이용해서 설명한다.
먼저, 제1의 절연성기판 211상에 제1의 도전막을 성막한다. 제1의 도전막은 예를들어 Cr, Al, Ti, Ta, Au, Ag, W, Mo, Mo-W, Cu등의 금속과 이것들을 주성분으로하는 합금, 또는 이것들의 적층으로 이루어지고 스퍼터, 증착, CVD, 인쇄법 등의 수법으로 성막한다. 이어서 사진제판과 그에 계속되는 에칭법 등에 의해 게이트 배선(212)과 보유용량전극(221)등을 형성한다(도 3(a)).
이어서 플래즈마(plasma)CVD법 등의 각종 CVD법과 스퍼터법, 증착, 도포법 등에 Si3N4 등으로부터 이루어지는 절연막(216)을 성막하고, 또 플래즈마 CVD법 등의 각종 CVD법과 스퍼터법으로 a-Si : H막(217:수산화 비정질 실리콘막), 인 등의 불순물을 도핑한 n+Si : H막(218)을 연속적으로 형성한다.
다음으로 예를들어 Cr, Al, Ti, Ta, Au, Ag, W, Mo, Mo-W, Cu등의 금속과 이것들을 주성분으로 하는 합금 또는 이것들의 적층으로 되는 제2의 도전체층(220)을 성막한다(도 3(b)).
이어서 포토레지스트로서 이용할 수있는 감광성유기물수지를 먼저 전면에 도포한다. 다음으로 포토마스크를 이용한 노광에 의해 포토레지스트패턴(219)을 형성한다(도 3(c)). 이 포토레지스트패턴(219)의 형상을 상세하게 설명한다.
먼저, 적어도 후에 화소 전극이 되는 부분의 일부는 포토레지스트를 형성하지 않는 영역(영역C)으로 한다. 또, 적어도 후에 소스 전극과 드레인 전극이 되는 부분은 포토레지스트의 두께가 두꺼운 영역(영역A)으로 한다. 또, TFT의 채널부(226)와 같이 후에 제2의 도전체층(220)과 n+Si : H막(218)을 에칭해서 제거하고 a-Si : H막(217)을 남기고 싶은 부분에 있어서는 포토레지스트의 두께가 얇은 영역(영역B)으로 한다.
다음에 이 포토레지스트패턴(219)을 사용해서 에칭을 한다. 먼저 제2의 도전체층(220)을 웨트(wet) 또는 드라이 에칭 등으로 에칭한다. 이어서 n+Si : H막(218), a-Si . H막(217)을 에칭한다. 영역(C)의 도전체층(220), n+Si : H막(218), a-Si : H막(217)이 제거된다(도 4(a)).
그 다음, 산소 플래즈마 등의 포토레지스트의 막 두께를 저감할 수 있는 플래즈마를 이용해서 회화(ashing)를 하고 포토레지스트를 깍아서 영역(B)에서 포토레지스트를 제거한다(도 4(b)). 이때 영역(A)의 포토레지스트의 막 두께는 초기의 두께보다도 얇아지지만 계속되는 공정에서의 에칭시에 에칭하지 않는 부분을 충분히 보호할 수 있을 정도의 두께를 갖도록 회화를 제어한다.
이어서 영역(B)의 포토레지스트를 제거함으로써 노출한 제2의 도전체층(220)을 웨트 또는 드라이 에칭 등으로 제거한다.
다음으로 적어도 영역(B)의 n+Si : H막(218)을 드라이 에칭 등으로 제거하고 최후로 포토레지스트를 박리함으로써 소정의 패턴을 형성한다(도 4(c)).
또 Si3N4 와 SiO2 등 또는 이것들의 혼입물과 적층물로 되는 절연막으로 형성한 보호막(222)을 성막한다. 게이트 단자부, 소스 단자부와 드레인 전극부 등에 컨텍트홀(contact hole:233)을 형성하기 위한 포토레지스트패턴을 사진제판으로 형성하고 이어서 CF4계 등의 가스를 이용한 드라이 에칭과 웨트 에칭법으로 컨텍트홀(233)을 형성한다. 에칭 완료 후 포토레지스트를 제거한다(도 5(a)).
그리고, ITO, SnO2, InZnO 등의 투명 도전막 또는 이것들의 적층 또는 혼합층으로 되는 투명 도전층을 보호막(222)상에 스퍼터, 증착, 도포, CVD, 인쇄법, 졸겔(sol-gel)법 등의 수법으로 형성하고 사진제판과 그것에 계속되는 웨트 또는 드라이 에칭 등에 의해 화소 전극(214), 상부 패드(215) 등의 소망의 패턴을 형성하여 TFT어레이가 형성된다(도 5(b)).
더욱이 도면으로 나타내지는 않았지만 TFT어레이상에 배향막을 형성하고 적어도 표면에 배향막과 커먼 전극을 형성한 대향 기판 과 마주 보게하여 양자 사이에 액정을 주입하여 액티브메트릭스액정 디스플레이를 형성한다. 이상의 공정에 의해 TFT어레이와 그것을 이용한 액정 디스플레이가 형성된다.
그런데 도 3(c)에 표시한 바와 같은 포토레지스트의 두께가 두꺼운 영역(A), 두께가 얇은 영역(B)과 포토레지스트가 제거된(두께가 실질적으로 제로인) 영역(C)을 가지는 포토레지스트패턴(219)를 형성하기 위해서는 포토마스크로서 이른바 하프 톤 마스크(half-tone mask)를 이용한다.
하프 톤 마스크로서는 차광막의 유무에 의해 노광기에서의 조사광을 투과 혹은 차단하는 2치화(値化) 처리에 더해서 중간적인 노광을 할 수 있는 포토마스크이다. 중간적인 노광은 조사광이 투과하는 투과부와 조사광이 투과하지 않는 차단부를 교호로 배열해서 투과 및 차단 패턴을 구성하고 이 투과 및 차단 패턴의 공간주파수를 노광기의 패턴 분해능력으로부터 충분히 높게 하는 것에 의해 얻을 수 있다. 노광기의 패턴분해 능력에는 투과 및 차단 패턴을 정확하게 노광할 수 없고 포토레지스트상에서는 투과 및 차단 패턴의 영역 전체가 중간적인 노광량으로 노광된다.
실제의 하프 톤 마스크의 패턴을 도 6과 도 7에 예시한다. 도 6의 마스크 패턴(SH1)은 노광기의 조사광을 차단하는 영역(A1)과 포토레지스트패턴(219)의 영역(B)에 대응하는 하프 톤 영역(B1)을 가지고 있고, 하프 톤 영역(B1)은 미세한 직사각형의 투과부를 복수개 펼쳐놓은 투과 및 차단 패턴에 의해 구성되어 있다. 노광기의 패턴 분해 능력에는 이 미세한 투과 및 차단 패턴을 묘화할 수 없기 때문에 하프 톤 영역(B1)전체가 약하게 노광되게 된다.
도 7의 마스크 패턴(SH2)은 노광기의 조사광을 차단하는 영역(A2)과 포토레지스트패턴(219)의 영역(B)에 대응하는 하프 톤 영역(B2)을 가지고 있고 하프 톤 영역(B2)은 스트라이프(stripe)상의 투과 및 차단 패턴으로부터 구성되어 있다. 역시 노광기의 패턴 분해 능력에는 이 미세한 투과 및 차단 패턴을 묘화하는 것은 할 수 없기 때문에 하프 톤 영역(B2)전체가 약하게 노광되게 된다.
도 6 또는 도 7의 하프 톤 마스크를 사용해서 형성한 포토레지스트 패턴의 두께는 도 8에 나타내는 모식도와 같게 된다. 도 8은 포토레지스트의 두께를 색의 농담으로 표현하고있고 색의 진한 부분은 포토레지스트의 두꺼운 영역을, 색의 얕 은 부분은 포토레지스트의 얕은 영역을 표현하고 있다. 또한 도 9는 도 6 또는 도 7의 하프 톤 마스크를 사용해서 노광을 행한 경우의 TFT어레이 표면에 있어서 노출량을 시뮬레이션(세이코 인스츠르먼트사제: LILE)한 결과이다. 결과는 하프 톤 마스크가 없는 경우의 노출량을 1로한 상대치로 나타내고 있다. 또한 시뮬레이션의 조건은 다음과 같다.
시뮬레이션 조건 :
노광파장 g선=0.436㎛
스텝퍼의 투영렌즈의 개구수 (NA)=0.1
조명계 코히어런스(coherence: σ)=0.5
도 8과 도 9로부터 분명한 바와 같이 영역(B)(하프 톤 영역(B1),(B2))의 포토레지스트의 두께는 영역(A)의 포토레지스트보다 얇게 되어 있다. 그러나, 영역(B)내에 있어서 포토레지스트 막두께의 균일성은 나쁘고 편차가 보인다.
따라서, 노광시의 노광량의 변동에 의해 영역(B)의 포토레지스트가 부분적으로 소실되어 버렸거나 반대로 영역(B)의 포토레지스트가 두껍게 너무 많이 남아 회화시의 포토레지스트 제거시간의 증가 또는 부분적인 포토레지스트의 제거불량이 생기거나 해서 산출률의 저하, 작업 중단(tact)의 증가를 불러오고 있다.
또한 한 장의 기판에 대해 복수의 하프 톤 마스크를 사용해서 노광을 하는 경우, 각 영역(B)의 노광량에 편차가 생기고 역시 포토레지스트의 부분적 소실, 포토레지스트 제거시간의 증가, 부분적인 포토레지스트의 제거불량등이 생기고 산출률의 저하, 작업 중단의 증가를 초래하고 있다.
이들 이유로부터 필연적으로 TFT어레이의 제조 코스트는 증가하고 포토레지스트 막두께의 불균일에서 TFT의 형태불량이 생기고 특히 TFT채널부 길이의 편차가 커져 표시특성이 나빠지고 있다.
본 발명은 이상과 같은 종래의 문제점에 착안하여 이루어진 것으로, 하프 톤 마스크를 사용해서 포토레지스트 패턴을 형성할 때 하프 톤 영역에서의 포토레지스트 막두께의 균일성을 높이고 고 산출률, 저 작업 중단율을 실현함과 동시에 TFT의 채널 길이의 편차를 제어하여 고품질의 표시를 얻는 것을 목적으로 한다.
[발명의 개시]
상기의 문제를 해결하기 위해 본 발명은 하프 톤 영역에의 포토마스크의 치수정도(精度)를 0.1㎛이하, 바람직하게는 0.05㎛이하로 설정함으로써 막 두께의 균일성을 높인다.
또 하프 톤 영역의 양단부의 포토마스크 형상을 변경해서 양단부의 노광량을 증가시킨다.
더욱이 한 장의 기판에 대해 복수의 하프 톤 마스크를 사용해서 노광을 하는 경우 이들 복수의 포토마스크 사이의 치수의 편차를 ±0.1㎛이하, 바람직하게는 0.05㎛이하로 설정함으로써 각 하프 톤 영역 사이에 포토레지스트의 막 두께가 동일하도록 한다.
도 1은 액티브 매트릭스액정 디스플레이의 회로 구성의 한 예를 나타낸 도면이다.
도 2는 도 1의 액티브 매트릭스 액정 디스플레이의 TFT어레이에 대해서 평면을 부분 확대해서 나타낸 도 2(a)와 도 2(a)의 X-X단면을 표현한 도 2(b)이다.
도 3은 도 2의 TFT어레이의 제조공정을 설명하는 도면이다.
도 4는 도 2의 TFT어레이의 제조공정을 설명하는 도면이며, 도 3에 계속하는 공정을 나타내는 도면이다.
도 5는 도 2의 TFT어레이의 제조공정을 설명하는 도면이며, 도 4에 계속하는 공정을 나타내는 도면이다.
도 6은 하프 톤 마스크의 패턴의 한 예를 표시한 도면이다.
도 7은 하프 톤 마스크의 패턴의 다른 예를 표현한 도면이다.
도 8은 포토레지스트의 막 두께분포를 설명하는 모식도이다.
도 9는 TFT어레이 표면에 있어 노광량을 시뮬레이션한 결과를 나타낸 도면이다.
도 10은 본 발명에 의한 TFT어레이의 제조공정을 설명하는 도면이다.
도 11은 본 발명에 의한 TFT어레이의 제조공정을 설명한 도면이며, 도 10에 계속하는 공정을 나타낸 도면이다.
도 12는 본 발명에 의한 TFT어레이의 제조공정을 설명한 도면이며, 도 11에 계속하는 공정을 나타낸 도면이다.
도 13은 투과 및 차단 패턴의 치수오차와 포토레지스트의 막 두께와의 관계를 설명하는 도면이다.
도 14는 본 실시의 형태에 의한 포토마스크의 패턴의 한 예를 표현한 도면이 다.
도 15는 본 실시의 형태에 의한 포토마스크의 패턴의 다른 예를 표현한 도면이다.
도 16은 본 발명의 제조방법에 있어 포토레지스트 패턴의 막 두께 분포를 설명하는 모식도이다.
도 17은 본 발명의 제조방법에 대해서 TFT어레이 표면에 있어 노광량을 시뮬레이션한 결과를 표현한 도면이다.
도 18은 공통배선구조의 액정 디스플레이에 대해서 회로구성을 설명하는 도면이다.
도 19는 도 18의 액티브 매트릭스액정 디스플레이의 TFT어레이에 대해서 평면을 부분확대해서 표시한 도 19(a)와 도 19(a)의 Y-Y단면을 표현한 도 19(b)이다.
도 20은 인-플레인-스위칭(In-Plane-switching)모드의 액정 디스플레이에 있어 TFT어레이를 설명하는 도면이다.
[발명을 실시하기 위한 최선의 형태]
이하 본 발명의 실시의 형태를 도면을 참조하여 설명한다.
실시의 형태 1
본 발명의 실시의 형태를 도 10, 도 11 과 도 12를 사용해서 상세하게 설명한다.
먼저, 제1 절연성기판(211)상의 제1 도전막을 성막(成膜)한다. 제1 도전막은 예를 들어 Cr, Al, Ti, Ta, Au, Ag, W, Mo, Mo-W, Cu등의 금속과 이들을 주성분으 로 하는 합금, 또는 이들의 적층으로 이루어지고 스퍼터, 증착, CVD, 인쇄법 등의 방법으로 성막한다. 이어서 사진제판에 이어 에칭법 등에 의해 게이트 배선(212)과 보유용량전극(221)등을 형성한다(도 10(a)).
이어서 플래즈마 CVD법 등의 각종 CVD법과 스퍼터법, 증착, 도포법 등에 의해 Si3N4 등 또는 이들의 물질로 화학량론 조성에 의해 약간 벗어나는 것 또는 그들의 조성물로부터 이루어지는 절연막(216)을 성막한다. 더욱이 플래즈마 CVD법 등의 각종 CVD법과 스퍼터법에 의해 불순물을 도핑하지 않은 또는 의도적으로 도핑했어도 그 불순물의 농도가 50ppm정도 이하 또는 실 사용전압조건의 암시(暗時)의 리크(leak)전류가 50pA를 넘지 않는 정도 이하로 도펀트(dopant)의 농도가 예비로 준비하고 있는 채널용 반도체층으로써 이용하는 a-Si : H막(수산화 비정질 실리콘막:217), 금속과의 컨텍트를 얻기 위한 인, 안티몬, 붕소 등의 불순물을 막 중에 원자비로 예를 들어 0.05%이상 존재시킨 고농도로 불순물을 도핑한 반도체층, 예를 들어 n+Si : H막과 마크로 크리스탈 n+Si층을 연속적으로 형성한다.(도면에서는 n+Si : H막(218)을 예시했다).
다음으로, 예를 들어 Cr, Al, Ti, Ta, Au, Ag, W, Mo, Mo-W, Cu 등의 금속과 이들을 주성분으로 하는 합금, 또는 이들의 적층으로 이루어지는 제2 도전막(220)을 성막한다(도 10(b)).
그 다음으로, 포토레지스트를 먼저 전면에 도포한다. 이어서 포토마스크를 이용한 노광에 의해 포토레지스트패턴(219)을 형성한다(도 10(c)). 포토레지스트패 턴(219)의 형상은 다음과 같이 한다.
먼저, 적어도 후에 화소 전극이 되는 부분의 일부 등 도전체층(220), n+Si : H막(218)과 a-Si : H막(217)을 제거하는 부분에 대해서는 포토레지스트를 형성하지 않는 영역(영역C)으로 한다. 또 적어도 후에 소스 전극과 드레인 전극이 되는 부분은 포토레지스트의 두께가 두꺼운 영역(영역A)으로 한다. 또한 TFT의 채널부(226)와 같이 후에 제2 도전체층(220)과 n+Si : H막(218)을 에칭해서 제거하고 a-Si : H막(217)을 남기고 싶은 부분에 있어서는 포토레지스트의 두께가 얇은 영역(영역B)으로 한다.
게이트 배선(212) 위와 서로 이웃하는 소스 배선간은 적어도 일부를 영역(C)으로서 도전체층(220), n+Si : H막(218)에 더해 a-Si :H막(217)도 제거하고 전기적으로 이웃하는 소스 배선간은 전기적으로 절연상태로(반도체층이 연속하지 않는 상태로)해 놓는 것이 바람직하다.
이것과 같이 경우에 따라 두께가 틀린 포토레지스트패턴을 형성하기 위해 하프 톤 마스크를 사용한다.
이하 이 하프 톤 마스크에 대해서 설명한다.
또 본 실시의 형태에서는 포지티브(positive)형의 포토레지스트를 사용하고 있지만 네가티브(negative)형의 포토레지스트이어도 기본적으로 같은 방법으로 포토레지스트 패턴을 형성하는 것이 가능하다.
먼저 포토레지스트가 없는 영역(C)을 형성하는 부분은 포토마스크상을 거의 투명한 상태로서 놔두고 충분하게 노광 빛을 투과시켜 포토레지스트가 현상시에 남 지 않도록 충분한 빛의 양을 비추게 설정한다. 이 결과 현상시에 포토레지스트는 전부 제거되어 포토레지스트가 존재하지 않는 영역(C)이 형성된다.
한편 포토레지스트의 두께의 두꺼운 영역(A)을 형성하는 부분은 노광 빛이 투과하지 않도록 포토마스크상에 Cr 등의 빛을 통과하지 않는 재료의 층을 충분한 두께로 형성해둔다. 이 결과 이 부분의 포토레지스트에는 노광시에 충분한 조사광을 맞지 않기 때문에 현상시에 포토레지스트가 충분한 두께로 남아있는 영역(A)을 실현할 수 있다.
포토레지스트의 두께가 얇은 영역(B)을 형성하는 부분은 포토마스크상에 노광 빛이 투과하는 투과부와 노광 빛이 투과하지 않는 차단부와를 교호로 설치하고 투과 및 차단 패턴을 구성한다. 이 투과 및 차단 패턴의 공간 주파수를 노광기의 패턴분해능력에 의해 충분히 높게 하는 것에 의해 영역(A)와 영역(C) 사이의 중간적인 노광량이 얻어질 수 있도록 한다.
포토마스크상에 노광 빛이 투과하는 영역, 투과하지 않는 영역 그리고 투과 및 차단패턴을 설치하는 것에 의해 영역(C), 영역(A), 영역(B)의 막 두께가 다른 3종류의 영역으로 되는 포토레지스트패턴을 형성할 수 있다.
노광량 또는 광량은 조사되는 빛강도 X시간으로 표시된다.
상기와 같이 포토마스크에 의한 노광량의 조정에 의해 현상시에 포토레지스트의 두께는 영역(A)＞영역(B)＞영역(C)(실질적으로 0)으로 되는 것이 실현된다.
그러나, 이미 도 8과 도 9에서 설명한 바와 같이 종래의 하프 톤 마스크를 사용해서 영역(A), 영역(B), 영역(C)을 형성한 경우 영역(B)의 포토레지스트의 막 두께의 균일성이 나쁘고 더욱이 노광시의 노광량의 변동에 의해 영역(B)에의 포토레지스트가 부분적으로 소실하거나 반대로 포토레지스트가 두껍게 남아 회화시의 포토레지스트 제거시간이 증가하거나 부분적으로 포토레지스트의 제거 불량이 생기거나 하고 있다.
더욱이, 한 장의 기판에 대해 복수의 하프톤 마스크를 사용해서 노광을 하는 경우, 각 영역(B)의 노광량에 편차가 생기고 역시 포토레지스트의 부분적 소실, 포토레지스트 제거시간의 증가, 부분적인 포토레지스트의 제거불량 등이 생기고 있다.
포토레지스트의 막 두께가 불균일하게 되는 원인의 하나는 투과 및 차단패턴의 치수정도에 있다.
도 6에 표시한 종래의 포토마스크(SH1)에 있어서 투과 및 차단 패턴은 길이(a), 폭(c)의 직사각형의 투과부와 길이(b), 폭(c)의 차광부를 교호로 배치해서 구성되어 있다. 이 투과 및 차단 패턴에 있어서 수치(a)에 오차가 생긴 경우의 영역(B) 중앙부에서의 포토레지스트의 막 두께를 도 13에 나타내고 있다. 일반적으로 마스크패턴의 치수 오차는 마스크를 패턴닝할 때 오버 에칭/언더 에칭(over etching/under etching)에 의해 생긴다. 따라서 치수(a)에 오차가 생긴 경우에도 치수(a)+(b)는 거의 일정하다고 생각할 수 있다. 따라서 도 13에 있어서는 치수(a)+(b)는 일정한 것으로 가정하고 있다.
치수(a)가 설계대로 오차가 없는 경우, 영역(B)의 포토레지스트의 막 두께는 영역(A)의 막 두께의 약 절반(0.5)이다. 치수(a)의 오차가 0.1㎛를 넘은 경우 영역(B)의 포토레지스트의 막 두께가 1.0, 다시 말하면 영역(A)와 동등하게 되거나 또는 포토레지스트의 막 두께가 0, 다시 말하면 영역(C)과 동등하게 되기도 한다.
종래의 일반적인 TFT어레이를 형성하기 위한 포토마스크의 치수오차는 ±0.1㎛보다 더 크기 때문에 투과 및 차단 패턴의 치수오차에 의해 영역(B)의 포토레지스트의 막 두께가 1.0, 다시 말하면 영역(A)과 동등하게 되거나 또는 포토레지스트의 막 두께가 0, 다시 말하면 영역(C)과 동등하게 되기도 한다. 이 때문에 영역(B)을 형성할 때 생산율 저하가 있다.
그래서, 본 실시의 형태에는 포토마스크의 적어도 투과 및 차단패턴의 치수 오차를 ±0.1㎛이하로 한다. 이것에 의해 영역(B)의 포토레지스트가 부분적으로 소실하거나 반대로 포토레지스트가 두껍게 남아서 회화시의 포토레지스트 제거시간이 증가하거나 부분적으로 포토레지스트의 제거불량이 생기는 것이 없게되고 생산율의 향상, 작업 중단율을 줄이는 것이 가능하게 된다.
더욱이 투과 및 차단패턴의 치수오차를 ±0.05㎛이하로 하는 것에 의해 영역(B)내의 포토레지스트의 막 두께 균일성은 한층 향상하고 노광시의 노광량과 계속하는 공정에서의 영역(B)의 레지스트 제거량에 편차가 생긴 경우에도 포토레지스트의 부분적 소실과 제거불량이 감소하고 크게 생산율 향상이 가능하게 된다.
또 한 장의 기판에 대해서 복수의 하프 톤 마스크를 사용해서 노광을 행하는 경우에는 이들 포토마스크의 투과 및 차단패턴의 치수 편차가 0.1μm이하가 되도록 복수의 포토마스크를 선택하고 이들의 포토마스크를 사용해서 노광을 행하는 것에 의해 복수의 영역(B) 사이의 막 두께의 편차를 제어할 수 있고 영역(B)의 포토레지스트가 부분적으로 소실하거나 반대로 부분적으로 포토레지스트의 제거불량이 생기거나 하는 것이 없어진다.
더욱이 복수의 마스크를 투과 및 차단패턴의 치수 편차가 ±0.05μm이하가 되도록 선택해서 사용하면 노광기의 노광량이 편차를 고려해도 복수의 노광 영역에 대해서 동일한 노광 조건으로 노광하는 것이 가능하게된다.
이와 같은 포토마스크를 사용해서 포토레지스트패턴(219)을 형성하고, 먼저 제2 도전체층(220)을 웨트 또는 드라이 에칭 등으로 에칭하고 소스 배선, 소스 전극과 드레인 전극을 형성한다. 이어서 n+Si : H막(218)과 a-Si : H막(217)을 에칭한다. 이 에칭은 예를 들어 염화수소(HCℓ)를 주성분으로 하는 가스와 CF4를 주성분으로 하는 가스, CF4와 O2의 혼합가스, SF6를 주성분으로 하는 가스 등으로 행한다. 이 결과 적어도 화소 전극이 되는 부분으로 동시에 빛을 투과시킬려고 하는 부분의 n+Si : H막(218)과 a-Si : H막 (217)은 제거된다. 또한 게이트 배선에 외부에서부터 신호를 입력하기 위해 TCP등과 접속하는 단자부(303)와 정전기방지를 위해 직접 또는 TFT와 저항을 사이에 두고 소스 배선과 단락하는 부분에 있어서는 이 공정에서 n+Si: H막(218)과 a-Si : H막(217)을 제거해도 좋다(도 11(a)).
이어서 산소플래즈마 등의 포토레지스트의 막 두께를 저감할 수 있는 플래즈마를 이용해서 회화를 하여 포토레지스트를 깍아서 영역(B)에서 포토레지스트를 제거한다(도 11(b)). 이때 영역(A)의 포토레지스트의 막 두께는 초기의 막 두께보다 얇아지지만 계속되는 에칭시에 에칭하지 않는 부분을 충분히 보호할 수 있도록 충 분한 두께를 보유해 놓는다. 또 n+Si : H막(218), a-Si : H막(217)을 제거할 때의 드라이에칭으로 영역(B)의 포토레지스트를 깍아도 좋다.
이때 상기 포토마스크패턴에 의해 노광된 영역(B)에서의 포토레지스트의 막 두께 균일성이 양호하기 때문에 포토레지스트 잔류물의 저감이 가능하게 되고 포토레지스트 제거의 생산율 향상, 포토레지스트 제거 중단율의 단축이 가능하게 된다. 또한 영역(B)의 포토레지스트의 제거후의 영역(A)의 포토레지스트의 형상이 양호하게 되고 TFT채널부(226)의 제2 도전층(220)의 제거를 정확하게 행할 수 있고, 따라서 특히 TFT의 채널 길이의 제어가 손쉬워져 표시품질의 향상이 가능하게 된다.
또 고전압의 정전기에 대한 보호를 위해 표시부 이외에 TFT를 형성하는 경우, 이 TFT와 표시부의 TFT의 영역(B)을 형성하는 마스크패턴을 동등하게 하는 것에 의해 레지스트 막 두께를 동등하게 하는 것이 가능하게 되고 생산율 향상이 가능하다.
이어서 영역(B)의 포토레지스트를 제거한 것에 의해 노출한 부분, 적어도 TFT채널부(226)의 제2 도전체층(220)을 웨트 또는 드라이 에칭 등으로 에칭한다.
그 다음 적어도 TFT채널부(226)의 n+Si : H막(218)을 드라이 에칭 등으로 제거하고 마지막에는 포토레지스트(219)를 박리하는 것으로 소정의 패턴을 형성한다(도 11(c)).
그 후 Si3N4 와 SiO2 등 또는 이들의 혼입물과 적층물로 되는 절연막으로 형성한 보호막(222)을 성막한다. 게이트 단자부, 소스 단자부와 드레인 전극부 등에 컨텍트홀(233)을 형성하기 위한 포토레지스트패턴을 사진제판으로 형성하고 이어서 CF4계 등의 가스를 이용한 드라이에칭과 웨트에칭법으로 컨텍트홀(233)을 형성한다. 에칭 완료 후 포토레지스트를 제거한다(도 12(a)).
이어서 ITO, SnO2, InZnO 등의 투명 도전막 또는 이들의 적층 또는 혼합층으로 되는 투명 도전층을 보호막(222)상에 스퍼터, 증착, 도포, CVD, 인쇄법, 졸겔법 등의 방법으로 형성하고 사진제판과 그것에 이어지는 웨트 또는 드라이 에칭 등에 의해 화소 전극(214), 상부패드(215) 등의 소망의 패턴을 형성하고 TFT어레이가 형성된다.(도 12(b))
더욱이 도면에 나타내지는 않았지만, TFT어레이상에 배향막을 형성하고 적어도 표면에 배향막과 커먼 전극을 형성한 대향기판과 마주 보게 하여 양자의 사이에 액정을 주입하여 액티브매트릭스 액정 디스플레이를 형성한다. 이상의 공정에 의해 TFT어레이와 그를 이용한 액티브 매트릭스 액정 디스플레이가 형성된다.
실시의 형태2
실시의 형태1에서는 포토마스크의 투과 및 차단 패턴의 치수오차가 ±0.1㎛이하, 바람직하게는 ±0.05㎛가 되게 해서 영역(B)내의 막 두께의 균일성을 높였다. 또한 한 장의 기판에 대해서 복수의 하프 톤 마스크를 사용해서 노광을 행하는 경우에는 이들 복수의 포토마스크를 투과 및 차단 패턴의 치수 편차가 ±0.1㎛이하, 바람직하게는 ±0.05㎛가 되도록 선택하는 것에 의해 동일한 노광 조건에서 노광을 행하여 노광기의 노광량이 분산되었다고 해도 복수의 영역(B) 사이에의 막 두께의 편차는 제어되어 포토레지스트가 부분적으로 소실하거나 부분적으로 포토레지스트의 제거불량이 생기거나 하는 것을 방지했다.
본 실시의 형태는 투과 및 차단 패턴을 보정하는 것에 의해 영역(B)내에 있어서의 포토레지스트의 막 두께의 편차를 막는 것을 목적으로 한다.
본 실시의 형태에 의한 포토마스크의 패턴(SH3)를 도 14에 표시한다.
도 14의 마스크패턴(SH3)은 노광기의 조사광을 차단하는 영역(A3)과 포토레지스트패턴(219)의 영역(B)에 대응하는 하프 톤 영역(B3)을 가지고 있고 하프 톤 영역(B3)이 복수의 직사각형의 투과부와 차단부와를 교호로 배치한 투과 및 차단 패턴으로 구성되어 있는 점에서 도 6에 나타낸 종래의 마스크 패턴(SH1)과 동일하다. 그러나 종래의 마스크 패턴(SH1)에는 도 8과 도 9에 나타낸 바와 같이 특히 영역(B)의 단부 부근에서 노광량이 부족하고 포토레지스트의 막 두께가 두껍게 되어 버리고 마는 문제가 있었다.
그런 까닭에 본 실시의 형태에서는 복수이 투과부중에서 양단부에 위치하는 투과부(PE1)의 면적을 다른 투과부보다도 크게 했다.
양단의 투과부(PE1)는 각각 길이(a1), 폭(c1)이며 옆의 투과부(PE2)는 길이(a2), 폭(c2)이다.
투과부(PE1)의 길이(a1)와 투과부(PE2)의 길이(a2)를 a1＞a2로 하면 투과부의 면적은 PE1＞PE2가 되어 포토마스크 패턴의 영역(B)의 양단부의 노광량을 증가시키는 것이 가능하다. 특히 a2+0.1㎛＜a1＜a2+0.5㎛의 범위라면 포토마스크 패턴을 제조 정도의 범위내로 포토마스크를 형성할 수 있고 동시에 영역(B)전체의 노광 량의 균일성을 양호하게 할 수 있다. 예를 들어 a1=a2+0.25㎛등을 들 수 있다.
또한 투과부(PE1)의 폭(c1)과 투과부(PE2)의 폭(c2)을 c1＞c2로 하면 투과부의 면적은 PE1＞PE2가 되어 영역(B)의 양단부의 노광량을 증가시키는 것이 가능하다. 특히 c2+0.1㎛＜c1＜c2+0.5㎛의 범위 내라면 포토마스크 패턴의 제조 정도의 범위 내에서 포토마스크를 형성할 수 있고 또 영역(B)전체의 노광량의 균일성을 양호하게 할 수 있다. 예를 들어 c1=c2+0.6㎛등이 있다.
또한 포토마스크 패턴의 가장자리부근과 투과부(PE1)과의 거리(b1)와 투과부(PE1)와 투과부(PE2) 사이 차광부의 길이(b2)를 b2＞b1으로 하면 영역(B)의 가장자리부근에서 투과부의 차지 비율이 커지기 때문에 노광량을 증가 시킬 수 있다. 특히 b1+0.1㎛＜b2＜b1+0.5㎛의 범위 내라면 포토마스크 패턴의 제조 정도의 범위 내로 포토마스크를 형성할 수 있고 또 영역(B)전체의 노광량의 균일성을 양호하게 할 수 있다. 예를 들어 b2=b1+0.25㎛등이 있다.
이상 기술한 바와 같이 마스크패턴의 형상을 영역(B)의 단부에 가까워질 정도로 투과부의 비율이 커지게 되도록 설정함으로써 영역(B)의 단부 근방에의 노광량을 증가시키고 영역(B)전체의 노광량의 균일성을 양호하게 할 수 있다.
또한 영역(B)의 노광량을 균일하게 하기 위한 포토마스크의 패턴으로서는 상기한 3개의 패턴이 고려되며, 이 중 어느 하나를 이용하는 것으로 포토레지스트의 막 두께의 균일화가 이루어지나 2개 이상의 조합을 이용하면 더욱 더 균일성을 향상시킬 수 있다.
상기의 포토마스크를 사용해서 형성되는 포토레지스트의 두께는 영역 A＞영 역B＞영역C로 설정할 수 있고 또 노광된 포토레지스트의 막 두께의 균일성은 양호하게 된다.
또한 동일 기판 내에 형성되는 각 영역(B)에 대해서는 마스크 패턴의 치수(a1), (a2), (b1), (b2), (c1), (c2)의 크기가 같은 정도인 하프 톤 마스크를 사용하는 것으로 동일 기판 내에 형성되는 영역(B)의 포토레지스트의 막 두께의 균일성이 양호하게된다.
또한 이들 포토마스크의 투과 및 차단 패턴의 보정은 각 화소의 TFT의 영역(B)뿐 아니라 정전기에 대한 보호를 위하여 TFT를 이용하여 형성되는 소자 등의 형성시에도 응용할 수 있고, 마찬가지로 포토레지스트의 막 두께의 균일성을 양호하게 하는 것이 가능하다.
그리고, 상기 소자와 각 화소의 TFT등의 동일 기판 내에 형성되는 각 영역(B)의 크기를 같은 정도로 하는 것에 의해 영역(B)의 포토레지스트 제거의 균일성이 향상하고 포토레지스트의 부분적 소실과 포토레지스트의 부분적 제거불량을 방지할 수 있고 생산율의 향상을 기대할 수 있다.
더욱이 이들 상기 소자와 각 화소의 TFT등의 동일 기판 내에 형성되는 각 영역(B)에 대해서 마스크 패턴의 치수(a1), (a2), (b1), (b2), (c1), (c2)의 크기가 같은 정도인 하프 톤 마스크를 사용하는 것에서 동일 기판 내에 형성되는 영역(B)의 포토레지스트의 막 두께 의 균일성이 양호하게 된다.
실시의 형태3
실시의 형태1과 실시의 형태2와는 다른 형상의 하프 톤 마스크를 이용해서 영역(B)을 형성하는 것도 가능하다.
도 7에 표시한 종래의 포토마스크(SH2)에 있어서 영역(B)을 형성하기 위한 투과 및 차단 패턴은 포토마스크의 전 길이에 걸쳐 소정의 폭(d)을 갖는 투과부와 포토마스크의 전 길이에 걸쳐 소정의 폭(e)을 갖는 차단부를 교호로 설치한 스트라이프 형상이다.
이 투과 및 차단 패턴에 있어서 투과부의 폭(d)에 치수의 오차가 생겼을 경우 영역(B)중앙부에서와 포토레지스트의 막 두께는 도 13과 같이 된다. 여기서 폭(d)+(e)는 일정하다고 가정했다. 폭(d)의 치수가 설계대로 오차가 없을 경우 영역(B)의 포토레지스트의 막 두께는 영역(A)의 막 두께의 약 절반(0.5)이다. 폭(d)의 오차가 0.1㎛를 넘었을 경우 영역(B)의 포토레지스트의 막 두께가 1.0, 즉 영역(A)과 동등하게 되거나 또는 포토레지스트의 막 두께가 0, 즉 영역(C)과 동등하게 되거나 한다.
종래의 일반적인 TFT어레이를 형성하기 위한 포토마스크의 치수 오차는 ±0.1㎛보다도 크기 때문에 투과 및 차단 패턴의 치수 오차에 의해 영역(B)의 포토레지스트의 막 두께가 1.0, 즉 영역(A)과 동등하게 되거나 또는 포토레지스트의 막 두께가 0, 즉 영역(C)과 동등하게 되거나 한다. 이 때문에 영역(B)을 형성할 때의 생산율 저하가 생기고 있다.
그래서 본 실시의 형태에서는 포토마스크의 적어도 투과 및 차단 패턴의 치수 오차를 ±0.1㎛이하로 한다. 이것에 의해 영역(B)의 포토레지스트가 부분적으로 소실하거나 반대로 포토레지스트가 두껍게 남아서 회화시의 포토레지스트 제거시간이 증가하거나 부분적으로 포토레지스트의 제거불량이 생기거나 하는 것이 없어지고 생산율의 향상, 작업 중단의 단축을 꾀하는 것이 가능하게 된다. 더욱이 투과 및 차단 패턴의 치수 오차를 ±0.05㎛이하로 하는 것에 의해 영역(B)내의 포토레지스트의 막 두께 균일성은 한층 향상해 노광시의 노광량과 계속하는 공정에의 영역(B)의 레지스트 제거량에 편차가 생긴 경우에도 포토레지스트의 부분적 소실과 제거불량은 없고 대폭적인 생산율 향상이 가능하게 된다.
더욱이 한 장의 기판에 대해서 복수의 하프 톤 마스크를 사용해서 노광을 행하는 경우에는 이들 포토마스크의 투과 및 차단 패턴의 인접하는 한 쌍의 투과부와 차광부의 폭(d)+(e)의 치수의 편차가 ±0.1㎛하가 되게 복수의 포토마스크를 선택해 이들의 포토마스크를 사용해서 노광을 행하는 것에 의해 복수의 영역(B)간의 막 두께의 편차를 제어할 수 있고 영역(B)의 포토레지스트가 부분적으로 소실하거나 반대로 부분적으로 포토레지스트의 제거불량이 생기거나 하는 것이 없어진다. 더욱이 복수의 포토마스크를 투과 및 차단패턴의 치수의 편차가 ±0.05㎛이하가 되도록 선택해서 사용한다면 노광기의 노광량이 분산하는 것을 고려해도 복수의 노광영역에 대해서 동일한 노광 조건으로 노광하는 것이 가능하게 된다.
실시의 형태4
실시의 형태 3에서는 포토마스크의 투과 및 차단 패턴의 치수 오차가 ±0.1㎛이하, 바람직하게는 ±0.05㎛이하가 되게 해서 영역(B)내의 막 두께의 균일성을 높였다. 또한 한 장의 기판에 대해서 복수의 하프 톤 마스크를 사용해서 노광을 행하는 경우에는 이들 복수의 포토마스크를 투과 및 차단 패턴의 치수의 편차가 ±0.1㎛이하, 바람직하게는 0.05㎛이하가 되게 선택하는 것에 의해 동일한 노광 조건에서 노광을 행하여 노광기의 노광량이 고르지 못하다 하더라도 복수의 영역(B)사이에서의 막 두께의 편차가 억제되어 포토레지스트가 부분적으로 소실하거나 부분적으로 포토레지스트의 제거불량이 생기거나 하는 것을 방지했다.
본 실시의 형태는 투과 및 차단 패턴을 보정하는 것에 의해 영역(B)내에 있어서 포토레지스트의 막 두께의 편차를 억제하는 것을 목적으로 한다.
본 실시의 형태에 의한 포토 마스크의 패턴(SH4)을 도 15에 나타낸다.
도 15의 마스크 패턴(SH4)은 노광기의 조사광을 차단하는 영역(A4)과 포토레지스트 패턴(219)의 영역(B)에 대응하는 하프 톤 영역(B4)을 가지며 하프 톤 영역(B4)이 포토마스크의 전 길이에 걸쳐 소정의 폭(d)을 가지는 투과부와 소정의 폭(e)을 가지는 차단부를 교호로 설치한 스트라이프 형상의 투과 및 차단 패턴으로 구성되는 점에서 도 7에 도시한 종래의 마스크 패턴(SH2)과 동일하다. 그러나 종래의 마스크 패턴(SH2)에는 도 8과 도 9에 나타낸 바와 같이 특히 영역(B)의 단부 부근에서 노광량이 부족해 포토레지스트의 막 두께가 두껍게 되어버리는 문제가 있었다.
그래서 본 실시의 형태에서는 스트라이프 형상의 투과부의 양단부에 보정 패턴으로서 돌기부(PR1), (PR2), (PR3), (PR4)를 설치해 영역(B)의 양단부에서의 노광량을 증가시킨다.
각 돌기부(PR1), (PR2), (PR3), (PR4)의 투과부에서의 돌출량은 f, 폭은 g이며 각 돌기부에서 포토마스크 단부까지의 수치는 h이다.
이때 d＜e, f＞0.1㎛, g
Figure 112007073113017-pct00001
0.5㎛, h＞0.5㎛가 되도록 투과 및 차단 패턴을 형성한다. 돌기부(PR1), (PR2), (PR3), (PR4)를 스트라이프 형상의 투과부의 양단에 설치한 것에서 영역(B)의 양단부의 노광량을 증가할 수 있다. 특히 e-0.5㎛
Figure 112007073113017-pct00002
d
Figure 112007073113017-pct00003
e-0.1㎛, 0.1㎛＜f＜1.0㎛, g＞0.5㎛, 0.5㎛＜h＜2.0㎛의 범위에 있다면 포토마스크 패턴의 제조정도의 범위 내에서 포토마스크를 형성할 수 있고 또 영역(B)전체의 노광량의 균일성을 양호하게 할 수 있다.
예를 들어 d=1.1㎛ e=1.4㎛, f=0.3㎛, g=1.8㎛, h=0.9㎛ 등이 있다. 더욱이 스트라이프 형상의 차광부 길이를 스트라이프 형상의 투과부의 길이 보다도 길게 해서 스트라이프 형상 차광부의 양단이 수치(k)만큼 스트라이프 형상 투과부의 단부 보다도 튀어나오게끔 하는 것에 의해 더욱 더 균일한 노광량 분포를 얻을 수 있다. 이때 0.1㎛＜k＜0.5㎛의 범위 내에서 포토마스크 패턴을 형성한다.
투과부의 돌기부(PR1), (PR2), (PR3), (PR4)를 설치하는 것에 더하여 차광부를 튀어나오게 하는 것에 의해 더욱 영역(B)의 포토레지스트의 막 두께의 균일성이 양호하게되고 포토레지스트 제거의 생산율의 향상, 포토레지스트 제거의 작업 중단의 단축이 가능하게 된다. 또 영역(B)의 포토레지스트의 막 두께 균일성이 양호하게 되기 때문에 영역(B)의 포토레지스트를 제거한 후의 영역(A)의 제2 도전막의 형상이 양호하게 되고 특히 TFT의 채널 길이의 제어가 쉽게 되어 표시품질의 향상이 가능하게 된다.
도 15의 하프 톤 마스크를 사용해서 형성한 포토레지스트 패턴의 두께는 도 16에 표시하는 모식도와 같게 된다. 도 16은 포토레지스트의 두께를 색의 짙음과 옅음으로 표시하고 있고 색이 진한 부분은 포토레지스트의 두꺼운 영역을, 색이 옅은 부분은 포토레지스트의 얇은 영역을 표현하고 있다. 또한 도 17은 도 15의 하프 톤 마스크를 사용해서 노광을 행했을 경우의 TFT어레이 표면에 있어서 노광량을 시뮬레이션(세이코 인스트루먼트사제: LILE)한 결과이다. 결과는 하프 톤 마스크가 없는 경우의 노광량을 1로 한 상대치로 표시하고 있다. 또한 시뮬레이션의 조건은 다음과 같다.
시뮬레이션 조건 :
노광 파장 g선=0.436㎛
스텝퍼의 투영 렌즈의 개구수(NA)=0.1
조명계 코히어런스( σ)=0.5
도 8과 도 9에 나타낸 종래의 포토마스크와 비교해서 명확하게 영역(B) 양단에서의 노광량이 균일하게 되어 있고 영역(B)내의 막 두께의 균일성이 향상하고 있다.
실시의 형태5
상기 실시의 형태1 내지 실시의 형태4에서는 보유용량(105)이 화소 전극(214)과 인접하는 화소의 게이트 배선(212)(보유용량전극(221)을 겸하고 있다)와의 사이에서 형성된다. 이른바, 세슘 온 게이트(Cs On gate)구조에 관하여 설명했지만 보유용량 전극의 게이트 배선과는 달리 형성한 공통 배선 구조로써도 좋다. 공통 배선 구조는 게이트 신호의 지연이 생기기 어렵고 유리하다.
공통 배선 구조의 TFT어레이에 대해서 회로도를 도 18에 나타낸다. 여기서 보유용량(105)은 공통 배선(120)에 접속되어 있다. 또한 각 공통 배선(120)은 공통 배선 유도선(121)에 접속되어 있다. 커먼 전압은 공통 배선 유도선에 접속되어 있는 공통 배선 단자(123)를 거쳐 외부로부터 인가된다. 그외의 부분의 기능과 도면의 참조번호는 도 1과 같기 때문에 설명은 생략한다.
도 18에 나타낸 바와 같은 공통 배선 구조의 액정 디스플레이에 있어서 TFT어레이는 예를 들어 도 19에 나타낸 바와 같은 평면과 단면구조를 갖는다.
도 18과 도 19에 나타낸 바와 같이 공통 배선 구조를 갖는 경우에는 게이트 배선과 평행하게 인출되는 공통 배선(120)(도 19의 보유용량 전극(221))과 각 공통 배선(120)을 종합하여 게이트 배선(101)(도 19의 게이트 배선(212))과 수직으로 뻗는 공통 배선 인출선(121)이 필요하게 된다. 공통 배선(120)(보유용량 전극(221))은 게이트 배선(101)(게이트 배선(212))과 같은 재료임과 동시에, 결국 제1 도전막으로 형성하는 것이 제일 바람직하고 공통 배선 인출선(121)은 적어도 게이트 배선(101)과 교차하는 부분(124)(도 18 참조)에 있어서는 게이트 배선(101)과는 다른 층의 재료, 예를 들어 소스 배선과 동일한 제2 금속층으로 형성한다. 공통 배선 인출선(121)중에서 게이트 배선(101)과 교차하는 부분 이외는 게이트 배선(101)과 같은 재료임과 동시에, 결국 제1 도전막으로 형성해도 좋다.
실시의 형태6
실시의 형태1 내지 실시의 형태5에 있어서는 액정에 전압을 인가하는 커먼 전극이 대향기판에 있을 경우에 대해서 설명했지만 광 시야 각을 실현할 수 있는 인-플레인-스위칭(In-Plane-switching)모드의 액정 디스플레이 등, TFT어레이에 액 정에 전계를 인가하기 위한 모든 전극이 있는 경우에 관해서도 적용할 수 있다. 이 경우에는 예를 들어 화소 전극(214)은 투명 도전막일 필요는 없고 Cr 등의 금속이어도 좋다. 본 실시 형태의 TFT어레이의 평면도를 도 20에 나타낸다. 여기서 도면의 참조번호에 대해서는 도 2, 도 19와 같은 것을 사용하고 있다. 본 실시의 형태에서는 커먼 전극(228)도 TFT어레이에 설치되어 있고 화소 전극(214)과 커먼 전극(228) 사이의 전위차에 의해 액정이 구동된다.
도 20(a)에 나타내는 TFT어레이에는 게이트 배선(212)과 공통 배선(227)이 도 10(a)에 나타내는 공정에 의해 동일 층으로부터 형성되어 소스배선(224)과 드레인 전극(220)이 도 11(c)에 나타내는 공정에 의해 동일 층으로부터 형성된다. 그 후 화소 전극(214)과 커먼 전극(228)이 도 12(b)에 나타내는 공정에 의해 동일 층으로부터 형성된다. 화소 전극(214)과 커먼 전극은 컨텍트홀(233)을 거쳐서 드레인 전극(220)과 공통 배선(227)에 각각 접속된다.
도 20(b)에 나타내는 TFT어레이에는 게이트 배선(212)과 공통 배선(227)을 도 10(a)에 나타내는 공정에 의해 동일 층에서 형성하고 그 후 소스 배선(224), 화소 전극(214)과 커먼 전극(228)을 도 11(c)에 나타내는 공정에 의해 동일 층에서 형성할 수 있다.
실시의 형태7
실시의 형태1 내지 실시의 형태6에 있어서는 반도체층은 a-Si이었으나 Poly-Si이어도 좋다.
이상과 같이 본 발명에 의하면 TFT의 채널부를 형성하기 위한 포토레지스트의 두께를 제어하기 위해 포토마스크의 치수 정도(精度) 특히 하프 톤 노광을 행하기 위한 투과 및 차단 패턴의 치수 정도를 향상시키는 것과 함께 투과 및 차단 패턴의 형상을 연구함으로써 포토레지스트의 막 두께 균일성, 막 두께 형성의 재현성을 향상시킬 수 있고 생산율의 향상, 코스트 저하가 가능하게 된다. 또 TFT의 채널 길이 변화를 제어할 수 있기 때문에 표시품질 향상을 실현할 수 있다.

Claims (21)

  1. 피에칭막 상에 포토레지스트를 도포하는 공정과 이 포토레지스트를 포토마스크를 이용해서 노광, 현상하는 것에 의해 소정의 패턴을 가지는 포토레지스트 패턴을 형성하는 공정과 이 포토레지스트 패턴을 이용해서 피에칭막의 에칭을 행하는 공정과 이 포토레지스트 패턴의 일부를 제거하는 공정과 이 일부를 제거한 포토레지스트 패턴을 이용해 피에칭막의 에칭을 행하는 공정으로 이루어지는 TFT어레이의 제조방법에 있어서,
    상기 포토마스크가 상기 노광시의 노광기의 조사광을 상기 포토레지스트 패턴의 일부를 제거하는 공정에서 레지스트 패턴이 잔존하는 조사광 광량까지 차단하는 영역(A)*과
    상기 노광시의 노광기의 조사광을, 상기 현상시에 포토레지스트를 제거할 수 있는 조사광 광량까지 투과시키는 영역(C)*과
    노광기의 해상능력 이하의 치수인 투과 및 차단 패턴을 갖는 것에 의해 상기 노광시의 조사광 광량이 상기 영역(A)*과 상기 영역(C)*의 중간이 되는 영역(B)*을 갖추고,
    상기 투과 및 차단패턴이 짧은 방향으로 소정의 길이와 긴 변 방향으로 폭을 가지는 직사각형상의 투과부를 상기 짧은 변 방향으로 적어도 3개 이상 배치한 사다리형상이며,
    상기 투과 패턴의 치수 정도가 설계값에 대하여 -0.1㎛에서 +0.1㎛이하의 치수 오차 범위인 것을 특징으로 하는 TFT어레이의 제조방법.
  2. 제1항에 있어서, 상기 투과 패턴의 치수 정도가 설계값에 대하여 -0.05㎛에서 +0.05㎛이하의 치수 오차 범위인 것을 특징으로 하는 TFT어레이의 제조방법.
  3. 피에칭막 상에 포토레지스트를 도포하는 공정과 이 포토레지스트를 포토마스크를 이용해서 노광, 현상하는 것에 의해 소정의 패턴을 가지는 포토레지스트 패턴을 형성하는 공정과 이 포토레지스트 패턴을 이용해서 피에칭막의 에칭을 행하는 공정과 이 포토레지스트 패턴의 일부를 제거하는 공정과 이 일부를 제거한 포토레지스트 패턴을 이용해서 피에칭막의 에칭을 행하는 공정으로 이루어지는 TFT어레이의 제조 방법에 있어서,
    상기 포토마스크가 상기 노광시의 노광기의 조사광을 상기 포토레지스트 패턴의 일부를 제거하는 공정에서 레지스트 패턴이 잔존하는 조사광 광량까지 차단하는 영역(A)*과
    상기 노광시의 노광기의 조사광을 상기 현상시에 포토레지스트가 제거 가능한 조사광 광량까지 투과시키는 영역(C)*과
    노광기의 해상능력 이하의 수치인 투과 및 차단 패턴을 가지는것에 의해 상기 노광시의 조사광 광량이 상기 영역(A)*과 상기 영역(C)*의 중간이 되는 영역(B)*를 갖추고,
    상기 투과 및 차단 패턴이 짧은 변 방향으로 소정의 길이와 긴 변 방향으로 폭을 가지는 직사각형상의 투과부를 상기 짧은 변 방향으로 적어도 3개 이상 배치한 사다리형상이며,
    상기 투과 및 차단 패턴의 양단부에 위치하는 투과부의 면적이 그 외의 투과부의 면적보다도 크게 되어 있는 것을 특징으로 하는 TFT어레이의 제조방법.
  4. 제1항, 제2항 또는 제3항 중 어느 한 항에 있어서, 상기 투과 및 차단 패턴의 양 단부에 위치하는 투과부의 길이가 그 외의 투과부의 길이보다도 크게 되어 있는 것을 특징으로 하는 TFT어레이의 제조 방법.
  5. 제1항, 제2항 또는 제3항 중 어느 한 항에 있어서, 상기 투과 및 차단 패턴의 양 단부에 위치하는 투과부의 길이가 그 외의 투과부의 길이보다도 0.1∼0.5㎛ 크게 되어 있는 것을 특징으로 하는 TFT어레이의 제조방법.
  6. 제1항, 제2항 또는 제3항 중 어느 한 항에 있어서, 상기 투과 및 차단 패턴의 양 단부에 위치하는 투과부와 포토마스크 패턴의 가장자리 부근의 거리가 상기 투과 및 차단 패턴의 양 단부에 위치하는 투과부와 서로 이웃하는 투과부와의 사이의 거리보다도 적게 되어 있는 것을 특징으로 하는 TFT어레이의 제조방법.
  7. 제1항, 제2항 또는 제3항 중 어느 한 항에 있어서, 상기 투과 및 차단 패턴의 양단부에 위치하는 투과부와 포토마스크 패턴의 단변과의 거리가 상기 투과 및 차단 패턴의 양단부에 위치하는 투과부와 서로 이웃하는 투과부와의 사이의 거리보다도 0.1∼0.5㎛ 작게 되어 있는 것을 특징으로 하는 TFT어레이의 제조방법.
  8. 제1항, 제2항 또는 제3항 중 어느 한 항에 있어서, 상기 투과 및 차단 패턴의 양 단부에 위치하는 투과부의 폭이 그 외의 투과부의 폭보다도 크게 되어 있는 것을 특징으로 하는 TFT어레이의 제조방법.
  9. 제1항, 제2항 또는 제3항 중 어느 한 항에 있어서, 상기 투과 및 차단 패턴의 양 단부에 위치하는 투과부의 폭이 그 외의 투과부의 폭 보다도 0.1∼0.5㎛ 크게 되어 있는 것을 특징으로 하는 TFT어레이의 제조방법.
  10. 피에칭막 상에 포토레지스트를 도포하는 공정과 이 포토레지스트를 포토마스크를 이용해서 노광 현상하는 것에 의해 소정의 패턴을 가지는 포토레지스트 패턴을 형성하는 공정과 이 포토레지스트 패턴을 이용하여 피에칭막의 에칭을 행하는 공정과 이 포토레지스트 패턴의 일부를 제거하는 공정과 이 일부를 제거한 포토레지스트 패턴을 이용해 피에칭막의 에칭을 행하는 공정으로 아루어지는 TFT어레이의 제조방법에 있어서,
    상기 포토마스크가 상기 노광시의 노광기의 조사광을 상기 포토레지스트 패턴의 일부를 제거하는 공정으로 레지스트 패턴이 잔존하는 조사광 광량까지 차단하는 영역(A)*과
    상기 노광시의 노광기의 조사광을 상기 현상시에 포토레지스트가 제거 가능한 조사광 광량까지 투과되는 영역(C)*과
    노광기의 해상능력 이하의 치수인 투과 및 차단 패턴을 가지는 것에 의해 상기 노광시의 조사광 광량이 상기 영역(A)*과 상기 영역(C)*의 중간이 되는 영역(B)*을 구비하고,
    상기 투과 및 차단패턴이 포토마스크의 전 길이에 걸쳐 짧은 변 방향으로 소정의 폭(d)을 갖는 직사각형상의 투과부와 짧은 변 방향으로 소정의 폭(e)을 갖는 직사각형상의 차광부를 교호로 설치한 스트라이프 형상이며,
    상기 투과부의 치수정도가 설계값에 대하여 -0.1㎛에서 +0.1㎛이하의 치수 오차 범위인 것을 특징으로 하는 TFT어레이의 제조방법.
  11. 제10항에 있어서, 상기 투과부의 치수정도가 설계값에 대하여 -0.05㎛에서 +0.05㎛이하의 치수 오차 범위인 것을 특징으로 하는 TFT어레이의 제조방법.
  12. 피에칭막 상의 포토레지스트를 도포하는 공정과 이 포토레지스트를 포토마스크를 이용해서 노광, 현상하는 것에 의해 소정의 패턴을 가지는 포토레지스트 패턴을 형성하는 공정과 이 포토레지스트 패턴을 이용해서 피에칭막의 에칭을 행하는 공정과 이 포토레지스트 패턴의 일부를 제거하는 공정과 이 일부를 제거한 포토레지스트 패턴을 이용하여 피에칭막의 에칭을 행하는 공정으로 이루어지는 TFT어레이의 제조 방법에 있어서,
    상기 포토마스크가 상기 노광시의 노광기의 조사광을 상기 포토레지스트 패턴의 일부를 제거하는 공정으로 레지스트 패턴이 잔존하는 조사광 광량까지 차단하는 영역(A)*과
    상기 노광시의 노광기의 조사광을 상기 현상시에 포토레지스트가 제거 가능한 조사광 광량까지 투과시키는 영역(C)*과
    노광기의 해상능력이하의 치수인 투과 및 차단 패턴을 가지는 것에 의해 상기 노광시의 조사광 광량이 상기 영역(A)*과 상기 영역(C)*의 중간이 되는 영역(B)*를 갖추고,
    상기 투과 및 차단 패턴이 포토마스크의 전 길이에 걸쳐 짧은 변 방향으로 소정의 폭(d)을 갖는 직사각형상의 투과부와 짧은 변 방향으로 소정의 폭(e)을 갖는 직사각형상의 차광부를 교호로 설치한 스트라이프 형상이며,
    상기 투과부의 단부 부근에 돌기부가 설치되는 것에 의해 단부 부근의 투과부의 면적이 넓혀져 있는 것을 특징으로 하는 TFT어레이의 제조 방법.
  13. 제12항에 있어서, 상기 돌기부가 상기 투과부로부터 凸형으로 0.1∼0.5㎛ 돌출되어 있는 것을 특징으로 하는 TFT어레이의 제조방법.
  14. 제12항에 있어서, 상기 돌기부의 폭이 0.5∼2㎛이며 상기 투과부로부터 凸형으로 0.1∼0.5㎛ 돌출되어 있는 것을 특징으로 하는 TFT어레이의 제조 방법.
  15. 제14항에 있어서, 상기 돌기부가 상기 투과부의 단부로부터 1∼3㎛의 위치에 형성되는 것을 특징으로 하는 TFT어레이의 제조방법.
  16. 제15항에 있어서, 상기 차광부의 길이가 상기 투과부의 길이보다도 길고 차 광부의 양단이 투과부의 양단보다도 돌출되어 있는 것을 특징으로 하는 TFT어레이의 제조 방법.
  17. 제15항에 있어서, 상기 차광부의 길이가 상기 투과부의 길이 보다도 길고 차광부의 양단이 투과부의 양단보다도 0.1∼0.5㎛ 돌출되어 있는 것을 특징으로 하는 TFT어레이의 제조방법.
  18. 제1항, 제3항, 제10항 또는 제12항 중 어느 한 항에 있어서, 상기 포토레지스트 패턴이 복수의 포토마스크를 사용해서 형성되어 이 복수의 포토마스크 사이의 투과 및 차단 패턴의 치수 편차가 ±0.1㎛인 것을 특징으로 하는 TFT어레이의 제조방법.
  19. 제1항, 제3항, 제10항 또는 제12항 중 어느 한 항에 있어서, 상기 포토레지스트 패턴이 복수의 포토마스크를 사용해서 형성되어 이 복수의 포토마스크 사이의 투과 및 차단패턴의 치수 편차가 ±0.05㎛인 것을 특징으로 하는 TFT어레이의 제조방법.
  20. 제1항, 제3항, 제10항 또는 제12항 중 어느 한 항에 있어서, 복수의 포토마스크를 사용한 노광 공정에 의해 상기 포토레지스트를 감광시켜, 상기 포토마스크의 영역(A)*에서 TFT의 소스 전극과 드레인 전극을 형성하기 위한 포토레지스트의 두꺼운 영역(A)이 형성되어, 상기 포토마스크의 영역(B)*에서 TFT의 채널부를 형성하기 위한 포토레지스트의 얇은 영역(B)이 형성되어, 상기 포토마스크의 영역(C)*에서 화소 전극을 노출시키기 위한 포토레지스트를 제거한 영역(C)이 형성되는 것을 특징으로 하는 TFT어레이의 제조방법.
  21. 제1항, 제3항, 제10항 또는 제12항 중 어느 한 항에 있어서, 기판 상에 게이트 배선을 형성하는 공정과 상기 게이트 배선을 피복하는 절연막을 형성하는 공정과 상기 절연막 상에 반도체층을 형성하는 공정과 상기 반도체층 상에 금속층을 성막하는 공정과 상기 금속층상에 포토레지스트를 도포하는 공정과 상기 포토마스크를 사용하여 노광기의 조사광을 조사해서 상기 포토레지스트를 감광시켜 현상을 행하는 것에 의해 포토레지스트가 두껍게 남아있는 영역(A)과 포토레지스트가 얇게 남은 영역(B)과 포토레지스트를 제거한 영역(C)을 형성하는 공정과 상기 영역(C)의 금속층, 반도체층을 애칭하는 공정과 영역(A)의 포토레지스트를 남기면서 영역(B)의 포토레지스트를 제거하는 공정과 영역(B)의 금속층과 반도체층의 일부를 애칭하는 공정을 포함하는 TFT어레이의 제조방법으로, 적어도 영역(A)에 TFT의 소스와 드레인 전극이 형성되고 또 영역(B)에 TFT의 채널부가 형성되는 것을 특징으로 하는 TFT어레이의 제조방법.
KR1020027004433A 2000-08-09 2001-07-19 티에프티어레이 제조방법 KR100810807B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00241264 2000-08-09
JP2000241264A JP4582877B2 (ja) 2000-08-09 2000-08-09 Ｔｆｔアレイの製造方法

Publications (2)

Publication Number Publication Date
KR20020064790A KR20020064790A (ko) 2002-08-09
KR100810807B1 true KR100810807B1 (ko) 2008-03-17

Family

ID=69407369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027004433A KR100810807B1 (ko) 2000-08-09 2001-07-19 티에프티어레이 제조방법

Country Status (1)

Country Link
KR (1) KR100810807B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107153324B (zh) * 2017-06-22 2019-09-13 深圳市华星光电半导体显示技术有限公司 光罩结构及阵列基板制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980037629A (ko) * 1996-11-22 1998-08-05 김영환 플래쉬 메모리 소자의 소거회로
KR19980044727A (ko) * 1996-12-07 1998-09-05 김광호 화학기상막증착시스템의 케이지보우트
KR20000033047A (ko) * 1998-11-19 2000-06-15 윤종용 박막트랜지스터의제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980037629A (ko) * 1996-11-22 1998-08-05 김영환 플래쉬 메모리 소자의 소거회로
KR19980044727A (ko) * 1996-12-07 1998-09-05 김광호 화학기상막증착시스템의 케이지보우트
KR20000033047A (ko) * 1998-11-19 2000-06-15 윤종용 박막트랜지스터의제조방법

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
10-1998-37629
10-1998-44727
10-2000-33047

Also Published As

Publication number Publication date
KR20020064790A (ko) 2002-08-09

Similar Documents

Publication Publication Date Title
KR100708240B1 (ko) 박막 트랜지스터, 이를 사용한 액정 표시장치, 및 이를제조하는 방법
KR100759627B1 (ko) 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
EP0683507B1 (en) Manufacture of a display device
US6884569B2 (en) Method of manufacturing TFT array
US20020054247A1 (en) Method for fabricating an array substrate of a liquid crystal display device
JP3097841B2 (ja) フォトマスク及びアクティブ素子アレイ基板の製造方法
KR101342500B1 (ko) 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널
US6798477B2 (en) Liquid crystal display device and method of fabricating the same
US7608541B2 (en) Method of forming fine pattern, liquid crystal display device having a fine pattern and fabricating method thereof
US7595207B2 (en) Method of exposing layer with light and method of manufacturing thin film transistor substrate for liquid crystal display device using the same
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100810807B1 (ko) 티에프티어레이 제조방법
KR20030056531A (ko) 액정표시장치의 제조방법
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR100650400B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101268388B1 (ko) 액정표시소자 제조방법
KR100603852B1 (ko) 회절 노광 기술을 이용한 액정 표시 장치 제조 방법
KR100695298B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20000033836A (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100646779B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
JPH04282839A (ja) 薄膜トランジスタ及びその製造方法
KR20080015619A (ko) 마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20010018074A (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
KR20030058327A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100720096B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee