KR100807521B1 - A method of fabricating semiconductor device - Google Patents

A method of fabricating semiconductor device Download PDF

Info

Publication number
KR100807521B1
KR100807521B1 KR1020060079635A KR20060079635A KR100807521B1 KR 100807521 B1 KR100807521 B1 KR 100807521B1 KR 1020060079635 A KR1020060079635 A KR 1020060079635A KR 20060079635 A KR20060079635 A KR 20060079635A KR 100807521 B1 KR100807521 B1 KR 100807521B1
Authority
KR
South Korea
Prior art keywords
photoresist
metal
metal nitride
nitride film
layer
Prior art date
Application number
KR1020060079635A
Other languages
Korean (ko)
Inventor
정성희
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060079635A priority Critical patent/KR100807521B1/en
Application granted granted Critical
Publication of KR100807521B1 publication Critical patent/KR100807521B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70533—Controlling abnormal operating mode, e.g. taking account of waiting time, decision to rework or rework flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

A method for fabricating a semiconductor device is provided to improve reliability and efficiency of a process for selectively etching a metal layer by forming stable second photoresist in a rework process of photoresist. A metal layer(210) is formed on a semiconductor substrate. A metal nitride layer(220) is formed on the metal layer. First photoresist is stacked and pattern on the metal nitride layer. The exposed metal nitride layer on the metal layer is eliminated. The first photoresist is removed by an ashing process using oxygen gas. The metal nitride layer is annealed by using oxygen gas to form an oxide layer(240) on the metal nitride layer. Second photoresist is stacked and patterned on the oxide layer. The metal nitride layer can include a titanium nitride layer.

Description

반도체 소자 제조 방법{a method of fabricating semiconductor device}A method of fabricating semiconductor device

도 1a 및 도 1b는 종래의 기술에 따른 반도체 소자 제조 방법을 나타내는 소자의 단면도.1A and 1B are cross-sectional views of devices illustrating a semiconductor device manufacturing method according to the prior art.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 소자 제조 방법을 나타내는 반도체 소자의 단면도.2A through 2E are cross-sectional views of semiconductor devices illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

210...... 금속층 220...... 금속 질화막210 ...... metal layer 220 ...... metal nitride film

230...... 제 1 포토 레지스트 240...... 산화막230 ...... first photoresist 240 ...... oxide film

250...... 제 2 포토 레지스트 250 ...... second photoresist

본 발명은 반도체 소자 제조 방법에 관한 것으로, 보다 상세하게는 포토 레지스트가 안정적으로 적층됨으로써 성능이 향상된 반도체 소자 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device having improved performance by stably laminating photoresists.

소자 집적도의 향상에 따라 반도체 공정에서 다양한 금속 물질이 금속 배선으로 사용되며 이러한 금속 물질을 적층한 후 식각하는 다양한 공정이 제시되고 있다.With the improvement of device integration, various metal materials are used as metal wires in semiconductor processes, and various processes of stacking and etching such metal materials have been proposed.

하지만 금속막을 노광공정을 통하여 패터닝하는 경우 상기 금속막은 조사되는 빛을 반사하여 광간섭 현상을 일으킨다. 상기 광간섭현상은 노광공정의 신뢰성을 떨어뜨려 추후 소자의 성능을 떨어뜨리게 된다.However, when the metal film is patterned through an exposure process, the metal film reflects light to be irradiated to cause light interference. The optical interference phenomenon lowers the reliability of the exposure process, thereby lowering the performance of the device.

따라서 상기 문제점을 해결하기 위하여 제시되는 종래의 제조 방법은 유기물질인 BARC(bottom antireflective coating)을 이용하는데, 상기 BARC는 포토 레지스트를 패터닝하는 경우 금속층의 반사에 의한 정재파(standing wave)에 의한 포토 레지스트의 왜곡을 방지한다. 하지만 상기 BARC는 금속층을 식각하는 공정 중에 다양한 이물질을 발생시켜 여러가지 문제를 발생시키는 바 상기 BARC을 사용하지 않는 NOBARC공정이 또한 제시된다.Therefore, a conventional manufacturing method proposed to solve the above problem uses a bottom antireflective coating (BARC), which is an organic material. To prevent distortion. However, the BARC also presents a NOBARC process that does not use the BARC, which generates various problems by generating various foreign substances during the process of etching the metal layer.

도 1a 및 도 1b는 종래의 NOBARC공정을 나타내는 기판의 단면도이다.1A and 1B are cross-sectional views of a substrate showing a conventional NOBARC process.

도 1a를 참조하면, 기판(도시하지 않음)상에 형성된 금속층(110), 상기 금속층(110)상에 형성된 또 다른 금속 질화막(120), 및 상기 금속 질화막(120)상에 형성된 포토 레지스트(130)가 개시된다. Referring to FIG. 1A, a metal layer 110 formed on a substrate (not shown), another metal nitride film 120 formed on the metal layer 110, and a photoresist 130 formed on the metal nitride film 120 are provided. ) Is disclosed.

일반적으로 상기 포토 레지스트(140)를 사용하여 패턴을 형성하는 공정에서 노광 및 현상 공정 등의 여러 조건상의 이유로 포토 레지스트를 다시 형성하여야하는 재작업(rework)이 필요하게 되며 이러한 재작업을 위해서는 기존에 형성되어 있는 포토 레지스트 등을 제거하는 공정과 세정 공정을 필연적으로 요하게 된다. 상 기 포토 레지스트의 제거는 통상의 애싱 공정을 통하여 이루어지는 바, O2 플라즈마를 이용하게 된다.In general, in the process of forming a pattern using the photoresist 140, a rework of re-forming the photoresist is required for various conditions such as an exposure and development process. Inevitably, a process of removing the formed photoresist and the like and a cleaning process are inevitably required. The photoresist is removed through a conventional ashing process, and thus O2 plasma is used.

도 1b를 참조하면, 상기 애싱공정에 따라 포토 레지스트가 제거된 후 다시 또 다른 포토 레지스트(150)이 금속 질화막(130) 상에 형성된다.Referring to FIG. 1B, another photoresist 150 is formed on the metal nitride layer 130 after the photoresist is removed according to the ashing process.

하지만, 상기 포토 레지스트(150)가 적층되기 전 O2 플라즈마를 통한 애싱 공정에서 상기 금속 질화막(130)상에 산화막(140)이 일부 형성되는데, 상기 산화막(140)의 균일도가 일정하지 않아 후속 포토 레지스트(150)를 적층하고 패터닝하는 공정에서 상기 포토 레지스트(150)가 상기 금속 질화막(130)에 효율적으로 접합 되지 않게 된다. 그 결과 포토 레지스트(150)가 안정적으로 형성되지 않고 넘어지는 등의 문제가 발생한다.However, the oxide layer 140 is partially formed on the metal nitride layer 130 in the ashing process through the O 2 plasma before the photoresist 150 is stacked. The uniformity of the oxide layer 140 is not constant, so that the subsequent photo In the process of stacking and patterning the resist 150, the photoresist 150 may not be efficiently bonded to the metal nitride layer 130. As a result, problems such as the photoresist 150 may not fall stably but fall.

따라서, 본 발명이 이루고자 하는 기술적 과제는 리웍 공정에서 상기 포토 레지스트 패턴이 안정적으로 형성되는 반도체 소자 제조 방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor device in which the photoresist pattern is stably formed in a rework process.

본 발명의 일 실시예에서 제시하는 반도체 소자 제조방법은 반도체 기판상에 금속층을 형성하는 단계와, 상기 금속층 상에 금속 질화막을 형성하는 단계와, 상기 금속 질화막 상에 제 1 포토 레지스트를 적층하고 패터닝하는 단계와, 상기 금속층 상에 노출된 금속 질화막을 제거하는 단계와, 상기 제 1 포토 레지스트를 제거하는 단계와, 상기 금속 질화막을 제 1 가스로 어닐링 하는 단계와, 상기 금속 질화막 상에 제 2 포토 레지스트를 적층하고 패터닝하는 단계, 및 상기 금속층을 식각하는 단계를 포함한다.A semiconductor device manufacturing method according to an embodiment of the present invention includes forming a metal layer on a semiconductor substrate, forming a metal nitride film on the metal layer, and laminating and patterning a first photoresist on the metal nitride film. Removing the metal nitride film exposed on the metal layer, removing the first photoresist, annealing the metal nitride film with a first gas, and depositing a second photo on the metal nitride film. Depositing and patterning resist, and etching the metal layer.

본 발명에 따른 반도체 소자 제조 방법은 재작업(rework)시 형성되는 포토 레지스트 패턴이 안정적으로 금속 질화막에 적층되어 추후 금속층에 대하여 노광 공정을 진행하는 데 있어 신뢰도를 높일 수 있다.In the method of manufacturing a semiconductor device according to the present invention, a photoresist pattern formed during rework is stably laminated on a metal nitride film, thereby increasing reliability in performing an exposure process on a metal layer later.

이하 도면을 이용하여 본 발명의 일 실시예에 따른 반도체 소자 제조 방법을 상세히 설명한다.Hereinafter, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 소자 제조 방법을 나타내는 소자의 단면도이다.2A to 2E are cross-sectional views of devices illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 2a를 참조하면, 기판(도시하지 않음)상에 금속 배선등으로 사용되는 금속층(210)이 적층된다. 본 발명의 일 실시예에서 상기 금속층(210)을 이루는 물질로 알루미늄이 사용되었으나, 공정의 필요에 따라 다양한 금속물질이 상기 금속층(210)으로 사용될 수 있으며, 상기 일 실시예에 따라 본 발명의 보호범위가 제한되지 않는다.Referring to FIG. 2A, a metal layer 210 used as a metal wire or the like is stacked on a substrate (not shown). In an embodiment of the present invention, aluminum is used as the material forming the metal layer 210, but various metal materials may be used as the metal layer 210 according to the needs of the process, and according to the embodiment, the protection of the present invention. The range is not limited.

이후, 상기 금속층(210)상에 다시 금속 질화막(220)이 적층되는데, 본 발명의 일 실시예에서 상기 금속 질화막(220)으로 티타늄 질화막이 사용된다. 상기 티타늄 질화막이 가지는 낮은 반사율에 의해 추후 노광 공정에서 주입되는 빛의 반사가 줄어들어 광간섭 발생이 억제되고, 그 결과 보다 신뢰성있는 노광 공정이 가능해진다.Thereafter, the metal nitride film 220 is stacked again on the metal layer 210. In an embodiment of the present invention, a titanium nitride film is used as the metal nitride film 220. The low reflectance of the titanium nitride film reduces the reflection of light injected in a subsequent exposure process, thereby suppressing the occurrence of light interference, and as a result, a more reliable exposure process is possible.

도 2b를 참조하면, 상기 금속 질화막(220)상에 제 1 포토 레지스트(230)가 적층되고 패터닝된 후 상기 제 1 포토 레지스트(230)를 마스크로 하여 상기 금속 질화막(220)이 선택적으로 식각되어 제거된다. Referring to FIG. 2B, after the first photoresist 230 is stacked and patterned on the metal nitride film 220, the metal nitride film 220 is selectively etched using the first photoresist 230 as a mask. Removed.

하지만, 상기 식각 공정에 의하여 제 1 포토 레지스트는 파티클등과 같은 여러가지 원인에 의하여 변형 또는 부분적인 손상을 입게 되어 추후 진행되는 금속층의 노광 및 식각 공정 등에서 문제가 된다. 따라서 제 1 포토 레지스트를 제거한 후 다시 상기 금속 질화막상에 또 다른 제 2의 포토 레지스트를 형성하는 재작업(rework)공정이 요구된다.However, by the etching process, the first photoresist is deformed or partially damaged by various causes such as particles, and thus becomes a problem in the subsequent exposure and etching of the metal layer. Therefore, there is a need for a rework process of removing the first photoresist and then again forming another second photoresist on the metal nitride film.

도 2c를 참조하면, 상기 제 1 포토 레지스트(230)가 제거된다. 상기 제 1 포토 레지스트(230)의 제거는 O2 플라즈마를 이용한 애싱 공정에 의하여 이루어진다. 상기 제거 공정에서 O2 플라즈마에 의하여 얇은 산화막(240)이 금속 질화막상에 얇게 형성된다.Referring to FIG. 2C, the first photoresist 230 is removed. Removal of the first photoresist 230 is performed by an ashing process using O 2 plasma. In the removal process, a thin oxide film 240 is thinly formed on the metal nitride film by O 2 plasma.

이후 O2 가스를 이용한 어닐링 공정이 진행되는데, 본 발명의 일 실시예에 따른 반도체 소자 제조 방법은 상기 어닐링 공정에서 3 내지 6리터의 O2 가스를 제시한다. 상기 범위보다 작은 수치의 O2 가스량이 사용되는 경우 산화막이 너무 얇게 형성되기 때문에 상기 금속 질화막의 표면이 균일해지지 않고, 또한 추후 적층되는 제 2 포토 레지스트를 안정적인 형태로 만들 수 없다. 반면 상기 범위보다 높은 수치의 O2 가스량이 사용되는 경우 추후 진행되는 금속층(210)의 식각 공정의 효율등을 떨어뜨리게 된다.Thereafter, an annealing process using an O 2 gas is performed. The semiconductor device manufacturing method according to an embodiment of the present invention presents 3 to 6 liters of O 2 gas in the annealing process. When the amount of O 2 gas smaller than the above range is used, the oxide film is formed too thin, so that the surface of the metal nitride film is not uniform, and further, the second photoresist laminated later cannot be made into a stable form. On the other hand, when the amount of O 2 gas higher than the above range is used, the efficiency of the etching process of the metal layer 210 which is performed later is reduced.

또한, 본 발명의 일 실시예에 따른 반도체 소자 제조 방법은 상기 어닐링 공정이 바람직하게는 1030℃ 내지 1130℃의 온도 범위에서 25초 내지 35초간 진행되 는 것을 제시한다. In addition, the semiconductor device manufacturing method according to an embodiment of the present invention suggests that the annealing process is preferably performed for 25 seconds to 35 seconds in the temperature range of 1030 ℃ to 1130 ℃.

어닐링 공정에서 공정 온도 및 공정 시간에 따라 형성되는 산화막(240)의 두께 등이 크게 변화되므로 상기 범위를 벗어나는 경우 산화막(240)의 형성 두께가 너무 얇거나 두꺼워져 상술한 바와 같은 문제를 일으킬 수 있다.In the annealing process, the thickness of the oxide film 240 that is formed according to the process temperature and the process time is greatly changed, and thus, if the thickness of the oxide film 240 is out of the above range, the thickness of the oxide film 240 may be too thin or thick, which may cause the problems described above. .

상기 조건에 따라 진행되는 어닐링 공정에 의하여 금속 질화막(220)상에 적층되는 얇은 산화막(240)이 형성되는데, 상기 산화막(240)은 금속 질화막(220) 전체에 걸쳐서 균일한 두께 분포를 가진다.A thin oxide film 240 stacked on the metal nitride film 220 is formed by an annealing process performed according to the above conditions, and the oxide film 240 has a uniform thickness distribution over the entire metal nitride film 220.

도 2d를 참조하면, 이후 상기 금속 질화막(220)상에 제 2 포토 레지스트(250)가 적층된다. 상기 제 2 포토 레지스트(250)는 상기 균일하게 적층된 얇은 산화막(240)에 의하여 안정된 구조를 갖게 된다. 따라서, 종래와 같이 패턴 된 제 2 포토 레지스트가 넘어지는 문제 등이 발생하지 않게 된다. Referring to FIG. 2D, a second photoresist 250 is stacked on the metal nitride film 220. The second photoresist 250 has a stable structure by the uniformly stacked thin oxide film 240. Therefore, the problem that the patterned second photoresist falls over as in the prior art does not occur.

도 2e를 참조하면, 상기 제 2 포토 레지스트(250)를 마스크로 하여 금속층(210)은 노광 공정 및 식각공정에 의하여 선택적으로 제거된다. Referring to FIG. 2E, the metal layer 210 is selectively removed by an exposure process and an etching process using the second photoresist 250 as a mask.

본 발명의 일 실시예에서는 상기 금속층(210)의 식각 공정은 이온성 물질의 반응에 따른 화학적 효과와 상기 물질의 이온 주입에 따른 물리적 효과를 모두 함께 발생시키는 반응성 이온 식각(reactive ion etching)공정이 사용되었다. 하지만 본 발명의 보호범위는 이에 제한되지 않으며 다양한 식각 공정이 사용될 수 있다.In an embodiment of the present invention, the etching process of the metal layer 210 may include a reactive ion etching process that generates both a chemical effect according to the reaction of an ionic material and a physical effect due to ion implantation of the material. Was used. However, the protection scope of the present invention is not limited thereto, and various etching processes may be used.

이후, 상기 제 2 포토 레지스트는 제거되고 후공정이 진행된다.(도시하지 않음)Thereafter, the second photoresist is removed and a later process is performed.

본 발명의 일 실시예에 따른 반도체 소자 제조 방법은 금속층을 식각하는 공 정에서 요구되는 포토 레지스트의 재작업(rework) 시 안정적인 형태로 적층되는 포토 레지스트를 형성하는 방법을 제시하며, 그 결과 신뢰성 있는 금속층 식각 공정을 제시할 수 있다.The method of manufacturing a semiconductor device according to an embodiment of the present invention provides a method of forming a photoresist that is stacked in a stable form upon rework of a photoresist required in a process of etching a metal layer. Metal layer etching process can be presented.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예들에서 구체적으로 기술되었으나, 상기한 실시예들은 본 발명을 예시하기 위한 것으로 본 발명을 한정하지 않는다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가지는 자들이 본 발명의 기술적 사상의 범위 내에서 본 발명의 변형 또는 변경이 가능하다.Although the technical spirit of the present invention described above has been described in detail in the preferred embodiments, the above embodiments are intended to illustrate the present invention and do not limit the present invention. In addition, those skilled in the art to which the present invention belongs may be modified or changed within the scope of the technical idea of the present invention.

본 발명의 일 실시예에 따른 반도체 소자 제조 방법은 포토 레지스트의 재작업(rework)시 안정적인 제 2 포토 레지스트를 형성하여 금속층을 선택 식각하는 공정의 신뢰도 및 효율을 향상하는 효과가 있다.The method of manufacturing a semiconductor device according to an embodiment of the present invention has an effect of improving reliability and efficiency of a process of selectively etching a metal layer by forming a stable second photoresist upon rework of the photoresist.

Claims (5)

반도체 기판상에 금속층을 형성하는 단계;Forming a metal layer on the semiconductor substrate; 상기 금속층 상에 금속 질화막을 형성하는 단계;Forming a metal nitride film on the metal layer; 상기 금속 질화막 상에 제 1 포토 레지스트를 적층하고 패터닝하는 단계;Stacking and patterning a first photoresist on the metal nitride film; 상기 금속층 상에 노출된 금속 질화막을 제거하는 단계;Removing the metal nitride film exposed on the metal layer; 상기 제 1 포토 레지스트를 제거하는 단계; Removing the first photoresist; 상기 금속 질화막을 산소 가스로 어닐링하여 상기 금속 질화막 상에 산화막을 형성하는 단계;Annealing the metal nitride film with oxygen gas to form an oxide film on the metal nitride film; 상기 산화막 상에 제 2 포토 레지스트를 적층하고 패터닝하는 단계; 및Stacking and patterning a second photoresist on the oxide film; And 상기 금속층을 식각하는 단계를 포함하는 반도체 소자 제조 방법.And etching the metal layer. 제 1항에 있어서, 상기 제 1 포토 레지스트를 제거하는 단계는 산소 가스를 이용한 애싱 공정으로 진행되는 것을 특징으로 하는 반도체 소자 제조 방법.The method of claim 1, wherein the removing of the first photoresist is performed by an ashing process using oxygen gas. 제 1항에 있어서, 상기 금속 질화막은 티타늄 질화막을 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.The method of claim 1, wherein the metal nitride film comprises a titanium nitride film. 제 1항에 있어서, 상기 금속층을 식각하는 단계는 반응성 이온 에칭 공정으로 진행되는 것을 특징으로 하는 반도체 소자 제조 방법.The method of claim 1, wherein the etching of the metal layer is performed by a reactive ion etching process. 제 1항에 있어서, 상기 어닐링 단계는 3 내지 6리터의 범위의 산소 가스를 이용하여 1030 ℃ 내지 1130℃의 온도 범위에서 25초 내지 35초간 어닐링하는 것을 특징으로 하는 반도체 소자 제조 방법.The method of claim 1, wherein the annealing step is annealed for 25 seconds to 35 seconds at a temperature range of 1030 ° C. to 1130 ° C. using an oxygen gas in a range of 3 to 6 liters.
KR1020060079635A 2006-08-23 2006-08-23 A method of fabricating semiconductor device KR100807521B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060079635A KR100807521B1 (en) 2006-08-23 2006-08-23 A method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060079635A KR100807521B1 (en) 2006-08-23 2006-08-23 A method of fabricating semiconductor device

Publications (1)

Publication Number Publication Date
KR100807521B1 true KR100807521B1 (en) 2008-02-26

Family

ID=39383385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060079635A KR100807521B1 (en) 2006-08-23 2006-08-23 A method of fabricating semiconductor device

Country Status (1)

Country Link
KR (1) KR100807521B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015458A (en) * 1996-08-21 1998-05-25 김광호 Antireflection film and pattern forming method using the same
KR20000043044A (en) * 1998-12-28 2000-07-15 김영환 Metallization process of semiconductor device
KR20010057016A (en) * 1999-12-17 2001-07-04 박종섭 Method for fabricating gate electrode using damascene process
KR20010084418A (en) * 2000-02-25 2001-09-06 박종섭 Method for fabricating of semiconductor device
KR20020048618A (en) * 2000-12-18 2002-06-24 윤종용 Semiconductor device with self aligned silicide layer and method for forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980015458A (en) * 1996-08-21 1998-05-25 김광호 Antireflection film and pattern forming method using the same
KR20000043044A (en) * 1998-12-28 2000-07-15 김영환 Metallization process of semiconductor device
KR20010057016A (en) * 1999-12-17 2001-07-04 박종섭 Method for fabricating gate electrode using damascene process
KR20010084418A (en) * 2000-02-25 2001-09-06 박종섭 Method for fabricating of semiconductor device
KR20020048618A (en) * 2000-12-18 2002-06-24 윤종용 Semiconductor device with self aligned silicide layer and method for forming the same

Similar Documents

Publication Publication Date Title
KR101549264B1 (en) Substrate processing method
US5986344A (en) Anti-reflective coating layer for semiconductor device
US6900002B1 (en) Antireflective bi-layer hardmask including a densified amorphous carbon layer
KR20000044928A (en) Method for forming trench of semiconductor device
US7635649B2 (en) Method for manufacturing semiconductor device
WO2022100070A1 (en) Photoresist treatment method and self-aligned double patterning method
US7297607B2 (en) Device and method of performing a seasoning process for a semiconductor device manufacturing apparatus
US6420095B1 (en) Manufacture of semiconductor device using A-C anti-reflection coating
US7566644B2 (en) Method for forming gate electrode of semiconductor device
KR100807521B1 (en) A method of fabricating semiconductor device
KR100862315B1 (en) Method for mask rework
JP2004031892A (en) Method for manufacturing semiconductor device using amorphous carbon
CN109037040B (en) Method for improving process window of dual damascene etching sub-groove
JP5532201B2 (en) Manufacturing method of semiconductor device
TWI381449B (en) Etching method for semiconductor element
JP2011029562A (en) Processing method of semiconductor-wafer end face, and manufacturing method of semiconductor device
KR100532737B1 (en) Method for forming a anti reflective coating in a semiconductor manufacturing procedure
KR20020036254A (en) Method for fabricating fine pattern of semiconductor device
KR100594939B1 (en) Method for forming contact plug of semiconductor device
KR100688710B1 (en) Method for etching anti-reflective coating
KR100299515B1 (en) Method of manufacturing semiconductor device
KR100571418B1 (en) Pattern formation method using argon fluoride photoresist
TW445532B (en) Method to enhance etching selectivity between photo resist layer and etched layer
KR100664865B1 (en) Method for forming metal line with oxidation layer and semiconductor device providing with said metal line
KR100728993B1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110120

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee