JP2004031892A - Method for manufacturing semiconductor device using amorphous carbon - Google Patents
Method for manufacturing semiconductor device using amorphous carbon Download PDFInfo
- Publication number
- JP2004031892A JP2004031892A JP2002380946A JP2002380946A JP2004031892A JP 2004031892 A JP2004031892 A JP 2004031892A JP 2002380946 A JP2002380946 A JP 2002380946A JP 2002380946 A JP2002380946 A JP 2002380946A JP 2004031892 A JP2004031892 A JP 2004031892A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- amorphous carbon
- carbon film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【0001】
【産業上の利用分野】
本発明は、アモルファスカーボン(a−C:H)を用いた半導体装置の製造方法に関し、特に、フォトレジスト膜の露光時の反射防止膜としてa−C:Hを使用する半導体装置の製造方法に関する。
【0002】
ここで、a−C:Hとは、炭素と水素を含む炭化水素系化合物をいい、炭素の結晶構造に近いものから有機物に近いものまでを含む。
【0003】
【従来の技術】
フォトレジスト露光時の反射防止膜として、Al表面上にカーボンを1000Å程度蒸着する方法が特開昭60−235426に開示されている。カーボンを蒸着することにより、パターンのくびれを抑えることができる旨教示されている。
【0004】
しかしながら、どのようなカーボン膜を形成すればフォトリソグラフィにおける反射防止効果が保証されるかは判明していない。反射防止膜としてカーボン膜を使用すると、カーボン膜をエッチングする技術が重要になるが、半導体プロセス上十分な加工精度を有するエッチング技術は未だ開発されていない。
【0005】
例えば、酸素ガスにより室温で反応性イオンエッチングを行う方法、SiO2膜のエッチング装置を使用し、エッチングガスとしてCF4 /CHF3 /Arを用いて室温でエッチングを行う方法、Alのエッチング装置を使用し、エッチングガスとしてCl2 /BCl3 を用いて室温でエッチングを行う方法、またはWのエッチング装置を使用し、エッチングガスとしてSF6 /N2 を用いて室温でエッチングする方法等が考えられるが、上記方法では十分なエッチング速度、及びレジスト膜に対する十分な選択比が得られない。
【0006】
また、カーボン膜を剥離する場合においても、O2 またはO2 /CF4 等のエッチングガスを用いてマイクロ波によりプラズマを発生させ酸素ラジカルにより剥離を行うダウンフロー型、またはO2 等のエッチングガスを用いて高周波プラズマを発生させ酸素ラジカルにより剥離を行うバレル型等の方法が考えられるが、十分な剥離を行うことは困難である。
【0007】
カーボン膜上にレジスト膜を塗布し、露光現像する場合、所望のレジストパターンが得られないことがある。このような場合、レジスト膜を再度作成(リメイク)することになる。反射防止用カーボン膜とその上のレジスト膜を共に剥離、リメイクすればよいが工程は複雑化する。下のカーボン膜の反射防止効果を損なわず、レジスト膜のみを剥離する技術は確立していない。
【0008】
【発明が解決しようとする課題】
反射率の高い基板上に微細パターン特に1μm以下のパターンを形成する場合、基板上にカーボンを蒸着するだけでは十分な効果が得られない。これは、主に、反射防止膜を透過した露光光が反射率の高い基板表面で反射した反射光の影響のためと考えられる。なお、反射防止膜表面からの反射を完全に防止することはできないため、反射防止膜表面からの反射光の影響もあると考えられる。
【0009】
このため、段差を有する基板上に形成されたレジストパターンの線幅が下地の形状によって変化する場合がある。また、カーボン膜の結合エネルギは、非常に高いため、従来の方法ではエッチング速度が遅く、かつレジストとのエッチング選択比が低い。このため、反射防止膜としてカーボン膜を用いるとレジスト膜を厚くする必要が生じ、却って露光精度が悪化することもある。
【0010】
また、カーボン膜を完全に剥離することも困難である。例えば、カーボン膜を完全に剥離できずW配線と層間絶縁膜との間にカーボン膜が残った場合には、W配線とカーボン膜間、及びカーボン膜と層間絶縁膜間の密着性が悪くなる。また、コンタクトホール形成時にカーボン膜が残ると、良好な電気的接続が得られなくなる。
【0011】
本発明の目的は、カーボン膜をレジスト膜に対して選択性良くエッチングする技術、及びほぼ完全に剥離する技術を提供することである。
【0012】
【課題を解決するための手段】
本発明の一観点によると、パターニングすべき膜が形成された基板の上にアモルファスカーボン膜を形成する工程と、前記アモルファスカーボン膜の表面上にレジストパターンを形成する工程と、還元性フッ化物ガス、ハロゲンガス及び酸素を含むガスからなる群のうち少なくとも一つのガスを使用し、前記基板を70℃〜450℃の加熱して、前記レジストパターンで覆われていない領域の前記アモルファスカーボン膜を、ドライエッチングで除去する工程とを含む半導体装置の製造方法が提供される。
【0013】
【作用】
還元性フッ化物ガス、ハロゲンガスまたは酸素を含むガスを用い、基板を70℃〜450℃に加熱することにより、a−C:H膜を効率よくエッチングすることができる。
【0014】
【実施例】
図1を参照して、本発明の実施例の原理について説明する。図1は、レジスト膜内の光の強度を示す。反射率の高い高反射基板1の上に、透明膜2、a−C:H膜3、レジスト膜4がこの順番に形成されている。レジスト膜4の表面から光が入射するとa−C:H膜3、透明膜2、高反射基板1の表面で光が反射し、レジスト膜4内で入射光と反射光が重なり合う。通常、入射光と反射光の振幅は異なるため、レジスト膜4内の光の強度が完全に0になる点は無く、図11に示すように半波長の周期で最大と最小が繰り返される。
【0015】
光の強度が場所の関数として周期的に変化することは、レジスト膜内に定在波が形成されていることを示している。この光の強度の平均をIave 、強度変化の振幅をIδとしたとき、レジスト膜4内の定在波の大きさIswを平均光強度で規格化して、Isw=Iδ/Iaveと定義する。例えば、入射光と反射光との振幅が等しければレジスト膜4内には完全な定在波が発生するため、Iδ=Iave となり、定在波の大きさIswは1となる。また、入射光のみで反射波がなければIδ=0となるため、定在波の大きさIswは0となる。すなわち、下地からの反射が小さければ定在波の大きさIswは小さくなる。
【0016】
定在波の大きさIswが小さくなれば反射光強度従ってハレーションの大きさも小さくなり、より微細なパターンを高精度に露光することができる。図2は、透明膜の、膜厚と反射防止膜の膜厚に対する定在波の大きさIswの変化を示す。横軸は透明膜の膜厚を単位Åで表し、縦軸はa−C:H膜の膜厚を単位Åで表す。各曲線に対応して示した数字は定在波の大きさIswを示す。なお、図は、露光波長が365nmであって、高反射基板1として複素屈折率が2.94−2.66iの下地WSi層、透明膜2として屈折率が1.48の高温酸化膜(HTO膜)、a−C:H膜3の複素屈折率を1.58−0.752i、レジスト膜4の複素屈折率を1.65−0.02iとしたときのシミュレーション結果を示す。ここで、iは虚数単位を表す。
【0017】
図2から、透明膜が約400Å、a−C:H膜が約300Åのとき定在波の大きさが極小となることがわかる。図3は、a−C:H膜の膜厚を300Åに固定し、透明膜の膜厚を変化させたとき、及び透明膜の膜厚を400Åに固定し、a−C:H膜の膜厚を変化させたときの定在波の大きさを示す。横軸はa−C:H膜または透明膜の膜厚を単位Åで表し、縦軸は定在波の大きさIswを表す。図中の○は、a−C:H膜の厚さを300Åに固定した場合の透明膜の膜厚に対応する定在波の大きさ、●は透明膜の膜厚を400Åに固定した場合のa−C:H膜の膜厚に対する定在波の大きさを示す。a−C:H膜の厚さが300Å、透明膜の厚さが400Åのとき定在波の大きさIswが0.05となり、最小となることがわかる。
【0018】
線幅0.3μmのパターンを形成する場合には、寸法のばらつきを線幅の10%すなわち0.03μm以内に抑えることが好ましい。このためには、定在波の大きさを0.2以下にすることが望まれる。定在波の大きさを0.2以下にするためには、a−C:H膜の厚さが300Åのとき透明膜の厚さを250〜550Åとすればよい。また、透明膜の厚さが400Åのときa−C:H膜の厚さを210〜450Åとすればよい。さらに好ましくは、a−C:H膜の膜厚及び透明膜の膜厚がそれぞれ300Å、400Åの±20%以内、すなわち、定在波の大きさの極小値を与える膜厚から±20%以内の膜厚とすればよい。
【0019】
上記シミュレーションでは、透明膜の複素屈折率の虚数部(消衰係数)が0である場合を考えたが、消衰係数が0.2以下の膜であれば実質的に透明膜と考えることができる。また、反射防止膜として消衰係数が0.752のa−C:H膜を考えたが、消衰係数が0.3以上の膜であれば反射防止膜として使用することができる。
【0020】
次に、上記考察に基づいた実施例について説明する。高反射基板として複素屈折率2.94−2.66iのWSi表面の基板、反射防止膜として複素屈折率1.58−0.75i、厚さ300Åのa−C:H膜、レジスト膜として複素屈折率1.65−0.02i、厚さ0.76μmのノボラック系レジスト膜を使用したサンプルについてレジスト膜のパターニングを行った。比較のため、透明膜の厚さが1000Åのサンプルについてもパターニングを行った。
【0021】
図4(A)、(B)は、それぞれ透明膜の厚さを1000Åとした場合、及びa−C:H膜の厚さを300Å、透明膜の厚さを400Åとし最適化した場合のレジスト膜パターニング後の基板表面のSEM写真のスケッチを示す。
【0022】
図4(A)、(B)に示すように透明膜10の上に、斜面12aまたは12b、上面11aまたは11bが現れた直線状のレジストパターンが図の縦方向に形成されている。なお、図の横方向には、基板表面に段差が形成されている。
【0023】
図4(A)では、上面11aの形状に示されるように基板表面の段差部分で線幅が太くなったり細くなったりしている。また、a−C:H膜及び透明膜の厚さを最適化した図4(B)では、基板表面の段差に関係なく線幅はほぼ一定である。
【0024】
図2、図3では露光波長が365nmのi線の場合について示したが、露光波長が異なれば最適な膜厚も異なる。例えば、露光波長が248nmの場合には、同様のシミュレーションより、アモルファスカーボン膜の厚さが200〜500Å、SiO2 膜の厚さが50〜300Åもしくは700〜1100Åである場合に、定在波の大きさを小さくできることが導出される。
【0025】
このように、a−C:H膜と透明膜の膜厚を最適に選ぶことにより、下地基板の段差に無関係に微細パターンの線幅をほぼ一定に形成することができる。なお、上記実施例では、反射防止膜としてa−C:H膜、透明膜としてSiO2 膜を使用した場合について説明したが、その他の材料を使用してもよい。例えば、反射防止膜としてHを含まないまたはわずかしか含まないカーボン膜を使用してもよい。また、透明膜として屈折率が1.48〜2.0のPSG、BSG、BPSG等のSiO2 を主成分とする無機ガラス、屈折率が約2のSiN膜等を使用してもよい。この場合には、各材料の複素屈折率に応じて最適の膜厚とすればよい。
【0026】
次に、カーボン膜あるいはa−C:H膜をエッチングする技術について説明する。図5は、スパッタリングにより作成したカーボン膜とレジスト膜とをマイクロ波プラズマのダウンフローにより剥離する場合の温度に対するアッシング速度の関係を示す。横軸は温度の逆数を単位1000/Kで表し、縦軸はアッシング速度を単位Å/minで表す。図の実線aはスパッタカーボン膜のアッシング速度、実線bはレジスト膜のアッシング速度を示す。
【0027】
ここで、レジスト膜は、i線用レジスト(ZIR−9100)を使用した。また、アッシングは、アッシングガスとしてO2 を1000sccm流し、圧力1.0Torr、マイクロ波電力1.0kWの条件で行った。
【0028】
グラフから、カーボン膜を有為な速度で剥離するためには、70℃程度以上とする必要があることがわかる。また、半導体プロセスとして100Å/minさらにスループット向上を考えると500Å/min程度のアッシング速度が好ましいことを考慮すると、基板温度は約150℃以上、さらに好ましくは200℃以上であることが望ましい。また、450℃以上では、反射防止膜としてのカーボンが膜として存在しなくなるため、基板温度は450℃以下とする必要がある。
【0029】
なお、Al配線を用いた場合には、アッシングは、例えばO2 ガスを1000sccm、CF4 ガスを60sccm流し、圧力1.0Torr、マイクロ波電力1.0kWで行う必要がある。この場合、まず30℃程度の低温でレジスト膜を剥離し、その後基板を加熱してカーボン膜を剥離することが好ましい。最初から基板を加熱するとサイドウォールフェンスが残るためである。なお、30℃程度ではカーボン膜は剥離できない。
【0030】
図5では、O2 ガスを用いマイクロ波プラズマのダウンフローによりカーボン膜を剥離する場合について示したが、RIE、電子サイクロトロン共鳴エッチング(ECR)等でカーボン膜を除去する場合にも基板を加熱することによりエッチング速度を増加することができる。
【0031】
例えば、エッチングガスとしてO2 ガスを150sccm流し、圧力0.2Torr、高周波電力150Wの条件でRIEによりエッチングしてもよい。または、エッチングガスとしてCF4 /CHF3 をそれぞれ50sccmずつ流し、圧力0.05Torr、高周波電力350Wの条件でRIEによりエッチングしてもよい。この条件では、カーボン膜の下にSiO2 膜がある場合に、SiO2膜も同時にエッチングすることができる。
【0032】
または、エッチングガスとしてSF6 /N2 をそれぞれ40sccm/40sccm流し、圧力0.05Torr、高周波電力350Wの条件でRIEによりエッチングしてもよい。この条件では、カーボン膜の下にブランケットタングステン膜(B−W膜)がある場合に、B−W膜も同時にエッチングすることができる。これらの条件においても、基板温度を70℃〜450℃とすることが好ましい。
【0033】
なお、エッチングガスとして、上記以外のNF3 等のフッ素化合物ガス、Br2 、I2 等のハロゲンガス、CO、CO2 等の酸素を含むガス、あるいはこれらの混合ガスを用いてもよい。
【0034】
また、エッチングガスとしてCl2 /BCl3 をそれぞれ40sccm/60sccm流し、圧力4.0mTorr、マイクロ波電力800W、高周波電力150Wの条件でECRによりカーボン膜をエッチングしてもよい。なお、この場合は、基板温度を100℃〜450℃とすることが好ましい。この条件でエッチングすることにより、カーボン膜の下にAl膜がある場合に、Al膜も同時にエッチングすることができる。
【0035】
次に、反射防止膜として使用したa−C:H膜をエッチングマスクとしても使用することにより、RIE時のレジスト膜側面からのイオンの反射による基板表面の局所的ダメージを防止する方法について説明する。
【0036】
まず、従来の問題点について、図6、図7を参照して説明する。図6(A)に示すように、シリコン基板20の表面にフィールド酸化膜21が形成され活性領域が画定されている。シリコン基板20表面の活性領域には、ゲート絶縁膜22が形成されている。ゲート絶縁膜22及びフィールド酸化膜21の上には、アモルファスSi、ポリシリコン、シリサイド等の導電性膜23、24が形成されている。導電性膜24の上には、SiO2 膜等の絶縁膜25が形成されている。
【0037】
絶縁膜25の上に、フォトレジスト膜26が塗布され、その上にSOG等の絶縁膜27が塗布されている。絶縁膜27の上には、ゲート電極を形成すべき領域にレジストパターン28が形成されている。
【0038】
図6(B)に示すように、レジストパターン28をマスクとして、絶縁膜27を選択的にドライエッチングする。エッチング後、レジストパターン28を除去する。
【0039】
図6(C)に示すように、絶縁膜27をマスクとしてレジスト膜26を選択的にドライエッチングする。図7(A)に示すように、レジスト膜26をマスクとして絶縁膜25を選択的にドライエッチングする。このとき、レジスト膜26上の絶縁膜27も同時に除去される。
【0040】
図7(B)に示すように、レジスト膜26をマスクとして導電膜23、24をドライエッチングし、ゲート電極を形成する。このとき、図6(C)の工程でレジスト膜26をエッチングする際の寸法のばらつきが大きいと、ゲート長の精度が不安定になる。
【0041】
一方、図7(B)の矢印で示すように、レジスト膜26の側面でイオンが反射され、ゲート電極近傍の基板表面に衝突する。この反射されたイオンにより、ゲート電極近傍の基板表面が局所的にエッチングされる。ゲート電極近傍の過度のエッチングを抑制するためにゲート絶縁膜露出後直ちにエッチングを停止すると、フィールド酸化膜21の端面に導電性膜の領域23aが残る。この導電性膜の領域23aが残ると、半導体素子間、またはソース/ドレイン間のリーク電流の原因になる。
【0042】
図7(C)に示すように、導電性膜の領域23aを完全に除去しようとすると、ゲート電極近傍が過度にエッチングされ、溝29が形成される。図7(D)に示すように、ゲート電極部分をマスクとしてイオン注入を行い、ソース領域30及びドレイン領域31を形成する。なお、ゲート電極部分にサイドウォールを形成して再度イオン注入を行い、LDD構造としてもよい。次に、層間絶縁膜32を形成し、ソース領域30及びドレイン領域31の部分にコンタクトホールを形成し、ソース電極33、ドレイン電極34を形成する。
【0043】
図7(D)のMOSFETでは、ソース領域30とドレイン領域31のゲート電極近傍に溝29が形成されているため、ドレイン電流が流れない。このように、レジスト膜26の側面からのイオンの反射が原因となり、素子不良が発生する。
【0044】
次に、図8、図9を参照して本発明の実施例について説明する。図8(A)に示すように、シリコン基板40の表面にフィールド酸化膜41が形成され活性領域が画定されている。シリコン基板40表面の活性領域には、ゲート絶縁膜42が形成されている。ゲート絶縁膜42及びフィールド酸化膜41の上には、アモルファスSiからなる導電性膜43、WSiからなる導電性膜44が積層して形成されている。導電性膜44の上には、SiO2 膜等の絶縁膜45が形成されている。
【0045】
絶縁膜45の上に、a−C:H膜46が形成されている。a−C:H膜46の上には、ゲート電極を形成すべき領域にレジストパターン47が形成されている。
【0046】
図8(B)に示すように、レジストパターン48をマスクとして、a−C:H膜46、絶縁膜45を選択的にドライエッチングする。エッチング条件はCF4/CHF3 /Arガスの流量がそれぞれ60/10/400sccm、圧力500mTorr、入力電力500Wである。
【0047】
図8(C)に示すように、さらにレジストパターン47をマスクとして、塩素系ガスを用いて導電性膜44を選択的にドライエッチングする。このとき、時間制御等により導電性膜43の表面でエッチングを停止する。
【0048】
図9(A)に示すように、a−C:H膜46上のレジストパターン47を除去する。図9(B)に示すように、a−C:H膜46をマスクとして導電性膜43をドライエッチングし、ゲート電極を形成する。このとき、エッチングの入力高周波電力を下げエッチング速度を下げると共に、ゲート絶縁膜42と導電性膜43の選択性を上げてエッチングを行う。エッチング後、a−C:H膜46を除去する。
【0049】
図9(C)に示すように、ゲート電極部分をマスクとしてイオン注入を行い、ソース領域49及びドレイン領域50を形成する。なお、ゲート電極部分にサイドウォールを形成して再度イオン注入を行い、LDD構造としてもよい。次に、層間絶縁膜48を形成し、ソース領域49及びドレイン領域50部分にコンタクトホールを設け、ソース電極51、ドレイン電極52を形成する。
【0050】
本実施例によると、図9(B)の工程で、レジスト膜をマスクとして使用しないため、レジスト膜の側面からのイオンの反射がない。このため、基板表面のゲート電極近傍が過度にエッチングされることを防止できる。また、ゲート電極近傍の局所的なダメージがないため、フィールド酸化膜41端面の導電性膜43も完全に除去することができる。
【0051】
集積回路の微細化が進んだ今日の半導体プロセスにおいては、フォトリソグラフィ時の重ね合わせの精度が非常に厳しくなっている。重ね合わせの精度が基準値以下の場合には、レジストパターンを剥離して再度パターニングする。レジストに化学増幅型ネガレジストを使用する場合は、通常、レジストの剥離に酸素プラズマアッシングを用いる。
【0052】
しかし、a−C:H膜上の化学増幅型ネガレジストをこの方法で剥離すると、少なくとも一部のa−C:H膜も同時に剥離されてしまう。a−C:H膜に痕跡が残ると、a−C:H膜を堆積する工程からやり直さなければならず手戻りが大きい。このため、a−C:H膜を剥離せず、化学増幅型ネガレジストのみを剥離する方法が望まれている。
【0053】
以下に、a−C:H膜上の化学増幅型ネガレジストを剥離する実施例について説明する。
a−C:H膜上に化学増幅型ネガレジストを形成し、コンク硫酸と1.3重量%の過酸化水素水溶液の混合液を使用して化学増幅型ネガレジストを除去した。このエッチャントによるa−C:H膜のエッチング速度は、1.5Å/min程度で実質的に無視できる値であった。一方、化学増幅型ネガレジストは1〜3分程度で全て剥離することができた。
【0054】
a−C:H膜が露出した部分は、1〜3分間エッチャントに晒されるが、この時間にエッチングされる膜厚は約1.5〜4.5Å程度である。通常a−C:H膜を反射防止膜として使用する場合、その膜厚は約200Å以上である。従って、4.5Åエッチングされたとしても全体の膜厚の2%程度であり、反射防止膜としての機能に支障はない。
【0055】
なお、エッチャントとしては、コンク硫酸のみを使用してもよい。また、1.3重量%の過酸化水素水溶液の割合が20%以下であれば同様の効果を得ることができる。また、エッチャントとして水酸化アンモニウム、ヒドラジン系化合物、テトラメチルアンモニウムハイドロオキサイド等のアルカリ溶液を使用してもよい。
【0056】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【0057】
【発明の効果】
以上説明したように、本発明によれば、反射防止膜としてa−C:H膜を使用した場合でも、a−C:H膜を高精度に選択的に除去でき、かつ完全に剥離することができる。このため、コンタクトホールを介して歩留りよく配線を引き出すことが可能になる。
【図面の簡単な説明】
【図1】レジスト膜内の光の強度を説明するための基板の断面図である。
【図2】レジスト膜内の定在波の大きさを示すグラフである。
【図3】レジスト膜内の定在波の大きさを示すグラフである。
【図4】基板表面に形成されたレジストパターンを示すための基板表面のSEM写真をスケッチした基板平面図である。
【図5】a−C:H膜のアッシング速度を示すグラフである。
【図6】従来例によるMOSFETの製造方法を説明するための基板の断面図である。
【図7】従来例によるMOSFETの製造方法を説明するための基板の断面図である。
【図8】本発明の実施例によるMOSFETの製造方法を説明するための基板の断面図である。
【図9】本発明の実施例によるMOSFETの製造方法を説明するための基板の断面図である。
【符号の説明】
1 高反射基板
2 透明膜
3 a−C:H膜
4 レジスト膜
10 透明膜
11a、11b レジストパターンの上面
12a、12b レジストパターンの斜面
20、40 シリコン基板
21、41 フィールド酸化膜
22、42 ゲート絶縁膜
23、24、43、44 導電性膜
25、27、45 絶縁膜
26 レジスト膜
28、47 レジストパターン
29 溝
30、49 ソース領域
31、50 ドレイン領域
32、48 層間絶縁膜
33、51 ソース電極
34、52 ドレイン電極
46 a−C:H膜[0001]
[Industrial applications]
The present invention relates to a method for manufacturing a semiconductor device using amorphous carbon (aC: H), and more particularly, to a method for manufacturing a semiconductor device using aC: H as an anti-reflection film when exposing a photoresist film. .
[0002]
Here, aC: H refers to a hydrocarbon compound containing carbon and hydrogen, and includes a compound having a structure close to the crystal structure of carbon to a compound having a structure close to an organic substance.
[0003]
[Prior art]
Japanese Patent Application Laid-Open No. Sho 60-235426 discloses a method of depositing carbon on an Al surface to a thickness of about 1000 ° as an antireflection film at the time of photoresist exposure. It is taught that the deposition of carbon can suppress the constriction of the pattern.
[0004]
However, it is not clear what kind of carbon film is formed to ensure the antireflection effect in photolithography. When a carbon film is used as an antireflection film, a technique for etching the carbon film becomes important, but an etching technique having sufficient processing accuracy in a semiconductor process has not yet been developed.
[0005]
For example, a method of performing reactive ion etching at room temperature with an oxygen gas, a method of performing etching at room temperature using CF 4 / CHF 3 / Ar as an etching gas using an SiO 2 film etching apparatus, and an Al etching apparatus are used. A method of performing etching at room temperature using Cl 2 / BCl 3 as an etching gas, or a method of using a W etching apparatus and etching at room temperature using SF 6 / N 2 as an etching gas. However, the above method does not provide a sufficient etching rate and a sufficient selectivity to the resist film.
[0006]
Also, in the case of removing the carbon film, a down-flow type in which plasma is generated by microwave using an etching gas such as O 2 or O 2 / CF 4 and separation is performed by oxygen radicals, or an etching gas such as O 2 A method such as a barrel type in which high-frequency plasma is generated by using a method and stripping is performed by oxygen radicals is considered, but it is difficult to perform sufficient stripping.
[0007]
When a resist film is applied on a carbon film and exposed and developed, a desired resist pattern may not be obtained. In such a case, a resist film is created (remade) again. The antireflection carbon film and the resist film thereon may be peeled off and remade, but the process becomes complicated. A technique for removing only the resist film without damaging the antireflection effect of the underlying carbon film has not been established.
[0008]
[Problems to be solved by the invention]
When a fine pattern, particularly a pattern of 1 μm or less, is formed on a substrate having a high reflectance, a sufficient effect cannot be obtained only by depositing carbon on the substrate. This is considered to be mainly due to the effect of the reflected light, which is the exposure light transmitted through the antireflection film and reflected on the substrate surface having a high reflectance. Since reflection from the surface of the antireflection film cannot be completely prevented, it is considered that there is an influence of light reflected from the surface of the antireflection film.
[0009]
For this reason, the line width of the resist pattern formed on the substrate having a step may change depending on the shape of the base. Further, since the binding energy of the carbon film is very high, the etching rate is low and the etching selectivity with the resist is low in the conventional method. For this reason, if a carbon film is used as the antireflection film, it is necessary to make the resist film thicker, and on the contrary, the exposure accuracy may be deteriorated.
[0010]
It is also difficult to completely remove the carbon film. For example, if the carbon film cannot be completely removed and the carbon film remains between the W wiring and the interlayer insulating film, the adhesion between the W wiring and the carbon film and between the carbon film and the interlayer insulating film deteriorates. . If the carbon film remains when the contact hole is formed, good electrical connection cannot be obtained.
[0011]
An object of the present invention is to provide a technique for etching a carbon film with good selectivity to a resist film and a technique for almost completely removing the carbon film.
[0012]
[Means for Solving the Problems]
According to one aspect of the present invention, a step of forming an amorphous carbon film on a substrate on which a film to be patterned is formed, a step of forming a resist pattern on the surface of the amorphous carbon film, Using at least one gas from the group consisting of halogen gas and oxygen-containing gas, heating the substrate at 70 ° C. to 450 ° C. to form the amorphous carbon film in a region not covered with the resist pattern, And a step of removing by dry etching.
[0013]
[Action]
By heating the substrate to 70 ° C. to 450 ° C. using a reducing fluoride gas, a halogen gas, or a gas containing oxygen, the aC: H film can be efficiently etched.
[0014]
【Example】
The principle of the embodiment of the present invention will be described with reference to FIG. FIG. 1 shows the light intensity in the resist film. A
[0015]
The periodic change in light intensity as a function of location indicates that standing waves are formed in the resist film. When the average of the light intensity is I ave and the amplitude of the intensity change is Iδ, the magnitude I sw of the standing wave in the
[0016]
If the magnitude I sw of the standing wave is reduced, the intensity of the reflected light and thus the magnitude of the halation is also reduced, so that a finer pattern can be exposed with high precision. FIG. 2 shows a change in the magnitude I sw of the standing wave with respect to the thickness of the transparent film and the thickness of the antireflection film. The horizontal axis represents the thickness of the transparent film in units of Å, and the vertical axis represents the thickness of the aC: H film in units of Å. The number corresponding to each curve indicates the magnitude I sw of the standing wave. The figure shows an exposure wavelength of 365 nm, a high-reflection substrate 1 with a base WSi layer with a complex refractive index of 2.94 to 2.66i, and a
[0017]
From FIG. 2, it can be seen that when the transparent film is about 400 ° and the aC: H film is about 300 °, the size of the standing wave is minimized. FIG. 3 shows the case where the film thickness of the aC: H film was fixed at 300 ° and the film thickness of the transparent film was changed, and the film thickness of the aC: H film was fixed at 400 °. It shows the magnitude of the standing wave when the thickness is changed. The horizontal axis represents the thickness of the aC: H film or the transparent film in the unit Å, and the vertical axis represents the magnitude of the standing wave I sw . In the figure, ○ indicates the magnitude of the standing wave corresponding to the thickness of the transparent film when the thickness of the aC: H film is fixed at 300 °, and ● indicates the case where the thickness of the transparent film is fixed at 400 °. 3 shows the magnitude of the standing wave with respect to the thickness of the aC: H film. It can be seen that when the thickness of the aC: H film is 300 ° and the thickness of the transparent film is 400 °, the magnitude I sw of the standing wave is 0.05, which is the minimum.
[0018]
When a pattern having a line width of 0.3 μm is formed, it is preferable to suppress the dimensional variation to 10% of the line width, that is, within 0.03 μm. For this purpose, it is desired that the magnitude of the standing wave be 0.2 or less. In order to reduce the magnitude of the standing wave to 0.2 or less, the thickness of the transparent film may be 250 to 550 ° when the thickness of the aC: H film is 300 °. When the thickness of the transparent film is 400 °, the thickness of the aC: H film may be set to 210 to 450 °. More preferably, the film thickness of the aC: H film and the film thickness of the transparent film are within ± 20% of 300 ° and 400 °, respectively, that is, within ± 20% from the film thickness giving the minimum value of the standing wave. The film thickness may be set as follows.
[0019]
In the above simulation, the case was considered where the imaginary part (extinction coefficient) of the complex refractive index of the transparent film was 0. However, if the extinction coefficient is 0.2 or less, the film may be considered as a substantially transparent film. it can. Although an aC: H film having an extinction coefficient of 0.752 was considered as an antireflection film, any film having an extinction coefficient of 0.3 or more can be used as an antireflection film.
[0020]
Next, an embodiment based on the above consideration will be described. A substrate with a WSi surface having a complex refractive index of 2.94 to 2.66i as a high reflection substrate, an aC: H film having a complex refractive index of 1.58 to 0.75i as an antireflection film, a thickness of 300 °, and a complex as a resist film The resist film was patterned on a sample using a novolak-based resist film having a refractive index of 1.65 to 0.02i and a thickness of 0.76 μm. For comparison, a sample having a transparent film thickness of 1000 ° was also patterned.
[0021]
FIGS. 4A and 4B show resists when the thickness of the transparent film is 1000 °, and when the thickness of the aC: H film is 300 ° and the thickness of the transparent film is 400 °, respectively. 2 shows a sketch of an SEM photograph of the substrate surface after film patterning.
[0022]
As shown in FIGS. 4A and 4B, a linear resist pattern having an
[0023]
In FIG. 4 (A), as shown in the shape of the
[0024]
FIGS. 2 and 3 show the case of i-line with an exposure wavelength of 365 nm, but the optimum film thickness is different if the exposure wavelength is different. For example, when the exposure wavelength is 248 nm, a similar simulation shows that when the thickness of the amorphous carbon film is 200 to 500 ° and the thickness of the SiO 2 film is 50 to 300 ° or 700 to 1100 °, the standing wave It is derived that the size can be reduced.
[0025]
As described above, by optimally selecting the thicknesses of the aC: H film and the transparent film, the line width of the fine pattern can be formed substantially constant regardless of the step of the underlying substrate. In the above embodiment, the case where the aC: H film is used as the anti-reflection film and the SiO 2 film is used as the transparent film, but other materials may be used. For example, a carbon film containing no or little H may be used as the antireflection film. Further, PSG refractive index from 1.48 to 2.0 as the transparent film, BSG, inorganic glass mainly comprising SiO 2 such as BPSG, refractive index may be used about 2 SiN film or the like. In this case, the optimum film thickness may be set according to the complex refractive index of each material.
[0026]
Next, a technique for etching a carbon film or an aC: H film will be described. FIG. 5 shows the relationship between the ashing speed and the temperature when the carbon film and the resist film formed by sputtering are separated by the downflow of microwave plasma. The horizontal axis represents the reciprocal of the temperature in units of 1000 / K, and the vertical axis represents the ashing speed in units of Å / min. The solid line a in the figure shows the ashing speed of the sputtered carbon film, and the solid line b shows the ashing speed of the resist film.
[0027]
Here, an i-line resist (ZIR-9100) was used as the resist film. Ashing was performed under the conditions of O 2 flowing at 1000 sccm as an ashing gas, a pressure of 1.0 Torr, and a microwave power of 1.0 kW.
[0028]
From the graph, it can be seen that the temperature needs to be about 70 ° C. or more in order to peel off the carbon film at a significant speed. Considering that the ashing rate of about 500 ° / min is preferable in view of further improving the throughput of the semiconductor process by 100 ° / min, the substrate temperature is preferably about 150 ° C or more, more preferably 200 ° C or more. If the temperature is 450 ° C. or higher, the carbon as the antireflection film does not exist as a film, so the substrate temperature needs to be 450 ° C. or lower.
[0029]
When an Al wiring is used, ashing needs to be performed, for example, by flowing O 2 gas at 1000 sccm and CF 4 gas at 60 sccm, at a pressure of 1.0 Torr, and at a microwave power of 1.0 kW. In this case, it is preferable to first strip the resist film at a low temperature of about 30 ° C., and then heat the substrate to strip the carbon film. This is because the sidewall fence remains when the substrate is heated from the beginning. At about 30 ° C., the carbon film cannot be peeled off.
[0030]
FIG. 5 shows the case where the carbon film is peeled off by down-flow of microwave plasma using O 2 gas. However, the substrate is also heated when the carbon film is removed by RIE, electron cyclotron resonance etching (ECR), or the like. This can increase the etching rate.
[0031]
For example, etching may be performed by RIE under the conditions of an O 2 gas flowing at 150 sccm as an etching gas, a pressure of 0.2 Torr, and a high frequency power of 150 W. Alternatively, etching may be performed by RIE under the conditions of a flow of 50 sccm of CF 4 / CHF 3 as an etching gas and a pressure of 0.05 Torr and a high frequency power of 350 W. Under this condition, if there is an SiO 2 film under the carbon film, the SiO 2 film can be etched at the same time.
[0032]
Alternatively, etching may be performed by RIE at a flow rate of 40 sccm / 40 sccm of SF 6 / N 2 as an etching gas, a pressure of 0.05 Torr, and a high-frequency power of 350 W. Under this condition, if there is a blanket tungsten film (BW film) under the carbon film, the BW film can be etched at the same time. Even under these conditions, it is preferable that the substrate temperature be 70 ° C to 450 ° C.
[0033]
As the etching gas, other than the above, a fluorine compound gas such as NF 3 , a halogen gas such as Br 2 and I 2 , a gas containing oxygen such as CO and CO 2 , or a mixed gas thereof may be used.
[0034]
Alternatively, the carbon film may be etched by ECR under the conditions of a flow of 40 sccm / 60 sccm of Cl 2 / BCl 3 as an etching gas, a pressure of 4.0 mTorr, a microwave power of 800 W, and a high frequency power of 150 W. Note that, in this case, it is preferable that the substrate temperature be 100 ° C. to 450 ° C. By etching under these conditions, if there is an Al film under the carbon film, the Al film can be etched at the same time.
[0035]
Next, a method for preventing local damage to the substrate surface due to reflection of ions from the side surfaces of the resist film during RIE by using the aC: H film used as the antireflection film as an etching mask will be described. .
[0036]
First, conventional problems will be described with reference to FIGS. As shown in FIG. 6A, a
[0037]
A
[0038]
As shown in FIG. 6B, the insulating
[0039]
As shown in FIG. 6C, the resist
[0040]
As shown in FIG. 7B, the
[0041]
On the other hand, as shown by an arrow in FIG. 7B, ions are reflected on the side surface of the resist
[0042]
As shown in FIG. 7C, when the region 23a of the conductive film is to be completely removed, the vicinity of the gate electrode is excessively etched, and a
[0043]
In the MOSFET of FIG. 7D, since the
[0044]
Next, an embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 8A, a
[0045]
An aC:
[0046]
As shown in FIG. 8B, the aC:
[0047]
As shown in FIG. 8C, using the resist
[0048]
As shown in FIG. 9A, the resist
[0049]
As shown in FIG. 9C, ion implantation is performed using the gate electrode portion as a mask to form a source region 49 and a
[0050]
According to this embodiment, in the step of FIG. 9B, since the resist film is not used as a mask, there is no reflection of ions from the side surface of the resist film. For this reason, the vicinity of the gate electrode on the substrate surface can be prevented from being excessively etched. Since there is no local damage near the gate electrode, the
[0051]
2. Description of the Related Art In today's semiconductor processes in which integrated circuits have been miniaturized, the accuracy of overlay during photolithography has become extremely strict. If the overlay accuracy is lower than the reference value, the resist pattern is stripped and patterned again. When a chemically amplified negative resist is used as the resist, oxygen plasma ashing is usually used for stripping the resist.
[0052]
However, when the chemically amplified negative resist on the aC: H film is stripped by this method, at least a part of the aC: H film is also stripped at the same time. If a trace remains on the aC: H film, the process must be repeated from the step of depositing the aC: H film, and rework is large. For this reason, a method of stripping only the chemically amplified negative resist without stripping the aC: H film is desired.
[0053]
Hereinafter, an example of stripping the chemically amplified negative resist on the aC: H film will be described.
A chemically amplified negative resist was formed on the aC: H film, and the chemically amplified negative resist was removed using a mixed solution of conc sulfuric acid and a 1.3% by weight aqueous hydrogen peroxide solution. The etching rate of the aC: H film by this etchant was about 1.5 ° / min, which was substantially negligible. On the other hand, all of the chemically amplified negative resist could be removed in about 1 to 3 minutes.
[0054]
The exposed portion of the aC: H film is exposed to an etchant for 1 to 3 minutes, and the film thickness etched during this time is about 1.5 to 4.5 °. Usually, when an aC: H film is used as an antireflection film, its film thickness is about 200 ° or more. Therefore, even if it is etched by 4.5 °, it is about 2% of the whole film thickness, and there is no hindrance to the function as the antireflection film.
[0055]
Note that only conch sulfuric acid may be used as an etchant. The same effect can be obtained if the ratio of the 1.3% by weight aqueous hydrogen peroxide solution is 20% or less. Further, an alkaline solution such as ammonium hydroxide, a hydrazine-based compound, or tetramethylammonium hydroxide may be used as an etchant.
[0056]
Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. For example, it will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
[0057]
【The invention's effect】
As described above, according to the present invention, even when an aC: H film is used as an antireflection film, the aC: H film can be selectively removed with high accuracy and completely removed. Can be. For this reason, it is possible to lead out the wiring via the contact hole with good yield.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a substrate for explaining the intensity of light in a resist film.
FIG. 2 is a graph showing the magnitude of a standing wave in a resist film.
FIG. 3 is a graph showing the magnitude of a standing wave in a resist film.
FIG. 4 is a plan view of a substrate sketched with an SEM photograph of the substrate surface to show a resist pattern formed on the substrate surface.
FIG. 5 is a graph showing an ashing speed of an aC: H film.
FIG. 6 is a cross-sectional view of a substrate for explaining a method of manufacturing a MOSFET according to a conventional example.
FIG. 7 is a cross-sectional view of a substrate for describing a method for manufacturing a MOSFET according to a conventional example.
FIG. 8 is a cross-sectional view of a substrate for describing a method for manufacturing a MOSFET according to an embodiment of the present invention.
FIG. 9 is a cross-sectional view of a substrate for describing a method for manufacturing a MOSFET according to an embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1
Claims (16)
前記アモルファスカーボン膜の表面上にレジストパターンを形成する工程と、
還元性フッ化物ガス、ハロゲンガス及び酸素を含むガスからなる群のうち少なくとも一つのガスを使用し、前記基板を70℃〜450℃の加熱して、前記レジストパターンで覆われていない領域の前記アモルファスカーボン膜を、ドライエッチングで除去する工程と
を含む半導体装置の製造方法。Forming an amorphous carbon film on the substrate on which the film to be patterned is formed,
Forming a resist pattern on the surface of the amorphous carbon film,
Using at least one gas from the group consisting of a reducing fluoride gas, a gas containing halogen gas and oxygen, heating the substrate at 70 ° C. to 450 ° C. to form an area not covered with the resist pattern Removing the amorphous carbon film by dry etching.
前記アモルファスカーボン膜の表面上に所定の領域にパターニングされたレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、少なくとも前記アモルファスカーボン膜を選択的にエッチングする第1エッチング工程と、
前記レジストパターンを除去する工程と、
前記アモルファスカーボン膜をマスクとして、前記パターニングすべき膜の少なくとも下層部分を選択的にエッチングする第2エッチング工程と
を含む半導体装置の製造方法。Forming an amorphous carbon film on the substrate on which the film to be patterned is formed,
Forming a resist pattern patterned in a predetermined region on the surface of the amorphous carbon film,
A first etching step of selectively etching at least the amorphous carbon film using the resist pattern as a mask;
Removing the resist pattern;
A second etching step of selectively etching at least a lower layer portion of the film to be patterned using the amorphous carbon film as a mask.
前記第1エッチング工程は、前記上層をエッチングし、前記下層をほとんどエッチングしないエッチング条件で行い、
前記第2エッチング工程は、前記下層をエッチングするエッチング条件で行う請求項11記載の半導体装置の製造方法。The film to be etched includes a lower layer and an upper layer having different etching characteristics from the lower layer,
The first etching step is performed under etching conditions in which the upper layer is etched and the lower layer is hardly etched;
The method of manufacturing a semiconductor device according to claim 11, wherein the second etching step is performed under etching conditions for etching the lower layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002380946A JP2004031892A (en) | 2002-12-27 | 2002-12-27 | Method for manufacturing semiconductor device using amorphous carbon |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002380946A JP2004031892A (en) | 2002-12-27 | 2002-12-27 | Method for manufacturing semiconductor device using amorphous carbon |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04954894A Division JP3441011B2 (en) | 1994-03-18 | 1994-03-18 | Semiconductor device manufacturing method using amorphous carbon |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006112056A Division JP2006303496A (en) | 2006-04-14 | 2006-04-14 | Method for manufacturing semiconductor device |
JP2006112057A Division JP2006276869A (en) | 2006-04-14 | 2006-04-14 | Manufacturing method for semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004031892A true JP2004031892A (en) | 2004-01-29 |
Family
ID=31185281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002380946A Pending JP2004031892A (en) | 2002-12-27 | 2002-12-27 | Method for manufacturing semiconductor device using amorphous carbon |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004031892A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007103899A (en) * | 2005-09-06 | 2007-04-19 | Sony Corp | Antireflection coating and exposure method |
JP2007220847A (en) * | 2006-02-16 | 2007-08-30 | Sony Corp | Antireflection film and exposure method |
JP2007220845A (en) * | 2006-02-16 | 2007-08-30 | Sony Corp | Antireflection film and exposure method |
JP2007220844A (en) * | 2006-02-16 | 2007-08-30 | Sony Corp | Antireflection film and exposure method |
JP2007220848A (en) * | 2006-02-16 | 2007-08-30 | Sony Corp | Antireflection film and exposure method |
JP2007220846A (en) * | 2006-02-16 | 2007-08-30 | Sony Corp | Antireflection film and exposure method |
US7494934B2 (en) | 2005-10-12 | 2009-02-24 | Samsung Electronics Co., Ltd. | Method of etching carbon-containing layer and method of fabricating semiconductor device |
JP2018511166A (en) * | 2015-04-02 | 2018-04-19 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | Mask etching for patterning |
-
2002
- 2002-12-27 JP JP2002380946A patent/JP2004031892A/en active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007103899A (en) * | 2005-09-06 | 2007-04-19 | Sony Corp | Antireflection coating and exposure method |
US7494934B2 (en) | 2005-10-12 | 2009-02-24 | Samsung Electronics Co., Ltd. | Method of etching carbon-containing layer and method of fabricating semiconductor device |
JP2007220844A (en) * | 2006-02-16 | 2007-08-30 | Sony Corp | Antireflection film and exposure method |
JP2007220845A (en) * | 2006-02-16 | 2007-08-30 | Sony Corp | Antireflection film and exposure method |
JP2007220848A (en) * | 2006-02-16 | 2007-08-30 | Sony Corp | Antireflection film and exposure method |
JP2007220846A (en) * | 2006-02-16 | 2007-08-30 | Sony Corp | Antireflection film and exposure method |
JP2007220847A (en) * | 2006-02-16 | 2007-08-30 | Sony Corp | Antireflection film and exposure method |
JP4715542B2 (en) * | 2006-02-16 | 2011-07-06 | ソニー株式会社 | Antireflection film and exposure method |
JP4715540B2 (en) * | 2006-02-16 | 2011-07-06 | ソニー株式会社 | Antireflection film and exposure method |
JP4715541B2 (en) * | 2006-02-16 | 2011-07-06 | ソニー株式会社 | Antireflection film and exposure method |
JP4715543B2 (en) * | 2006-02-16 | 2011-07-06 | ソニー株式会社 | Antireflection film and exposure method |
JP4715544B2 (en) * | 2006-02-16 | 2011-07-06 | ソニー株式会社 | Antireflection film and exposure method |
JP2018511166A (en) * | 2015-04-02 | 2018-04-19 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | Mask etching for patterning |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3441011B2 (en) | Semiconductor device manufacturing method using amorphous carbon | |
KR101048009B1 (en) | Substrate Processing Method | |
US20060003268A1 (en) | Method of forming semiconductor patterns | |
JPH0621018A (en) | Dry etching method | |
JP2004031944A (en) | Forming method of very narrow width transistor gate element by photolithography | |
JP4201646B2 (en) | Manufacturing method of semiconductor device | |
US6420095B1 (en) | Manufacture of semiconductor device using A-C anti-reflection coating | |
JPH1197414A (en) | Plasma etching method for silicon-oxide based insulating film | |
JP2004031892A (en) | Method for manufacturing semiconductor device using amorphous carbon | |
JP3700231B2 (en) | Method for forming connection hole | |
JP2006276869A (en) | Manufacturing method for semiconductor device | |
JP3279016B2 (en) | Dry etching method | |
US6465360B2 (en) | Method for fabricating an ultra small opening | |
JP2004363371A (en) | Method of manufacturing electronic device | |
JP3704030B2 (en) | Manufacturing method of semiconductor device | |
JP3371170B2 (en) | Method for manufacturing semiconductor device | |
JP3725811B2 (en) | Manufacturing method of semiconductor device | |
JP3289480B2 (en) | Method for manufacturing semiconductor device | |
JP2006303496A (en) | Method for manufacturing semiconductor device | |
KR101016334B1 (en) | Method of forming gate electrode in semiconductor device | |
KR100910865B1 (en) | Method for fabrication of semiconductor device | |
JP2001237415A (en) | Method of manufacturing semiconductor device | |
KR100205095B1 (en) | Method for forming bit line of semiconductor device | |
JPH10256260A (en) | Formation of gate electrode having high-melting-point metal material layer, and manufacture of semiconductor device having such gate electrode | |
KR20050068363A (en) | Method for fabricating thin pattern using the hard mask |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070123 |