KR100796736B1 - 반도체디바이스의 검사방법 - Google Patents

반도체디바이스의 검사방법 Download PDF

Info

Publication number
KR100796736B1
KR100796736B1 KR1020070019175A KR20070019175A KR100796736B1 KR 100796736 B1 KR100796736 B1 KR 100796736B1 KR 1020070019175 A KR1020070019175 A KR 1020070019175A KR 20070019175 A KR20070019175 A KR 20070019175A KR 100796736 B1 KR100796736 B1 KR 100796736B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
image data
masking
area
inspection
Prior art date
Application number
KR1020070019175A
Other languages
English (en)
Inventor
유홍준
이상훈
김윤일
Original Assignee
(주)제이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)제이티 filed Critical (주)제이티
Priority to KR1020070019175A priority Critical patent/KR100796736B1/ko
Application granted granted Critical
Publication of KR100796736B1 publication Critical patent/KR100796736B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체디바이스의 검사방법에 관한 것으로, 보다 상세하게는 반도체디바이스의 외관 검사하여 크랙 등의 발생여부를 검사하는 반도체디바이스의 검사를 수행하는 반도체디바이스의 검사방법에 관한 것이다.
본 발명은 반도체디바이스의 외관에 대한 이미지데이터를 획득하는 이미지획득단계와; 상기 이미지획득단계에서 획득된 상기 이미지데이터에서 픽셀값의 크기 및 이웃하는 픽셀값과의 차이에 따라서 마스킹영역을 지정하는 마스킹영역지정단계와; 상기 마스킹영역의 픽셀 수 및 위치에 따라서 상기 마스킹영역을 미리 설정된 기준에 따라서 해당되는 코드를 부여하는 코드값부여단계를 포함하는 것을 특징으로 하는 반도체디바이스의 검사방법을 개시한다.
반도체디바이스, 픽셀, 이미지, 크랙, 마스크, 식별

Description

반도체디바이스의 검사방법 {Method for inspecting semiconductor}
도 1은 본 발명에 따른 반도체디바이스의 검사방법을 보여주는 순서도이다.
도 2는 반도체디바이스의 상면을 보여주는 평면도이다.
도 3a는 도 2에서 'A'부분을 확대한 이미지데이터를 픽셀단위로 보여주는 개념도이다.
도 3b는 도 2에서 'B'부분을 확대한 이미지데이터를 픽셀단위로 보여주는 개념도이다.
도 3c는 도 2에서 'C'부분을 확대한 이미지데이터를 픽셀단위로 보여주는 개념도이다.
도 3d는 도 2에서 'D'부분을 확대한 이미지데이터를 픽셀단위로 보여주는 개념도이다.
도 3e는 볼을 구비하는 반도체디바이스에서 볼부분을 확대한 이미지데이터를 픽셀단위로 보여주는 개념도이다.
도 4a 내지 도 4e는 이미지데이터에서 마스킹영역에 해당되는 식별기호를 표시한 상태를 보여주는 개념도이다.
***** 도면의 주요부분에 대한 부호의 설명 *****
1 : 반도체디바이스
2a : 표지
본 발명은 반도체디바이스의 검사방법에 관한 것으로, 보다 상세하게는 반도체디바이스의 외관을 검사하여 크랙 등의 발생여부를 검사하는 반도체디바이스의 검사를 수행하는 반도체디바이스의 검사방법에 관한 것이다.
패키지 공정을 마친 반도체디바이스는 DC테스트, 번인테스트 등의 검사를 마친 후에 고객 트래이에 적재되어 출하된다. 그리고 출하되는 반도체디바이스는 그 표면에 레이저 등에 의하여 일련번호, 제조사 로고 등의 표지가 표시되는 마킹공정을 거치게 된다.
또한 반도체디바이스는 최종적으로 리드(lead)나 볼 그리드(ball grid)의 파손여부, 크랙(crack), 스크래치(scratch) 여부 등과 같은 반도체디바이스의 외관상태 및 표면에 형성된 마킹의 양호여부를 검사하는 검사공정을 거치게 된다.
한편 상기와 같은 반도체디바이스의 외관상태 및 마킹의 양호여부의 그 검사시간이 비교적 추가되면서 그 검사시간에 따라서 전체 공정의 수행을 위한 시간에 영향을 미치게 된다.
특히 반도체디바이스의 외관상태 및 마킹의 양호여부의 검사공정이 비효율적으로 이루어지는 경우 검사공정에서 적체되어 전체적으로 작업효율을 저하시켜 생산성이 떨어지게 되는 문제점이 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 반도체디바이스의 외관에 대한 이미지데이터를 픽셀단위로 검사하여 크랙 및 스크래치의 형성여부, 마킹여부 등 반도체디바이스의 양호여부를 신속히 검사할 수 있는 반도체디바이스의 검사방법을 제공하는 데 있다.
본 발명은 상기와 같은 본 발명의 목적을 달성하기 위하여 창출된 것으로서 본 발명은 반도체디바이스의 외관에 대한 이미지데이터를 획득하는 이미지획득단계와; 상기 이미지획득단계에서 획득된 상기 이미지데이터에서 픽셀값의 크기 및 이웃하는 픽셀값과의 차이에 따라서 마스킹영역을 지정하는 마스킹영역지정단계와; 상기 마스킹영역의 픽셀 수 및 위치에 따라서 상기 마스킹영역을 미리 설정된 기준에 따라서 해당되는 코드를 부여하는 코드값부여단계를 포함하는 것을 특징으로 하는 반도체디바이스의 검사방법을 개시한다.
상기 이미지획득단계 후에는 상기 이미지획득단계에서 획득된 상기 이미지데이터에서 검사영역을 지정하는 검사영역지정단계를 포함하며, 상기 마스킹영역지정단계는 상기 이미지데이터 중 상기 검사영역에 해당되는 이미지데이터에 대해서만 수행할 수 있다.
상기 검사영역지정단계에서 상기 이미지획득단계에서 획득된 상기 이미지데이터에서 반도체디바이스의 모서리들의 위치를 검색한 후에 상기 반도체디바이스의 모서리들의 위치를 기준으로 상기 검사영역을 지정할 수 있다.
상기 검사영역지정단계에서 상기 검사영역은 상기 반도체디바이스의 모서리들의 위치로부터 미리 설정된 크기만큼 오프셋을 두고 지정할 수 있다.
상기 코드값부여단계에서 상기 각 마스킹영역에 부여되는 코드는 반도체디바이스에 형성되는 볼, 리드, 스크래치, 크랙 및 마킹 중 적어도 어느 하나를 가리키는 식별기호로 구성될 수 있다.
상기 코드값부여단계에서 상기 각 마스킹영역에 부여되는 식별기호는 상기 이미지데이터에서 상기 마스킹영역에 대응되는 픽셀들의 픽셀값을 교체하여 표시할 수 있다.
본 발명은 또한 상기와 같은 반도체디바이스의 검사방법을 수행하는 반도체디바이스 검사장치를 개시한다.
이하, 본 발명에 따른 반도체디바이스의 검사방법에 관하여 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명에 따른 반도체디바이스의 검사방법은 도 2에 도시된 반도체디바이스(1)의 상면 및 저면 등의 외관에 대한 이미지데이터를 스캐너, 카메라 등과 같은 이미지데이터를 획득하기 위한 장치에 의하여 획득하여 획득된 이미지데이터를 분석하여 크랙 등의 발생여부를 검사하는 반도체디바이스 검사장치에 사용된다.
상기 반도체디바이스 검사장치는 검사대상인 하나 이상의 반도체디바이스(1)가 안착되는 트레이(미도시)와, 트레이 상에 안착된 반도체디바이스(1)에 대한 이미지를 획득하기 위한 이미지획득장치(미도시)를 포함하여 구성된다.
상기 트레이에는 반도체디바이스(1)의 이미지데이터에 모서리를 인식할 수 있도록 표식(2a)이 형성될 수 있다.
본 발명에 따른 반도체디바이스의 검사방법은 도 1에 도시된 바와 같이, 이미지획득단계(S10)와, 마스킹영역지정단계(S30)와, 코드값부여단계(S40)를 포함하여 구성된다.
상기 이미지획득단계(S10)에서는 검사대상인 반도체디바이스(1)에 대한 이미지, 특히 상측면 또는 하측면 등 외관에 대한 이미지데이터를 카메라 등과 같은 이미지획득장치를 사용하여 획득한다. 이때 상기 이미지획득장치는 검사대상에 따라서 해상도를 높이기 위하여 고배율의 렌즈 등이 사용될 수 있다.
그리고 상기 반도체디바이스(1)는 도 2에 도시된 바와 같으며, 검사항목이 크랙, 스크래치, 리드 등인 점을 고려하여 흑백 등 단색으로 구성되는 것이 바람직하며, 일정한 해상도(1024×768)를 가지면서 0~255값을 가지는 픽셀들로 구성된다.
상기 이미지획득단계(S10)에서 이미지데이터가 획득되면 획득된 이미지를 분석하기 위한 분석절차로서, 마스킹영역지정단계(S30) 및 코드값부여단계(S40)가 수행된다. 이때 상기 이미지획득단계(S10)에서는 회전된 이미지를 회전시키거나, 밝기 조정 등 이미지데이터에 대한 보정을 수행할 수 있다.
한편 상기 이미지획득단계(S10)에서 획득된 이미지데이터에 대한 분석절차를 바로 수행할 수 있으나 획득된 이미지에 대한 가공절차로서, 상기 이미지획득단계(S10) 후에 획득된 이미지데이터에서 검사영역(ES)을 지정하는 검사영역지정단계(S20)를 추가로 수행할 수 있으며, 분석절차인 마스킹영역지정단계(S30) 및 코드값부여단계(S40)를 검사영역(ES)에 해당되는 이미지데이터에 대해서만 수행하도록 할 수 있다.
이때 상기 검사영역(ES)은 픽셀값의 크기 및 변화를 측정하여 반도체디바이스(1)의 모서리에 해당되는 픽셀의 위치를 검색한 후에 선정된 모서리를 기준으로 지정될 수 있다. 여기서 반도체디바이스(1)의 모서리는 그 주변에 설치된 표식(2a)을 기준으로 검색될 수도 있다.
여기서 픽셀값의 변화는 밝은 값(Light; 높은 픽셀값)에서 어두운 값(Dark; 낮은 픽셀값)으로의 변화 또는 낮은 값에서 높은 값으로의 방향성 및 해당 픽셀들의 위치를 고려하게 된다.
한편 상기 반도체디바이스(1)는 일반적으로 도 2에 도시된 바와 같이, 리드를 구비하고 있으므로, 검사영역(ES) 내에 리드가 포함되도록 모서리로부터 오프셋(offset)을 주도록 할 필요가 있다.
따라서 상기 검사영역(ES)은 반도체디바이스(1)의 모서리들의 위치로부터 미리 설정된 크기(Voff, Hoff)만큼 오프셋을 두고 지정할 수 있다. 물론 반도체디바이스(1)가 리드 대신에 볼을 구비한 경우에는 검사영역(ES)에서 오프셋을 두지 않거나 미세하게 두어도 무방하다.
상기 마스킹영역지정단계(S30)는 이미지획득단계(S10)에서 획득된 이미지데이터, 특히 검사영역(ES)에서 픽셀값의 크기 및 이웃하는 픽셀값과의 차이에 따라서 마스킹영역(MS)을 지정한다.
보다 구체적으로 살펴보면, 이미지획득단계(S10)에서 획득된 이미지데이터 중 검사영역(ES) 내의 픽셀값들은 0~255 범위에서 다양한 값을 가지게 되며, 이미 지데이터를 픽셀단위로 확대하여 표현하면 도 3a 내지 도 3e에 도시된 바와 같은 형태를 가지게 된다. 실제 픽셀값들은 다양한 값을 가지고 있으나 도 3a 내지 도 3e는 설명의 편의상 해칭으로 간단하게 표시하였다.
상기 마스킹영역지정단계(S30)는 상기와 같은 이미지데이터를 픽셀단위로 X방향 및 Y방향으로 픽셀값을 체크(트레이싱)하게 되며, 일정한 범위 내의 픽셀값들을 기준으로 도 3a 내지 도 3e에 도시된 바와 같이, 굵은 선으로 표시되는 복수 개의 픽셀들로 이루어진 영역을 선정하여 마스킹영역(MS)로서 지정하게 된다.
이때 도 3a에 도시된 바와 같이, 한 개 또는 두 개의 픽셀들로 이루어진 영역은 무시할 정도이므로 소정 갯수 이상의 픽셀들로 이루어진 영역만 마스킹영역(MS)으로 지정된다.
상기 마스킹영역지정단계(S30)에서 하나 이상의 마스킹영역(MS)이 지정되면 각 마스킹영역(MS)은 그 픽셀 수 및 위치에 따라서 미리 설정된 기준에 따라서 해당되는 코드를 부여하는 코드값부여단계(S40)가 수행된다.
한편 이미지데이터에서 지정되는 마스킹영역(MS)들은 도 3a 내지 도 3e에 도시된 바와 같이, 반도체디바이스(1)의 상면 또는 저면 등에 형성된 크랙(Crack), 스크래치(Scratch), 얼룩 등과 같은 결함은 물론 반도체디바이스(1)의 상면에 형성된 마킹, 롯트번호, 리드(Lead) 또는 볼(ball) 등에 의하여 형성되게 된다.
그리고 각 마스킹영역(MS)은 형성되는 위치 및 원인에 따라서 픽셀값의 크기 및 위치, 그리고 마스킹영역(MS)을 형성하는 픽셀들의 갯수가 달라진다.
즉, 보다 구체적으로 살펴보면, 반도체디바이스(1)의 상면에 형성되는 로고, 로트 번호 등의 마킹은 도 3a에 도시된 바와 같이, 반도체디바이스(1)의 상면 중 특정 위치에 특정 폰트 및 크기로 형성되므로, 마킹에 대응되는 마스킹영역(MS)은 마스킹영역(MS)들 중 마킹이 형성되는 위치 및 크기를 기준으로 선정된다.
또한 크랙은 도 3b에 도시된 바와 같이, 반도체디바이스(1)의 외곽선 부근에서 형성되므로, 크랙에 대응되는 마스킹영역(MS)은 외곽선부근에서 형성된 마스킹영역(MS)들 중 모서리를 제외한 마스킹영역(MS)들이 선정된다.
또한 스크래치는 도 3c에 도시된 바와 같이, 반도체디바이스(1)의 상면 중 내측에 마킹을 제외한 위치에서 발생하므로, 스크래치에 대응되는 마스킹영역(MS)은 마킹을 제외한 마스킹영역(MS)들이 선정된다.
이때 스크래치 또는 크랙에 대응되는 마스킹영역(MS)은 그 영역의 길이 및 폭에 특성이 있으므로 길이 및 폭을 조건으로 추가로 부여할 수 있다.
또한 리드는 도 3d에 도시된 바와 같이, 외곽선의 외측으로 소정의 위치에 위치되어야 하므로, 리드에 대응되는 마스킹영역(MS)은 외곽선의 외측 중 소정의 위치에 위치되는 마스킹영역(MS)들이 선정된다.
한편 반도체디바이스(1) 중 리드 대신에 볼을 구비하는 경우가 있으며, 볼의 경우에는 도 3e에 도시된 바와 같이, 반도체디바이스(1)의 저면 중 소정의 위치에 위치되어야 하므로, 볼에 대응되는 마스킹영역(MS)은 외곽선의 내측 중 소정의 위치에 위치되는 마스킹영역(MS)들이 선정된다.
마지막으로 마킹, 크랙, 스클래치, 리드, 볼 등 미리 설정된 기준들 이외의 마스킹영역(MS)들은 기타 구성 또는 반도체디바이스(1)의 상태가 비정상적인 경우 에 발생할 수 있으므로 해당되는 구성 또는 비정상의 조건을 픽셀들의 위치 및 크기를 기준으로 별도의 표시를 한다.
따라서 상기와 같이 마스킹영역지정단계(S30)에서 지정된 마스킹영역(MS)은 코드값부여단계(S40)에서 그 형성되는 원인을 마스킹영역(MS)을 형성하는 픽셀값의 크기는 물론, 그 위치 및 픽셀들의 갯수에 따라서 반도체디바이스(1)에 형성되는 볼, 리드, 스크래치, 크랙 및 마킹 중 적어도 어느 하나를 가리키도록 식별기호로서 코드값을 부여하고, 조건에 부합되지 않는 마스킹영역(MS)들에 대해서는 비정상을 뜻하는 코드값 또는 판단보류 등을 부여할 수 있다.
특히 상기 코드값부여단계(S40)에서는 도 4a 내지 도 4e에 도시된 바와 같이, 각 마스킹영역(MS)에 부여되는 식별기호로서, 이미지데이터에서 마스킹영역(MS)에 대응되는 픽셀들의 픽셀값을 교체 또는 중첩하여 표시 또는 저장할 수 있다.
즉 마스킹영역(MS)들에 해당되는 픽셀들에 도 4a 내지 도 4e에 도시된 바와 같이, 마킹은 'M'으로, 크랙은 'C'로, 스크래치는 'S'로, 리드는 'L'로, 볼은 'B'로 표시할 수 있다.
상기와 같이 분석절차인 마스킹영역지정단계(S30) 및 코드값부여단계(S40)가 수행된 후에은 부여된 코드값들에 따라서 각 반도체디바이스(1)의 상태 등이 각 반도체디바이스(1)에 대응되어 제어부(미도시)에 의하여 저장되어 그 판단결과에 따라서 각 반도체디바이스들은 소팅모듈 등에 의하여 분류된다.
본 발명에 따른 반도체디바이스의 검사방법은 반도체디바이스의 이미지데이터를 구성하는 픽셀들로부터 마스킹영역을 지정하여 한 번의 검사에 의하여 크랙, 스크래치 등의 불량여부, 마킹의 형성여부 등을 신속하게 검사할 수 있는 이점이 있다.
또한 본 발명에 따른 반도체디바이스의 검사방법은 반도체이바이스의 이미지데이터들을 구성하는 픽셀들로부터 마스킹영역을 지정하고 저장함으로써 반도체디바이스에 대한 다양한 검사를 신속하게 수행할 수 있는 이점이 있다.
이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니며, 특허청구범위에 기재된 범주 내에서 적절하게 변경 가능한 것이다.

Claims (7)

  1. 반도체디바이스의 외관에 대한 이미지데이터를 획득하는 이미지획득단계와;
    상기 이미지획득단계에서 획득된 상기 이미지데이터에서 픽셀값의 크기 및 이웃하는 픽셀값과의 차이에 따라서 마스킹영역을 지정하는 마스킹영역지정단계와;
    상기 마스킹영역의 픽셀 수 및 위치에 따라서 상기 마스킹영역을 미리 설정된 기준에 따라서 해당되는 코드를 부여하는 코드값부여단계를 포함하는 것을 특징으로 하는 반도체디바이스의 검사방법.
  2. 제 1항에 있어서,
    상기 이미지획득단계 후에는
    상기 이미지획득단계에서 획득된 상기 이미지데이터에서 검사영역을 지정하는 검사영역지정단계를 포함하며,
    상기 마스킹영역지정단계는 상기 이미지데이터 중 상기 검사영역에 해당되는 이미지데이터에 대해서만 수행하는 것을 특징으로 하는 반도체디바이스의 검사방법.
  3. 제 2항에 있어서,
    상기 검사영역지정단계에서
    상기 이미지획득단계에서 획득된 상기 이미지데이터에서 반도체디바이스의 모서리들의 위치를 검색한 후에 상기 반도체디바이스의 모서리들의 위치를 기준으로 상기 검사영역을 지정하는 것을 특징으로 하는 반도체디바이스의 검사방법.
  4. 제 3항에 있어서,
    상기 검사영역지정단계에서
    상기 검사영역은 상기 반도체디바이스의 모서리들의 위치로부터 미리 설정된 크기만큼 오프셋을 두고 지정하는 것을 특징으로 하는 반도체디바이스의 검사방법.
  5. 제 1항 내지 제 4항 중 어느 하나의 항에 있어서,
    상기 코드값부여단계에서
    상기 각 마스킹영역에 부여되는 코드는 반도체디바이스에 형성되는 볼, 리드, 스크래치, 크랙 및 마킹 중 적어도 어느 하나를 가리키는 식별기호인 것을 특징으로 하는 반도체디바이스의 검사방법.
  6. 제 1항 내지 제 4항 중 어느 하나의 항에 있어서,
    상기 코드값부여단계에서
    상기 각 마스킹영역에 부여되는 식별기호는 상기 이미지데이터에서 상기 마스킹영역에 대응되는 픽셀들의 픽셀값을 교체하여 표시되는 것을 특징으로 하는 반도체디바이스의 검사방법.
  7. 제 1항 내지 제 4항 중 어느 하나의 항에 따른 반도체디바이스의 검사방법을 수행하는 반도체디바이스 검사장치.
KR1020070019175A 2007-02-26 2007-02-26 반도체디바이스의 검사방법 KR100796736B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070019175A KR100796736B1 (ko) 2007-02-26 2007-02-26 반도체디바이스의 검사방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070019175A KR100796736B1 (ko) 2007-02-26 2007-02-26 반도체디바이스의 검사방법

Publications (1)

Publication Number Publication Date
KR100796736B1 true KR100796736B1 (ko) 2008-01-22

Family

ID=39218825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070019175A KR100796736B1 (ko) 2007-02-26 2007-02-26 반도체디바이스의 검사방법

Country Status (1)

Country Link
KR (1) KR100796736B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053273A (ko) * 1995-12-30 1997-07-31 김주용 웨이퍼 결함 검사방법
KR20010104607A (ko) * 1999-10-20 2001-11-26 손성호 반도체 디바이스의 외관 검사장치 및 그 검사방법
KR20030009656A (ko) * 2001-07-23 2003-02-05 삼성전자주식회사 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는방법
JP2003035680A (ja) 2001-07-24 2003-02-07 Hitachi Ltd 半導体デバイスの検査方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053273A (ko) * 1995-12-30 1997-07-31 김주용 웨이퍼 결함 검사방법
KR20010104607A (ko) * 1999-10-20 2001-11-26 손성호 반도체 디바이스의 외관 검사장치 및 그 검사방법
KR20030009656A (ko) * 2001-07-23 2003-02-05 삼성전자주식회사 트레이 내에 수납된 반도체 칩들의 수납 상태를 검사하는방법
JP2003035680A (ja) 2001-07-24 2003-02-07 Hitachi Ltd 半導体デバイスの検査方法

Similar Documents

Publication Publication Date Title
KR101338576B1 (ko) 화상 해석에 의해서 결함 검사를 실시하는 결함검사장치
KR0150689B1 (ko) 평면형 표시패널 검사장치
US10586318B2 (en) Automated model-based inspection system for screening electronic components
JP5009663B2 (ja) 外観検査システム
CN107945184A (zh) 一种基于彩色图像分割和梯度投影定位的贴装元件检测方法
CN108090890B (zh) 检查装置以及检查方法
KR101802843B1 (ko) 자동 비전 검사 시스템
JP2009115566A (ja) パネルの欠陥位置の特定装置
CN115980012A (zh) 医疗检测电路板涂胶多角度检测系统及其检测方法
KR100796736B1 (ko) 반도체디바이스의 검사방법
JP4944824B2 (ja) 検査結果表示装置
JP2007271507A (ja) 欠陥検出方法、欠陥検出装置、及び欠陥検出プログラム
KR20190120063A (ko) 적외선(ir) 검사를 위한 시스템 및 방법
TWI502185B (zh) 基板外觀自動檢測機
JP3826146B2 (ja) ウェハ外観検査装置およびウェハ外観検査方法
KR100796739B1 (ko) 반도체디바이스의 검사방법
JP4967132B2 (ja) 対象物表面の欠陥検査方法
JP4420796B2 (ja) 容器の外観検査方法
JP2009058484A (ja) 電子部品のフィレット幅検査装置
JP2021015035A (ja) 画像表示装置の画像検査方法及び画像検査装置
US20030043369A1 (en) Automated optical inspection and marking systems and methods
TWI703320B (zh) 刻印檢查裝置、刻印檢查方法及物品檢查裝置
JP2019124524A (ja) 表面傷の検査方法及び検査装置
KR102002245B1 (ko) 제품 유효기간 검사장치
JP2014032073A (ja) パターン形成物の検査エリア設定方法および検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141215

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151211

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190528

Year of fee payment: 12