KR100795460B1

KR100795460B1 - 과도 전류 귀환을 이용한 ａｍｏｌｅｄ 구동회로 및 이를적용한 액티브 매트릭스 구동 방법

Info

Publication number: KR100795460B1
Application number: KR1020050112926A
Authority: KR
Inventors: 조규형; 손영석; 김상경; 전진용; 이건호
Original assignee: 한국과학기술원
Priority date: 2005-11-24
Filing date: 2005-11-24
Publication date: 2008-01-16
Also published as: KR20070054862A

Abstract

본 발명은 AMOLED를 전류모드로 구동할 경우의 구동속도 저하를 과도 전류 귀환으로써 극복할 수 있도록 함과 더불어 디스플레이 패널의 데이터 라인들을 두 그룹으로 나누어 데이터 기입을 행함으로써 구동 채널 수를 줄일 수 있도록 하는 과도 전류 귀환을 이용한 AMOLED 구동회로 및 구동방법을 제공한다.

본 발명은 전류 DAC의 출력 노드에 드레인단이 연결된 데이터 라인의 구동 트랜지스터; 상기 구동 트랜지스터의 소우스단과 접지 사이에 연결된 정 전류원; 상기 전류 DAC의 출력 노드 및 구동 트랜지스터의 드레인단과 전압원에 연결된 가변 전류원; 상기 전류 DAC의 출력 노드의 전압을 비반전 입력단의 전압으로 하고, 소정 정전압을 반전 입력단의 전압으로 하여 그 출력이 상기 구동 트랜지스터의 게이트단에 입력되도록 된 차동 증폭기; 상기 차동 증폭기의 출력 노드 및 구동 트랜지스터의 게이트단과 상기 가변 전류원에 연결되어 상기 전류 DAC의 출력 노드의 전압 변화에 따라 상기 가변 전류원의 바이어스 전류를 증감시키는 과도 충전 전류 제어부;를 포함하는 것을 특징으로 한다.

AMOLED, 더미 데이터 라인, 전류 귀환, 짝홀수 데이터 라인

Description

과도 전류 귀환을 이용한 ＡＭＯＬＥＤ 구동회로 및 이를 적용한 액티브 매트릭스 구동 방법{A DRIVING CIRCUIT WITH TRANSIENT CURRENT FEEDBACK FOR AMOLED DISPLAY AND DRIVING METHOD FOR ACTIVE MATRIX USE OF IT}

도 1은 종래 표시소자 구동회로의 일 예를 나타낸 도.

도 2는 도 1의 상세 회로도.

도 3은 종래 표시소자 구동회로의 다른 예를 나타낸 도.

도 4는 종래 표시소자 구동회로의 또 다른 예를 나타낸 도.

도 5 및 도 6은 도 4의 응용 예도.

도 7은 본 발명에 따른 과도 전류 귀환을 이용한 AMOLED 구동회로의 구성도.

도 8은 도 7의 일 실시 예도.

도 9는 도 8을 화소회로에 적용한 회로도.

도 10은 도 8의 응용 예도.

도 11은 도 8의 또 다른 응용 예도.

도 12는 본 발명의 구체적인 실시 예도.

도 13은 도 8의 상보형 구동회로도.

도 14는 본 발명의 디스플레이 패널에의 응용 예도.

<도면의 주요부분에 대한 부호의 설명>

100 : 전류 DAC

200, 200a, 200b, 200c, 200a-1, 200b-1 : 정 전류원

300 : 가변 전류원 300a, 300a-1, 300b : 전류 미러

400 : 차동 증폭기 500 : 과도 충전 전류 제어부

600, 600a : 기생 저항 및 기생 정전 용량 회로부

700, 700a : 화소회로 800 : 경로 변환부

본 발명은 평판 디스플레이 구동회로 및 구동방법에 관한 것으로, 특히 액티브 매트릭스 유기발광 표시소자(AMOLED)를 전류모드로 구동할 경우 데이터 라인의 기생 정전용량의 충방전에 의해 발생하는 구동속도 저하를 과도 충전 전류 검출을 바탕으로 하는 전류 귀환으로써 해결할 수 있도록 하며, 디스플레이 패널의 데이터 라인들을 짝수 번째 라인과 홀수 번째 라인으로 나누어 데이터 기입을 행하여 구동 IC의 채널 수를 줄일 수 있도록 하는 과도 전류 귀환을 이용한 AMOLED 구동회로 및 이를 적용한 액티브 매트릭스 구동 방법에 관한 것이다.

새로운 평판 디스플레이 중 하나인 유기전계발광소자는 자체 발광형이기 때문에 액정표시장치에 비해 시야각, 대조비 등이 우수하며, 백라이트가 필요하지 않 기 때문에 경량박형이 가능하고, 소비전력 측면에서도 유리하다.

그리고 직류 저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부충격에 강하고 사용온도 범위도 넓으며, 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다. 이러한 유기전계발광소자를 유기발광다이오드(Organic Light Emitting Diode; OLED)라고 부르기도 한다.

상기 유기전계발광소자는 액정표시장치나 PDP(Plasma Display Panel)와 달리 공정이 매우 단순하기 때문에 증착 및 봉지(encapsulation) 장비가 전부라고 할 수 있다.

특히, 액티브 매트릭스 방식에서는 화소에 인가되는 전류를 제어하는 전압이 스토리지 캐패시터(C_ST : storagecapacitor)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전압을 인가해 주도록 함으로써, 게이트 배선수에 관계없이 한 화면 동안 계속해서 구동한다.

따라서, 액티브 매트릭스 방식에서는, 낮은 전류를 인가해 주더라도 동일한 휘도를 나타내므로 저소비 전력, 고정세, 대형화가 가능한 장점을 가진다.

상기와 같은 특성을 갖는 평판형 표시소자를 사용하는 종래의 표시장치에 대하여 US6,433,488, US6,809,706을 참조로 설명한다.

도 1은 US6,433,488의 대표도로써, 데이터 기입 동작 구간에서 구동 트랜지스터(21)와 발광 요소인 OLED(1)가 직렬로 연결되므로, 구동 트랜지스(21)와 OLED(1)를 통해 흐르는 전류는 동일하다. 이 전류를 구동 전류라 하고, 스위치 트 랜지스터(53)를 통해 전류 비교기(6)의 한 입력으로 전달 되게 된다.

상기 전류 비교기(6)는 두개의 입력과 한 개의 출력을 가지며, 전류 비교기(6)는 기준 전류와 구동 전류를 비교하고, 구동 전류가 비교 전류와 동일해지도록 비교 결과에 상응한 전압을 데이터 입력 단자로 출력한다. 이 출력 전압은 스위치 트랜지스터(22)를 통해 구동 트랜지스터(21)의 게이트로 입력된다.

도 2의 구동 회로는 도 1의 상세 회로도로, 핵심 회로는 전류 비교기(6)의 구현과 이 전류 비교기(6)의 출력을 전압으로 변환하는 회로이며, 이는 기준 전류를 수신하는 전류 미러(REF)와 구동 전류를 수신하는 전류 미러(DRV), 이들 전류 미러(REF),(DRV)의 각 출력이 비교되어 전압 출력을 형성하는 전류 비교기(6)로 구성된다.

상기 전류 비교기(6)의 출력은 상술한 바와 같이 스위치 트랜지스터(22)를 통해 구동 트랜지스터(21)의 게이트로 입력된다.

상기 도 1 및 도 2에 대한 동작은 데이터 기입 동작 구간에서 형성된 신호경로를 정하여 설명한 것이다.

도 3은 US6,809,706의 대표도로써, 서로 직렬로 연결된 구동 트랜지스터(Tr2)와 발광요소(1)가 있고, 상기 발광요소(1)의 양극인 J노드 전압을 차동 증폭기(25)로 자동 제어하여 구동 트랜지스터(Tr2)의 시변(time-varying) 특성과 패널 내에서 공간적 특성 산포를 극복하여 화면의 밝기 균일성을 달성하고 있다.

상기 차동 증폭기(25) 및 귀환 동작에 의하여 J노드의 전압은 차동 증폭기(25)의 기준입력(11)의 전압을 따른다. 따라서 차동 증폭기(25)의 기준입력(11)의 전압에 해당하는 구동전류가 구동 트랜지스터(Tr2)와 발광요소(1)를 통해 흐르게 된다.

이때 동작은 데이터 기입 구간을 가정하였음으로 스캔(SCAN) 라인신호(14)는 인에이블 상태가 되어 모든 신호 경로가 연결된 상태이다. 이 상태에서 구동 트랜지스터(Tr2)의 게이트 전압은 발광요소(1)의 양극인 J노드에 인가된 전압에 의하여 발생하는 전류가 구동 트랜지스터(Tr2)에 흐르도록 차동 증폭기(25)의 동작으로 자동 조절된다.

도 4는 SID 2005 "A new driving method for a-Si AMOLED displays based on voltage feedback"에 발표된 전압 귀환을 이용한 구동 방식의 회로이다.

이는 상기 US6,809,706에서의 원리가 상당 부분 이용된 것이다. 입력전압( V_in)은 귀환 동작에 의하여 V_F로 반복된다. 저항(R_F)에 인가되는 전압이 상기 입력전압(V_in)이 되면 저항(R_F)을 통해 흐르는 전류는 V_in/R_F로 정해진다.

이 전류가 저항(R_F)과 직렬로 연결된 구동 트랜지스터(T1)를 흐르도록 구동 트랜지스터(T1)의 게이트 전압이 차동 증폭기(External Driver)에 의하여 자동 설정된다. 즉, 이 구동회로는 OLED에 흐르는 전류가 V_in/R_F로 정해지도록 함으로 구동 트랜지스터(T1)의 특성과는 무관한 데이터 전류를 화소회로의 구동 트랜지스터(T1)로 전달시키는 효과가 있다.

이때의 동작 역시 데이터 기입 구간에서의 동작을 가정하였음으로 셀렉트 라인(Select line) 신호는 인에이블 된 상태임으로 모든 신호경로가 연결된 상태가 된다. 이 구동 회로는 저항(R_F) 산포 및 시변특성이 구동 트랜지스터(T1) 보다 월등히 우수한 것을 가정한 것이며 실제로 그러하다.

도 5의 구동회로는 도 4의 구동회로를 디스플레이 패널에 응용함에 있어 좀더 간결한 화소회로가 되도록 구현한 것이며, 이와 같이 구성할 경우 데이터 라인마다 저항(R_F)을 공유하는 형태가 되며, 적어도 동일 데이터 라인 내에서의 특성은 매우 균일하게 제어된다고 볼 수 있다.

도 6의 구동회로는 도 5의 구동회로에서 문제점인 저 전류 데이터 기입의 구현을 보인 것이다.

도 4 및 도 5의 구동회로에서는 극 저 전류(extremely low current)를 발생시키기 위해서는 입력전압(V_in)을 매우 작게 하거나 저항(R_F)을 매우 크게 하여야 하는데, 이것은 현실적으로 대단히 어려운 문제를 발생시킨다. 따라서 극 저 전류의 데이터 기입을 달성하기 위해서는 또 다른 구동 회로가 필요하며, 도 6은 이에 대한 한 방안으로써 제안될 수 있는 회로 구조이다.

상기에서 살펴본 바와 같이, 도 1 및 도 2의 US6,433,488는 데이터 라인과 전류 비교기의 구동 전류 입력에서 상당한 기생 정전용량이 발생하며, 이 정전 용량에 의한 피드백 루프 안정성(feedback loop stability) 확보에 문제가 있다.

특히, 도 2의 발명은 동작이 불가한 회로이다. 왜냐하면, 전류 비교기의 트랜지스터(N3)의 드레인이 Vpp에 연결되어 귀한 루프가 절단된 상태이기 때문이다.

또한, 이는 데이터 구동 전류의 정밀도가 크게 제한되는데, 그 이유는 전류 미러가 단순 미러이기 때문이다. 이와 같은 문제 이외에도 디스플레이 패널에서 한 개의 데이터 라인을 구동하기 위해서 구동 칩으로부터 두개 라인의 전기적 연결이 필요하게 된다(한 개의 라인은 구동 전류 경로를 형성하고, 다른 한 개의 라인은 데이터 라인 경로를 형성한다).

또한, 구동 칩의 입장에서 볼 때, 집적도는 각 데이터 채널의 간격에 의해서 결정되는 경우가 대부분인데, 한 개의 데이터 라인을 구동하기 위하여 두 개의 전기적 경로를 필요로 한다면 그 집적도는 통상적인 구동 칩의 경우보다 떨어질 수밖에 없다.

또한, 도 3의 발명이 정상적으로 구현되기 위해서는 발광요소인 OLED의 화소 간 특성 편차가 거의 없어야 하고, 시변(time-varying) 특성이 없어야 한다. 그러나 실제로는 각 화소를 형성하는 OLED의 특성은 각각이 차이를 보이는 경우가 많고, 특히 사용시간이 증가함에 따른 특성 변화가 심한 것이 보통이다. 특히 사용시간에 따른 특성 변화는 도 3의 발명이 작용을 제대로 하기 어려운 상황을 발생시킨다.

도 4의 구동회로는 저항을 각 화소회로에 형성하여야 하고, 각 화소회로에 형성된 저항들은 상호간에 상당한 정합특성을 가져야만 디스플레이 균일성을 보장할 수 있다.

그러나 저항은 통상적으로 polycrystalline silicon의 도핑 밀도 및 기하학적 형태를 제어하여 구현된다. 두 가지 프로세스 및 재료상의 특징으로 이렇게 만들어지는 저항은 상당한 정합 특성을 얻기 어렵고, 저항 값이 커질수록 그 정합 특성은 확보하기 어려워진다. 특히 도 4와 같이 화소회로 마다 저항을 구현하여야 할 경우 그 산포는 구동 TFT보다 작지는 않을 것이다.

도 5의 구동회로는 도 4의 구동회로에서 문제의 소지가 되는 저항의 수를 크게 줄인 형태이다. 각 데이터 라인마다 저항을 두고 동일 데이터 라인을 공유하는 각 화소회로들이 상기 저항을 사용하도록 한 형태로, 도 4의 경우보다 화소회로는 대폭적으로 간단하여지나 여전히 각 데이터 라인의 저항들 사이의 정합 요건이 완화되거나 크게 개선되는 것은 기대할 수 없다.

상기 도 1 내지 도 6에 따른 종래 발명의 공통된 특징은 한 개의 데이터 라인을 구동하기 위하여 한 개의 데이터 라인과 한 개의 센싱 라인을 요구하고 있으며, 구동 칩 입장에서 경제적인 회로 구조 및 구동방식을 취하고 있지 못하다.

본 발명은 이러한 점을 감안한 것으로, 본 발명의 목적은 과도 충전 전류를 검출하여 이를 데이터 라인의 충전 전류로 귀환시킴으로써 저 전류 영역에서의 빠른 데이터 구동 속도를 구현할 수 있도록 한 과도 전류 귀환을 이용한 AMOLED 구동회로를 제공함에 있다.

본 발명의 다른 목적은 디스플레이 패널의 데이터 라인들을 홀수와 짝수의 두 그룹으로 나누어 서로 교대로 데이터 기입을 행함으로서 구동 칩이 필요로 하는 구동 채널 수를 줄일 수 있도록 한 액티브 매트릭스 구동 방법을 제공함에 있다.

상기 본 발명의 목적을 달성하기 위한 본 발명에 따른 과도 전류 귀환을 이용한 AMOLED 구동회로는, 입력 디지털 데이터에 해당하는 전류를 생성하는 전류 DAC; 상기 전류 DAC의 출력 노드에 드레인단이 연결된 데이터 라인의 구동 트랜지스터; 상기 구동 트랜지스터의 소우스단과 접지 사이에 연결된 정 전류원; 상기 전류 DAC의 출력 노드 및 상기 구동 트랜지스터의 드레인단과 전압원 사이에 연결된 가변 전류원; 상기 전류 DAC의 출력 노드의 전압을 비반전 입력단의 전압으로 하고, 소정 정전압을 반전 입력단의 전압으로 하여 그 출력이 상기 구동 트랜지스터의 게이트단에 입력되도록 된 차동 증폭기; 및 상기 차동 증폭기의 출력 노드 및 구동 트랜지스터의 게이트단과 상기 가변 전류원에 연결되어 상기 전류 DAC의 출력 노드의 전압 변화에 따라 상기 가변 전류원의 바이어스 전류를 증감시키는 과도 충전 전류 제어부;를 포함하는 것을 특징으로 한다.

상기 과도 충전 전류 제어부는 디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소가 연결된 데이터 라인의 인접 데이터 라인인 더미 데이터 라인; 상기 더미 데이터 라인의 방전시 방전 전류원이 정 전류원; 일측단이 상기 전압원에 연결되어 상기 가변 전류원과 함께 전류 미러를 형성하는 트랜지스터; 및 상기 트랜지스터에 드레인단이 연결되고 상기 차동 증폭기에 게이트단이 연결된 더미 데이터 라인의 구동 트랜지스터;를 포함하는 것을 특징으로 한다.

상기 전류 DAC에 일측단이 연결되고, 상기 가변 전류원과 트랜지스터에 의해 형성되는 전류 미러와 데이터 라인의 구동 트랜지스터 사이에 타측단이 연결되어 스캔신호에 의해 스위칭되는 스위치가 더 구비되며, 상기 스캔신호는 상기 데이터 라인에 연결된 화소회로의 스캔신호인 제 1 스캔신호와 더미 데이터 라인에 연결된 회소회로의 스캔신호인 제 2 스캔신호의 논리합 신호인 것을 특징으로 한다.

또한, 상기 데이터 라인의 구동 트랜지스터와 더미 데이터 라인의 구동 트랜지스터의 출력단과 디스플레이 패널과의 사이에 위치하여 상기 데이터 라인과 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 경로 변환부를 더 포함하며, 상기 경로 변환부는 짝수 번째 데이터 라인 및 이에 대한 더미 데이터 라인과 홀수 번째 데이터 라인 및 이에 대한 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 다수의 스위치로 구성됨을 특징으로 한다.

또한, 상기 전류 DAC로부터의 더미 데이터 전류에 의해 데이터 라인의 프리 차지 전압을 생성하는 프리 차지 전압 생성용 트랜지스터; 상기 트랜지스터의 게이트단과 상기 차동 증폭기의 비반전 입력단 사이에 위치하여 상기 데이터 라인의 프리 차지 구간 동안 온 되는 제1 프리차지 스위치; 상기 차동 증폭기의 반전 입력단의 전압이 일측단에 걸리고 타측단은 상기 데이터 라인의 구동 트랜지스터의 드레인단에 연결되어 데이터 라인의 프리 차지 구간 동안 온 되는 제2 프리차지 스위치; 상기 데이터 라인과 상기 차동 증폭기의 반전 입력단 사이에 위치하여 데이터 라인의 프리 차지 구간 동안 온 되는 제3 프리차지 스위치; 상기 차동 증폭기의 비반전 입력단에 일측단이 연결되고 상기 데이터 라인의 구동 트랜지스터의 드레인단에 타측단이 연결되어 상기 데이터 라인의 정상 데이터 구동 구간 동안 온되는 제1 정상 구동 구간 스위치; 및 상기 차동 증폭기의 반전 입력단에 일측단이 연결되고 타측단에는 상기 차동 증폭기의 반전 입력단의 전압이 걸려, 데이터 라인의 정상 데이터 구동 구간 동안 온 되는 제2 정상 구동 구간 스위치;가 더 포함되어 프리 차지 전압을 발생시켜 데이터 라인의 과도 전압 변화량을 줄여 데이터 구동 속도를 높이는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명에 따른 과도 전류 귀환을 이용한 AMOLED 구동회로는, 입력 디지털 데이터에 해당하는 전류를 생성하는 전류 DAC; 디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소가 연결된 데이터 라인의 인접 데이터 라인인 더미 데이터 라인; 상기 더미 데이터 라인의 기생 정전용량에 의해 발생하는 과도 충전 전류를 데이터 라인의 충전 전류로 귀환시키는 전류 미러; 상기 데이터 라인과 더미 데이터 라인의 방전시 방전 전류원이 되는 제 1, 제 2 정 전류원; 상기 전류 미러에 연결되며, 상기 데이터 라인 및 더미 데이터 라인의 구동을 위한 제 1, 제 2 구동 트랜지스터; 및 상기 전류 DAC의 출력 노드 전압을 비반전 입력단의 전압으로 하고, 소정의 정전압을 반전 입력단의 전압으로 하여 그 출력이 상기 제 1 및 제 2 구동 트랜지스터의 게이트단에 입력되도록 된 차동 증폭기;를 포함하는 것을 특징으로 한다.

또한, 상기 목적을 달성하기 위한 본 발명에 따른 과도 전류 귀환을 이용한 AMOLED 구동회로는, 입력 디지털 데이터에 해당하는 전류를 생성하는 전류 DAC; 디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소가 연결된 데이터 라인의 인접 데이터 라인인 더미 데이터 라인; 상기 더미 데이터 라인의 기생 정전용량에 의해 발생하는 과도 충전 전류를 데이터 기입이 필요한 화소가 연결된 데이터 라인의 충전 전류로 귀환시키는 전류 미러; 상기 데이터 라인과 더미 데이터 라인의 방전시 방전 전류원이 되는 정 전류원; 상기 전류 미러에 연결되며, 상기 데이터 라인 및 더미 데이터 라인의 구동을 위한 제 1, 제 2 구동 트랜지스터; 상기 전류 DAC의 출력 노드 전압을 비반전 입력단의 전압으로 하고, 소정의 정전압을 반전 입력단의 전압으로 하여 그 출력이 상기 제 1 및 제 2 구동 트랜지스터의 게이트단에 입력되도록 된 차동 증폭기; 및 상기 제 1 및 제 2 구동 트랜지스터의 출력단과 디스플레이 패널과의 사이에 위치하여 상기 데이터 라인과 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 경로 변환부;를 포함하는 것을 특징으로 한다.

상기 경로 변환부는 상기 제 1 구동 트랜지스터의 소우스단과 디스플레이 패널과의 사이에 위치하며, 제 1 스캔신호에 따라 스위칭되어 짝수 번째 데이터 라인 형성을 위한 전류 경로를 형성하는 제 1 스위치; 상기 제 2 구동 트랜지스터의 소우스단과 디스플레이 패널과의 사이에 위치하며, 상기 제 1 스캔신호에 따라 스위칭되어 상기 짝수 번째 데이터 라인에 대한 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 제 2 스위치; 상기 제 1 구동 트랜지스터의 소우스단과 디스플레이 패널과의 사이에 위치하며, 제 2 스캔신호에 따라 스위칭되어 홀수 번째 데이터 라인 형성을 위한 전류 경로를 형성하는 제 3 스위치; 및 상기 제 2 구동 트랜지스터의 소우스단과 디스플레이 패널과의 사이에 위치하며, 상기 제 2 스캔신호에 따라 스위칭되어 상기 홀수 번째 데이터 라인에 대한 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 제 4 스위치;로 구성됨을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명에 따른 액티브 매트릭스 형성 방법은, M개의 행과 N개의 열로 구성된 화소들의 배열을 구성하는 모든 열들에 순차적으로 순서를 부여하고, 이 열들의 순서가 짝수인 열들과 홀수인 열들로 구분한 후, 상기 배열을 구성하는 모든 행들을 각각 제 1 종속행들과 제 2 종속행들의 두개의 종속행으로 나누고, 상기 짝수 번째인 열들을 공유하는 화소들은 제1 종속행들이 되게 하고, 상기 홀수 번째인 열들을 공유하는 화소들은 제2 종속행들이 되게 함이 바람직하다.

또한, 본 발명에 따른 액티브 매트릭스 구동 방법은, 짝수 번째인 열들을 공유하는 화소들을 순차적으로 모두 구동하고, 홀수 번째인 열들을 공유하는 화소들을 순차적으로 모두 구동하여 한 개의 디스플레이 프레임을 형성하는 것을 특징으로 한다.
상기한 목적을 위해 본 발명에 따른 과도 전류 귀환을 이용한 AMOLED 구동회로는, 입력 디지털 데이터에 대응하는 구동전류를 생성하는 전류발생부와, 구동신호에 의해 디스플레이 패널에 마련된 화소열에 상기 구동전류를 전달하는 다수의 데이터라인과, 상기 각 데이터라인상에 마련되어 용량성 부하를 형성하는 정전용량부와, 상기 각 데이터라인을 연결하여 전류를 미러링하는 전류 미러부를 포함하고,
상기 일정 구동신호에 의해 활성화되는 데이터 라인의 과도전류충전에 상기 활성화된 데이터라인의 바로 인접 데이터 라인인 더미 데이터 라인에 마련된 정전용량부에 유도되어 상기 전류미러부에 의해 미러링되는 과도전류를 이용한다.
또한, 상기 데이터라인은 짝수 데이터라인 그룹과 홀수 데이터라인 그룹으로 나뉘어 구성되고, 상기 짝수 데이터 라인과 홀수 데이터 라인을 순차 연결하는 경로변환부를 더 포함하되, 상기 경로교환부는 각 그룹의 스캔신호에 의해 상기 구동전류를 짝수 데이터 라인과 홀수 데이터 라인에 교번하여 전달한다.

이하, 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 단, 하기 실시 예는 본 발명을 예시하는 것일 뿐 본 발명의 내용이 하기 실시 예에 한정되는 것은 아니다.

도 7은 본 발명에 따른 과도 전류 귀환을 이용한 AMOLED 구동회로를 나타낸 것이다.

도시한 바와 같이, n-비트 디지털 데이터 입력으로부터 이 입력 디지털 데이터에 해당하는 전류를 발생하는 전류 DAC(100), 상기 전류 DAC(100)의 출력 노드(A)에 드레인단이 연결된 데이터 라인(DL)의 구동 트랜지스터(M), 상기 구동 트랜 지스터(M)의 소우스단과 접지 사이에 연결된 정 전류원(200), 상기 전류 DAC(100)의 출력 노드(A) 및 구동 트랜지스터(M)의 드레인단에 일측단이 연결되고 전압원(VDD)측에 타측단이 연결되어 전압원(VDD)으로부터 상기 전류 DAC(100)의 출력 노드(A) 및 구동 트랜지스터(M)의 드레인측으로의 전류 흐름을 갖는 가변 전류원(300), 상기 전류 DAC(100)의 출력 노드(A)의 전압을 비반전 입력단(+)의 전압으로 하고, 소정 정전압(V_REF)을 반전 입력단(-)의 전압으로 하여 그 출력이 상기 구동 트랜지스터(M)의 게이트단에 입력되도록 된 차동 증폭기(400), 상기 차동 증폭기(400)의 출력 노드(B) 및 구동 트랜지스터(M)의 게이트단과 상기 가변 전류원(300) 사이에 연결되어 상기 전류 DAC(100)의 출력 노드(A)의 전압 변화에 따라 상기 가변 전류원(300)의 바이어스 전류를 증감시키는 과도 충전 전류(Transient Charging Current) 제어부(500)로 구성된다.

상기 전류 DAC(100)는 n-비트 디지털 데이터 입력으로부터 이 데이터에 상응하는 n-비트 해상도의 전류 출력을 가지는 전류 DAC로, 이 전류 DAC(100)의 출력 전류(I_DATA)는 최종적으로 데이터 라인(DL)을 통하여 디스플레이 패널의 화소회로(700)에 전달되어야할 전류가 된다.

상기 전류 DAC(100)의 출력 전류(I_DATA)의 범위는 수 nA에서 수 uA의 크기를 가지며, 수 nA 혹은 수십 nA의 스텝으로 디지털 데이터 입력에 따라서 제어된다.

상기 정 전류원(200)은 데이터 라인(DL)의 방전시 방전 전류원의 역할을 하는 것으로, 구동 트랜지스터(M)의 동작점을 설정하며, 접지쪽으로의 전류 흐름을 갖는다.

상기 구동 트랜지스터(M)는 N타입 MOS트랜지스터이며, 상기 데이터 라인(DL)은 데이터 기입이 필요한 화소가 연결된 데이터 라인으로, 데이터 라인(DL)으로 상기 전류 DAC(100)의 출력 전류(I_DATA)가 흐르게 된다.

그리고 미설명 부호인 (600)은 데이터 라인(DL)에 존재하는 기생 저항 및 기생 정전 용량 회로부이며, (700)은 임의 전류모드 화소회로이며, 이의 상보형 회로(Complementary Type)도 구현 가능함은 물론이다.

이와 같이 구성된 본 발명에서 전류 모드로 데이터 라인(DL)을 구동할 때 데이터 라인(DL)의 기생 정전 용량(C_P)의 충방전에 의해 발생하는 구동 속도 저하를 해결하기 위한 본 발명의 기본 원리는, 데이터 입력이 발생할 경우, 전류 DAC(100)로부터 발생된 데이터 전류(I_DATA)는 화소 전류(I_Dpixel)로 그대로 전달되도록 하고, 기생 정전 용량(C_P)을 충방전하는 전류를 적응적(Adaptive)으로 발생시켜 기생 정전 용량(C_P)을 충전하도록 하는 것이다.

그리고 상기 기생 정전 용량(C_P)을 충방전하는 전류의 적응적(Adaptive) 발생은 상기 정 전류원(200), 가변 전류원(300), 구동 트랜지스터(M), 차동 증폭기(400), 과도 충전 전류 제어부(500)를 통해서 이루어지게 된다.

즉, 노드(A)에 상기 전류 DAC(100)로부터 데이터 전류(I_DATA)가 발생되면 노드(A)의 전압이 높아지고, 이에 따라 차동 증폭기(400)의 출력 노드(B)의 전압도 높아지게 된다.

상기 노드(B)의 전압이 높아지면 데이터 라인(DL)의 전압이 높아져야 전류 DAC(100)의 출력 전류인 데이터 전류(I_DATA)가 화소회로(700)로 전달될 수 있다.

그러나, 상기 가변 전류원(300)의 바이어스 전류가 정 전류원(200)의 바이어스 전류의 크기와 동일하면 데이터 전류(I_DATA)로 기생 정전 용량(C_P)을 충전해야 하는 상황이 된다.

따라서 가변 전류원(300)의 전류를 전류 DAC(100)의 출력 노드(A)의 전압 변화에 따라서 증감시켜 기생 정전 용량(C_P)의 전류와 정 전류원(200)의 전류 차로 충방전하도록 하여 데이터 구동 속도를 높일 수 있게 된다.

과도 상태에서만 정 전류원(200)의 전류와 가변 전류원(300)의 전류에 차이가 있다. 왜냐하면, 정상 상태가 되면 노드(A)의 변화가 없기 때문이다.

즉, 가변 전류원(300)의 전류는 정상 상태에서는 정 전류원(200)의 전류와 동일한 바이어스 전류를 공급하나 과도 상태에서는 노드(A)의 전압 변화에 따라서 그 크기가 상기 차동 증폭기(400)와 과도 충전 전류 제어부(500)를 통해 변화한다.

다시 말해, 전류 DAC(100)의 출력 노드(A)의 전압이 증가할 때는 화소 전류(I_Dpixel)가 데이터 전류(I_DATA)보다 작다는 신호이며, 화소 전류(I_Dpixel)를 데이터 전류(I_DATA)의 크기와 같도록 하기 위해 데이터 라인(DL)의 전압을 증가시켜야 한다.

이때, 데이터 라인(DL)의 전압을 증가시키기 위한 전류는 가변 전류원(300) 의 전류가 증가하여 공급하게 되며, 상기 과도 충전 전류 제어부(500)의 제어에 따라 가변 전류원(300)의 전류가 증가하게 된다.

도 8은 본 발명의 실시 예를 나타낸 도로, n-비트 디지털 데이터 입력으로부터 이 입력 디지털 데이터에 해당하는 전류를 발생하는 전류 DAC(100), 디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소가 연결된 데이터 라인(DL)의 인접 데이터 라인인 더미 데이터 라인(DDL), 상기 데이터 라인(DL)과 더미 데이터 라인(DDL)의 방전시 방전 전류원이 되는 정 전류원(200a),(200b), 상기 더미 데이터 라인(DDL)의 기생 정전용량에 의해 발생하는 과도 충전 전류를 데이터 라인(DL)의 충전 전류로 귀환시키는 전류 미러(300a), 상기 전류 미러(300a) 및 정 전류원(200a),(200b) 사이에 연결되는 상기 데이터 라인(DL) 및 더미 데이터 라인(DDL)의 구동 트랜지스터(M1),(M2), 상기 전류 DAC(100)의 출력 노드(A1) 전압을 비반전 입력단(+)의 전압으로 하고, 소정 정전압(V_REF)을 반전 입력단(-)의 전압으로 하여 그 출력이 상기 구동 트랜지스터(M1),(M2)의 게이트단에 입력되도록 된 차동 증폭기(400)로 구성된다.

상기 정 전류원(200a)은 도 7의 정 전류원(200)에 해당되며, 상기 전류 미러(300a)의 좌측 트랜지스터는 상기 가변 전류원(300)에 해당되고, 상기 구동 트랜지스터(M1)는 상기 도 7의 구동 트랜지스터(M)에 해당된다.

또한, 상기 정 전류원(200b), 더미 데이터 라인(DDL), 구동 트랜지스터(M2), 일측단이 전압원(VDD) 측에 연결된 상기 전류 미러(300a)의 우측 트랜지스터는 상기 과전 충전 전류 제어부(500)를 구성한다.

그리고 상기 정 전류원(200a),(200b)은 데이터 라인(DL)과 더미 데이터 라인(DDL)의 방전시 방전 전류원의 역할을 하는 것으로, 전류 미러(300a) 및 구동 트랜지스터(M1),(M2)의 동작점을 설정한다. 또한, 상기 전류 DAC(100)의 출력 전류(I_DATA)의 크기에 따라서 바이어스 전류의 크기가 변하도록 하여 전류 미러(300a)의 미러링 정밀도를 높일 수도 있다.

상기 차동 증폭기(400)는 일반적인 차동 증폭기로 구현되며, 전류 DAC(100)의 출력 노드(A1)의 전압을 차동 증폭기(400)의 반전 입력단(-)의 전압인 V_REF로 일정하게 유지하는 역할을 하여 상기 전류 DAC(100)의 출력 전류(I_DATA)의 변화에 따른 응답을 빠르게 한다.

상기 더미 데이터 라인(DDL)은 화소회로들의 매트릭스 배열 상에서 상기 데이터 라인(DL)의 인접 데이터 라인이 되며, 과도 전류 경로로써의 역할만 한다. 즉, 안정(static) 상태에서 전류흐름은 없다.

도 9는 도 8의 구동회로에 데이터 라인(DL) 및 더미 데이터 라인(DDL)에 대한 기생 저항 및 기생 정전 용량 회로부(600a)와 디스플레이 패널의 화소회로(700a)를 추가하여 실제 응용상의 구동회로와 패널 구성을 보인 것으로, 도 9를 참조로 본 발명의 동작을 보다 자세히 살펴보기로 한다.

먼저, 임의 한 데이터 기입 구간의 시작 지점부터의 동작을 가정하면 데이터 라인(DL)에 연결된 화소회로(700a)의 스캔신호(OSCAN)는 인에이블되고, 더미 데이터 라인(DDL)에 연결된 회소회로(700a)의 스캔신호(ESCAN)는 디스에이블 상태이며, 상기 데이터 라인(DL)에 연결된 화소회로(700a)의 스캔신호(OSCAN)에 동기되어 전류 DAC(100)의 출력 전류(I_DATA)가 노드(A1)로 입력된다.

이러한 상태에서 상기 데이터 라인(DL)과 더미 데이터 라인(DDL)의 초기 전압이 거의 동일하고, 구동 트랜지스터(M1),(M2)의 게이트가 충분히 낮은 전압으로 충전된 상태에서 데이터 라인(DL) 충전 현상을 살펴본다.

데이터 기입구간이 시작되면 상기 전류 DAC(100), 전류 미러(300a), 정 전류원(200a),(200b), 차동 증폭기(400)는 정상상태의 동작을 하고 있는 상황에서 구동 트랜지스터(M1)의 출력측 즉, 소우스단 측의 노드(B1)에 데이터 라인(DL)이 연결되고, 구동 트랜지스터(M2)의 소우스단 측의 노드(B2)에 더미 데이터 라인(DDL)이 연결되면 상기 구동 트랜지스터(M1),(M2)를 통과하여 내려오는 전류는 데이터 라인(DL)과 더미 데이터 라인(DDL) 측으로 일부 흘러나감으로 정 전류원(200a),(200b)은 충분한 전류를 공급받지 못한다.

따라서 노드(B1),(B2)의 전압은 순간적으로 거의 접지 레벨까지 떨어진다.

이때, 노드(B2)의 전압이 떨어지면 노드(A2)의 전압이 떨어지며, 상기 노드(A2)의 떨어진 전압에 의하여 더미 데이터 라인(DDL)으로 흐르는 과도 전하량과 동일한 전하량이 전류 미러(300a)의 전류 미러링 작용에 의하여 데이터 라인(DL)으로 급격히 공급된다.

이와 같이 데이터 라인(DL)과 더미 데이터 라인(DDL)이 충전되면 노드(B1),(B2)의 전압이 상승하면서 과도 전류 충전을 마치고 정상상태에 도달한다.

정상상태에 도달하면 전류 DAC(100)의 출력 전류(I_DATA)는 구동 트랜지스터(M1)를 통과하여 데이터 라인(DL)을 거쳐서 화소회로(700a)의 구동 트랜지스터(DTFT1)로 흘러들어간다.

이 과도 상태에서 차동 증폭기(400)는 노드(A1)의 전압이 항상 차동 증폭기(400)의 반전 입력단(-)의 전압(V_REF)으로 유지되도록 구동 트랜지스터(M1),(M2)의 게이트 전압을 제어하게 되며, 이는 전류 DAC(100)의 출력 전류(I_DATA)의 데이터 라인(DL)으로의 전달속도를 빠르게 한다.

노드(A1)에 전류 DAC(100)의 출력 전류(I_DATA)가 입력되었을 때, 구동 트랜지스터(M1)가 충분히 전류를 통과시키지 못하면 노드(A1)의 전압이 상승하고, 결국 구동 트랜지스터(M1)의 게이트 전압을 상승시켜 노드(A1)의 전압을 차동 증폭기(400)의 반전 입력단(-)의 전압(V_REF)으로 유지시킴과 동시에 상기 전류 DAC(100)의 출력 전류(I_DATA)가 정확히 데이터 라인(DL)의 전류가 되도록 한다.

다음, 데이터 라인(DL)과 더미 데이터 라인(DDL)의 초기 전압이 거의 동일하고, 구동 트랜지스터(M1),(M2)의 게이트가 충분히 높은 전압으로 충전된 상태에서 데이터 라인(DL) 방전 현상을 살펴본다.

과도전류 방전현상은 상기의 과도전류 충전현상과 비교하면 간단하고 더욱 빠르게 데이터 기입이 완료될 수도 있다.

데이터 기입구간이 시작되면 전류 DAC(100), 정 전류원(200a),(200b), 전류 미러(300a), 차동 증폭기(400)는 정상 상태의 동작을 하고 있는 상황에서 노드(B1)에 데이터 라인(DL) 연결되고, 노드(B2)에 더미 데이터 라인(DDL)이 연결되면 상기 구동 트랜지스터(M1),(M2)를 통과하여 내려오는 전류와 데이터 라인(DL)과 더미 데이터 라인(DDL)으로부터 흘러나오는 전류가 정 전류원(200a),(200b)으로 입력된다.

이에 따라 노드(B1),(B2)의 전압은 순간적으로 높아지고, 구동 트랜지스터(M1),(M2)의 게이트 전압이 상승하도록 차동 증폭기(400)가 동작하여 노드(A1) 전압은 빠른 시간에 차동 증폭기(400)의 반전 입력단(-)의 전압(V_REF)으로 빠르게 수렴(settling)한다.

상기 노드(B1),(B2)의 전압은 정 전류원(200a),(200b)으로 방전되는데, 방전량은 데이터 라인(DL)으로 전류 DAC(100)의 출력 전류(I_DATA)가 정확히 흘러나가도록 차동 증폭기(400)에 의해 제어된다.

도 10은 상기 도 8의 응용 예로서, 도 8의 실시 예에 비해 전류 DAC(100)에 일측단이 연결되고, 상기 전류 미러(300a) 및 구동 트랜지스터(M1) 사이에 타측단이 연결된 스위치(SW1)가 추가 구성된 형태를 갖는다.

상기 스위치(SW1)는 상기 데이터 라인(DL)에 연결된 화소회로(700a)의 스캔신호(OSCAN)와 더미 데이터 라인(DDL)에 연결된 회소회로(700a)의 스캔신호(ESCAN)의 논리합(OR) 신호에 의하여 스위칭되며, 이 스위치(SW1)는 실제 패널에 응용되어 동작할 때 과도 시간을 단축시키게 된다.
상기 논리합(OR) 신호는 일반적인 논리합(OR) 게이트를 이용하여 수행되는데 상기 논리합(OR) 게이트는 데이터 라인(DL)의 스캔신호(OSCAN)와 더미 데이터 라인(DDL)의 스캔신호(ESCAN)를 입력받아 논리합(OR) 연산을 수행하고 그 연산결과에 해당하는 논리합 신호를 출력한다.

여기서, 과도 시간은 전류 DAC(100)에서 생성된 전류가 화소 전류로 정확히 전달되기전까지의 시간을 의미하며, 상기 스위치(SW1)는 노드(A1)의 전압 변화를 최소화 하도록 동작하기 때문에 과도 시간을 줄일 수 있게 되는 것이다.

도 11은 도 10에 비해 구동 성능을 더욱 향상시키기 위한 실시 예로, 프리 차지 구간과 정상 데이터 구동 구간의 2개의 위상으로 나누어 구동 속도를 높일 수 있도록 하고 있다.

이는 상기 전류 DAC(100)로부터의 더미 데이터 전류(I_DATA2)에 의해 데이터 라인(DL)의 프리 차지 전압을 생성하는 트랜지스터(M3), 상기 트랜지스터(M3)의 게이트단과 차동 증폭기(400)의 비반전 입력단(-) 사이에 위치하여 데이터 라인(DL)의 프리 차지 구간 동안 온 되는 제1 프리차지 스위치(PH11), 차동 증폭기(400)의 반전 입력단(-)의 전압(V_REF)이 일측단에 걸리고 타측단은 구동 트랜지스터(M1)의 드레인단에 연결되어 데이터 라인(DL)의 프리 차지 구간 동안 온 되는 제2 프리차지 스위치(PH12), 데이터 라인(DL)과 상기 차동 증폭기(400)의 반전 입력단(-) 사이에 위치하여 데이터 라인(DL)의 프리 차지 구간 동안 온 되는 제3 프리차지 스위치(PH13), 상기 차동 증폭기(400)의 비반전 입력단(-)에 일측단이 연결되고 구동 트 랜지스터(M1)의 드레인단에 타측단이 연결되어 정상 데이터 구동 구간 동안 온 되는 제1 정상 구동 구간 스위치(PH21), 상기 차동 증폭기(400)의 반전 입력단(-)에 일측단이 연결되고 타측단에는 상기 반전 입력단(-)의 전압(V_REF)이 걸려, 정상 데이터 구동 구간 동안 온 되는 제2 정상 구동 구간 스위치(PH22) 등이 도 10의 스위치(SW1) 대신에 도 8의 구성요소에 추가 구성된다.

여기서, 상기 제1 내지 제3 프리차지 스위치(PH11-PH13)와 제1, 제2 정상 구동 구간 스위치(PH21),(PH22)는 도시하지 않은 외부 제어신호에 따라 스위칭 온 되도록 구성된다.

또한, 더미 데이터 전류(I_DATA2)는 실제 데이터 라인 구동 전류(I_DATA)와 반드시 동일할 필요는 없으며, 상기 트랜지스터(M3)는 디스플레이 패널의 화소회로(700a)를 구성하는 구동 트랜지스터와 유사한 전류-전압 특성을 가지도록 임의 형태로 구현될 수 있다.

이러한 상기 도 11의 실시 예는 상기 제1 내지 제3 프리차지 스위치(PH11-PH13)와 제1, 제2 정상 구동 구간 스위치(PH21),(PH22)가 각각 데이터 라인(DL)의 프리 차지 구간과 데이터 라인(DL)의 정상 데이터 구동 구간으로 나누어 동작하도록 함으로써 구동 속도를 높이는 것이다.

프리 차지 구간은 상기 제1 내지 제3 프리차지 스위치(PH11-PH13)가 온 되며, 상기 더미 데이터 전류(I_DATA2)가 트랜지스터(M3)를 흐르면서 발생하는 전압으로 데이터 라인(DL)을 일정 전압으로 충전하는 구간이며, 정상 데이터 구동 구간은 상 기 제1, 제2 정상 구동 구간 스위치(PH21),(PH22)가 온 되며, 이의 동작은 도 10과 동일하다.

도 11의 실시 예는 도 10의 동작에 프리 차지 기능을 추가함으로써 데이터 라인(DL)의 과도 전압 변화량을 줄임으로써 데이터 구동속도를 더욱 높일 수 있게 되며, 후술될 도 12의 경로 변환기(800)를 추가하여 실제 회로를 구현할 수 있음은 물론이며, 역시 이의 상보형 회로도 구현 가능함은 물론이다.

도 12은 상기 도 8의 보다 구체적인 실시 예를 나타낸 것이다.

이는 도 8에 비해 전류 미러(300b)는 nA 수준의 정밀도를 확보하기 위해 스택 미러(Stacked Mirror)로 구현되고, 정 전류원(200a),(200b)은 캐스케이드 형태의 정 전류원(200c)으로 구현된다. 또한, 구동 트랜지스터(M1),(M2)의 소우스단과 디스플레이 패널과의 사이에 스캔신호(ESCAN),(OSCAN)에 따라 짝수 번째와 홀수 번째 데이터 라인(EDL),(ODL) 및 이에 대한 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 경로 변환부(800)가 추가 구성된다.

상기 경로 변환부(800)는 구동 트랜지스터(M1)의 소우스단과 디스플레이 패널과의 사이에 위치하며, 스캔신호(ESCAN)에 따라 스위칭되어 짝수 번째 데이터 라인(EDL) 형성을 위한 전류 경로를 형성하는 제 1 스위치(SW11), 구동 트랜지스터(M2)의 소우스단과 디스플레이 패널과의 사이에 위치하며, 상기 스캔신호(ESCAN)에 따라 스위칭되어 상기 짝수 번째 데이터 라인에 대한 더미 데이터 라인을 위한 전류 경로를 형성하는 제 2 스위치(SW12), 구동 트랜지스터(M1)의 소우스단과 디스플 레이 패널과의 사이에 위치하며, 스캔신호(OSCAN)에 따라 스위칭되어 홀수 번째 데이터 라인(ODL)을 위한 전류 경로를 형성하는 제 3 스위치(SW13), 구동 트랜지스터(M2)의 소우스단과 디스플레이 패널과의 사이에 위치하며, 상기 스캔신호(OSCAN)에 따라 스위칭되어 상기 홀수 번째 데이터 라인에 대한 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 제 4 스위치(SW14)로 구성된다.

상기와 같은 본 발명의 실시 예에서 상기 경로 변환부(800)의 스위치(SW11),(SW12)는 스캔신호(ESCAN)에 따라 스위칭되어 스위치(SW11)를 통해 짝수 번째 데이터 라인(EDL)과의 연결 경로를 형성하게 되고, 스위치(SW12)를 통해 짝수 번째 데이터 라인(EDL)에 대한 더미 데이터 라인을 형성하게 된다.

또한, 스위치(SW13),(SW14)는 스캔신호(OSCAN)에 따라 스위칭되어 스위치(SW13)를 통해 홀수 번째 데이터 라인(ODL)과의 연결 경로를 형성하게 되고, 스위치(SW14)를 통해 홀수 번째 데이터 라인(ODL)에 대한 더미 데이터 라인을 형성하게 된다.

즉, 본 발명은 스캔신호(ESCAN),(OSCAN)에 따라서 노드(B1),(B2)와 짝수 번째 데이터 라인(EDL) 및 홀수 번째 데이터 라인(ODL)으로의 연결에 있어 두가지 조합이 발생하게 된다.

따라서 구동 칩의 입장에서 필요 구동 데이터 채널 수를 반으로 줄이는 효과를 발생시키게 된다.

다시 말해, 상기 짝수 번째 데이터 라인(EDL)과 홀수 번째 데이터 라인(ODL)은 디스플레이 패널상에서 각각 독립적인 두개의 데이터 라인으로, 일반적인 구동 칩의 경우 두개의 데이터 라인 구동 채널이 필요하게 되나, 본 발명은 한개의 데이터 라인 구동 채널에 대한 것으로서 한개의 데이터 라인 구동 채널에 두개의 디스플레이 패널 데이터 라인을 연결시키고, 스위칭을 통해 공유하도록 하여 필요 데이터 라인 구동 채널 수를 반으로 줄인 것이다.

이러한 본 발명의 실시 예에서 상기 경로 변환부(800)를 제외한 기타 부분의 동작은 상기 실시 예와 동일하므로 이에 대한 상세한 설명은 약한다.

도 13은 도 8의 상보형 구동회로를 도시한 것이다.

도시한 바와 같이, 본 발명의 상보형 구동회로는 상기 전류 DAC(100)와 출력 전류의 방향이 반대인 전류 DAC(100-1), 전압원(VDD)측에서 데이터 라인(DL)의 노드 쪽으로 전류의 흐름을 가지며, 상기 전압원(VDD)과 데이터 라인(DL)의 노드 사이에 위치하는 정 전류원(200a-1), 상기 전압원(VDD)에서 더미 데이터 라인(DDL)의 노드 쪽으로 전류의 흐름을 가지며, 전압원(VDD)과 더미 데이터 라인(DDL) 노드 사이에 위치하는 정 전류원(200b-1), 상기 정 전류원(200a-1)의 데이터 라인 연결 노드와 소우스단이 연결되고, 차동 증폭기(400-1)의 출력과 게이트단이 연결되며, 상기 전류 DAC(100-1)의 출력과 드레인단이 연결된 P타입의 데이터 라인 구동 트랜지스터(M1-1), 상기 정 전류원(200b-1)의 더미 데이터 라인 연결 노드와 소우스단이 연결되고, 차동 증폭기(400-1)의 출력과 게이트단이 연결되며, 상기 전류 DAC(100-1)의 출력과 드레인단이 연결된 P타입의 더미 데이터 라인 구동 트랜지스터(M2-1), 상기 구동 트랜지스터(M2-1)의 드레인 단자를 전류 입력 단자로 하고, 상기 전류 DAC(100-1)의 출력과 상기 구동 트랜지스터(M1-1)의 드레인 단자와 연결된 노드를 전류 출력 단자로 하는 P타입 전류 미러(300a-1), 상기 전류 DAC(100-1)의 출력 노드를 비반전 입력단(+)의 입력으로 하고, 소정 정전압(V_REF)을 반전 입력단(-)의 입력으로 하며, 상기 구동 트랜지스터(M1-1),(M2-1)의 게이트와 그 출력이 연결된 차동 증폭기(400-1)로 구성된다.

이러한 본 발명의 상보형 구동회로는 상기 도 8과 동일 방식으로 동작하므로 그 상세한 설명은 약한다.

도 14는 본 발명의 디스플레이 패널에의 응용 예를 나타낸 것으로, (1100)은 화소들의 능동형 매트릭스 배열(Active Matrix Array)로 구성된 디스플레이 패널이고, (1200)은 스캔 드라이버, (1300-1,...1300-n)은 데이터 구동기와 디스플레이 패널(1100)이 연결되는 지점인 패드를 각각 나타낸 것이다. 여기서, 상기 스캔 드라이버(1200)는 반도체 칩으로 제작될 수도 있고, 패널 상에 TFT로 구현될 수도 있다.

본 발명에서 디스플레이 패널(1100)을 형성하는 액티브 매트릭스 구조는 물리적으로 같은 행에 있는 화소들을 데이터 라인의 순서에 따라서 두 그룹으로 나뉘며, 데이터 라인의 순서라 함은 최 좌측의 데이터 라인을 DL(1)이라하고 최 우측의 데이터 라인을 DL(N)이라 하였을 때, 홀수 번째 데이터 라인과 짝수 번째 데이터 라인의 순서를 의미한다.

물리적으로 동일한 행에 위치한 화소들을 ESCAN(Even SCAN)과 OSCAN(Odd SCAN)의 두 행으로 나누고, ESCAN은 짝수 번째 데이터 라인들에 위치한 화소들에 의해 공유되고, OSCAN은 홀수 번째 데이터 라인들에 위치한 화소들에 의해 공유되도록 한다.

데이터 기입 동작은 OSCAN을 OSCAN(1)부터 OSCAN(M)까지 스캐닝하면서 화소에 데이터 기입을 행하고, ESCAN을 ESCAN(1)부터 ESCAN(M)까지 스캔하여 화소에 데이터 기입을 행한다. 물론, ESCAN을 먼저 행하고 OSCAN을 나중에 행할 수도 있다.

이 동작을 데이터 라인의 관점에서 보면 홀수 번째 데이터 라인을 공유하는 화소들을 행 번호에 따라서 순차적으로 데이터 기입을 하고, 짝수 번째 데이터 라인을 공유하는 화소들을 행 번호에 따라서 순차적으로 데이터 기입을 하는 것과 동일하다.

여기서, 행 번호에 따른다함은 행 번호의 내림차순과 오름차순 모두를 포함한다. 또한, 프레임 구성의 관점에서 보면, 기존의 프레임 구성을 데이터 열의 순서에 따라서 두개의 프레임으로 나누고, 각각의 프레임의 데이터 기입을 하는 것이다.

상기 데이터 기입 동작의 편의를 위해 최 상위 행과 최 하위 행에 더미 행을 각각 또는 한개만 둘 수도 있다.

이때, 더미 행들의 데이터 구동을 먼저하고 이후에 실제 발광소자를 가지고 있는 화소회로들을 구동하거나 임의 행의 데이터 구동을 마치고 다음 순서에 있는 행의 데이터 구동을 시작하기 전에 각 더미 데이터 라인 또는 데이터 라인을 임의 전압으로 충전 또는 방전하여 데이터 구동을 보다 용이하게 한다. 이때, 더미 데이터 라인과 데이터 라인을 동일한 전압으로 충전/방전할 수도 있다.

상술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.

이상에서 살펴본 바와 같이, 본 발명은 다음과 같은 효과를 갖게 된다.

첫째, 데이터 라인의 기생 정전 용량을 충전하는 전류를 적응적으로 발생시킴으로써 전류 모드로 데이터 라인의 구동시의 데이터 라인의 기생 정전 용량의 충방전에 의해 발생하는 구동 속도 저하를 해결할 수 있게 된다.

둘째, 인접한 데이터 라인의 기생 정전 용량으로부터 과도 충전 전류를 검출하여 이를 데이터 라인의 충전 전류로 귀환함으로써 저 전류 구동 영역에서 기생 정전 용량으로 구동 속도가 제한되는 대형 AMOLED 디스플레이 패널을 효과적으로 구동할 수 있게 된다.

셋째, 데이터 라인을 짝수 번째 데이터 라인과 홀수 번째 데이터 라인을 서로 바꾸어 데이터 기입을 행할 수 있게 됨에 따라 데이터 구동 칩이 필요로 하는 구동 채널 수를 절반으로 줄일 수 있게 되며, 또한 이에 따라 구동 칩의 면적과 소모 전력을 줄일 수 있게 된다.

넷째, 구동 회로의 간단화를 통해 구동 칩의 수율을 향상시킬 수 있게 된다.

Claims

입력 디지털 데이터에 해당하는 전류를 생성하는 전류 DAC;

상기 전류 DAC의 출력 노드에 드레인단이 연결된 데이터 라인의 구동 트랜지스터;

상기 구동 트랜지스터의 소우스단과 접지 사이에 연결된 정 전류원;

상기 전류 DAC의 출력 노드 및 상기 구동 트랜지스터의 드레인단과 전압원 사이에 연결된 가변 전류원;

상기 전류 DAC의 출력 노드의 전압을 비반전 입력단의 전압으로 하고, 소정 정전압을 반전 입력단의 전압으로 하여 그 출력이 상기 구동 트랜지스터의 게이트단에 입력되도록 된 차동 증폭기; 및

상기 차동 증폭기의 출력 노드 및 구동 트랜지스터의 게이트단과 상기 가변 전류원에 연결되어 상기 전류 DAC의 출력 노드의 전압 변화에 따라 상기 가변 전류원의 바이어스 전류를 증감시키는 과도 충전 전류 제어부;

를 포함하는 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 1 항에 있어서, 상기 과도 충전 전류 제어부는

디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소가 연결된 데이터 라인의 인접 데이터 라인인 더미 데이터 라인;

상기 더미 데이터 라인의 방전시 방전 전류원이 정 전류원;

일측단이 상기 전압원에 연결되어 상기 가변 전류원과 함께 전류 미러를 형성하는 트랜지스터; 및

상기 트랜지스터에 드레인단이 연결되고 상기 차동 증폭기에 게이트단이 연결된 더미 데이터 라인의 구동 트랜지스터;

를 포함하는 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 2 항에 있어서,

상기 데이터 라인에 연결된 화소에의 데이터 기입이 완료되면 상기 데이터 기입을 완료한 데이터 라인은 더미 데이터 라인의 기능을 수행하고, 상기 더미 데이터 라인은 데이터 기입이 필요한 화소에 데이터를 기입하는 데이터 라인의 기능을 수행하는 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 2 항에 있어서,

상기 전류 DAC에 일측단이 연결되고, 상기 가변 전류원과 트랜지스터에 의해 형성되는 전류 미러와 데이터 라인의 구동 트랜지스터 사이에 타측단이 연결되어 스캔신호에 의해 스위칭되는 스위치가 더 구비된 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 4 항에 있어서, 상기 스캔신호는

상기 데이터 라인에 연결된 화소회로의 스캔신호인 제 1 스캔신호와 더미 데이터 라인에 연결된 회소회로의 스캔신호인 제 2 스캔신호의 논리합 신호인 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 2 항에 있어서,

상기 데이터 라인의 구동 트랜지스터와 더미 데이터 라인의 구동 트랜지스터의 출력단과 디스플레이 패널과의 사이에 위치하여 상기 데이터 라인과 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 경로 변환부가 더 포함되는 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 6 항에 있어서, 상기 경로 변환부는

짝수 번째 데이터 라인 및 이에 대한 더미 데이터 라인과 홀수 번째 데이터 라인 및 이에 대한 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 다수의 스위치로 구성됨을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 2 항에 있어서,

상기 전류 DAC로부터의 더미 데이터 전류에 의해 데이터 라인의 프리 차지 전압을 생성하는 프리 차지 전압 생성용 트랜지스터;

상기 트랜지스터의 게이트단과 상기 차동 증폭기의 비반전 입력단 사이에 위치하여 상기 데이터 라인의 프리 차지 구간 동안 온 되는 제1 프리차지 스위치;

상기 차동 증폭기의 반전 입력단의 전압이 일측단에 걸리고 타측단은 상기 데이터 라인의 구동 트랜지스터의 드레인단에 연결되어 데이터 라인의 프리 차지 구간 동안 온 되는 제2 프리차지 스위치;

상기 데이터 라인과 상기 차동 증폭기의 반전 입력단 사이에 위치하여 데이터 라인의 프리 차지 구간 동안 온 되는 제3 프리차지 스위치;

상기 차동 증폭기의 비반전 입력단에 일측단이 연결되고 상기 데이터 라인의 구동 트랜지스터의 드레인단에 타측단이 연결되어 상기 데이터 라인의 정상 데이터 구동 구간 동안 온되는 제1 정상 구동 구간 스위치; 및

상기 차동 증폭기의 반전 입력단에 일측단이 연결되고 타측단에는 상기 차동 증폭기의 반전 입력단의 전압이 걸려, 데이터 라인의 정상 데이터 구동 구간 동안 온 되는 제2 정상 구동 구간 스위치;

가 더 포함되어 프리 차지 전압을 발생시켜 데이터 라인의 과도 전압 변화량을 줄여 데이터 구동 속도를 높이는 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 8 항에 있어서,

상기 데이터 라인의 구동 트랜지스터와 더미 데이터 라인의 구동 트랜지스터의 출력단과 디스플레이 패널과의 사이에 위치하여 상기 데이터 라인과 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 경로 변환부가 더 포함되는 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 9 항에 있어서, 상기 경로 변환부는

짝수 번째 데이터 라인 및 이에 대한 더미 데이터 라인과 홀수 번째 데이터 라인 및 이에 대한 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 다수의 스위치로 구성됨을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 2 항에 있어서,

상기 전류 DAC와 상기 구동 트랜지스터와 상기 정 전류원과 상기 전류미러를 형성하는 트랜지스터의 각각에 대해 상보형의 구조가 채용된 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
입력 디지털 데이터에 해당하는 전류를 생성하는 전류 DAC;

디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소가 연결된 데이터 라인의 인접 데이터 라인인 더미 데이터 라인;

상기 더미 데이터 라인의 기생 정전용량에 의해 발생하는 과도 충전 전류를 데이터 라인의 충전 전류로 귀환시키는 전류 미러;

상기 데이터 라인과 더미 데이터 라인의 방전시 방전 전류원이 되는 제 1, 제 2 정 전류원;

상기 전류 미러에 연결되며, 상기 데이터 라인 및 더미 데이터 라인의 구동을 위한 제 1, 제 2 구동 트랜지스터; 및

상기 전류 DAC의 출력 노드 전압을 비반전 입력단의 전압으로 하고, 소정의 정전압을 반전 입력단의 전압으로 하여 그 출력이 상기 제 1 및 제 2 구동 트랜지스터의 게이트단에 입력되도록 된 차동 증폭기;

를 포함하는 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 12 항에 있어서,

상기 데이터 라인에 연결된 화소에의 데이터 기입이 완료되면 상기 데이터 기입을 완료한 데이터 라인은 더미 데이터 라인의 기능을 수행하고, 상기 더미 데이터 라인은 데이터 기입이 필요한 화소에 데이터를 기입하는 데이터 라인의 기능을 수행하는 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 12 항에 있어서,

상기 전류 DAC에 일측단이 연결되고, 상기 전류 미러와 제 1 구동 트랜지스터 사이에 타측단이 연결되어 스캔신호에 의해 스위칭되는 스위치가 더 구비된 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 14 항에 있어서, 상기 스캔신호는

상기 데이터 라인에 연결된 화소회로의 스캔신호인 제 1 스캔신호와 더미 데이터 라인에 연결된 회소회로의 스캔신호인 제 2 스캔신호의 논리합 신호인 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 12 항에 있어서,

상기 제1 구동 트랜지스터와 제2 구동 트랜지스터의 출력단과 디스플레이 패널과의 사이에 위치하여 상기 데이터 라인과 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 경로 변환부가 더 포함되는 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 16 항에 있어서, 상기 경로 변환부는

짝수 번째 데이터 라인 및 이에 대한 더미 데이터 라인과 홀수 번째 데이터 라인 및 이에 대한 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 다수의 스위치로 구성됨을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 12 항에 있어서,

상기 전류 DAC로부터의 더미 데이터 전류에 의해 데이터 라인의 프리 차지 전압을 생성하는 프리 차지 전압 생성용 트랜지스터;

상기 프리 차지 전압 생성용 트랜지스터의 게이트단과 상기 차동 증폭기의 비반전 입력단 사이에 위치하여 상기 데이터 라인의 프리 차지 구간 동안 온 되는 제1 프리차지 스위치;

상기 차동 증폭기의 반전 입력단의 전압이 일측단에 걸리고 타측단은 상기 제1 구동 트랜지스터의 드레인단에 연결되어 데이터 라인의 프리 차지 구간 동안 온 되는 제2 프리차지 스위치;

상기 데이터 라인과 상기 차동 증폭기의 반전 입력단 사이에 위치하여 데이터 라인의 프리 차지 구간 동안 온 되는 제3 프리차지 스위치;

상기 차동 증폭기의 비반전 입력단에 일측단이 연결되고 상기 제1 구동 트랜지스터의 드레인단에 타측단이 연결되어 상기 데이터 라인의 정상 데이터 구동 구간 동안 온 되는 제1 정상 구동 구간 스위치; 및

상기 차동 증폭기의 반전 입력단에 일측단이 연결되고 타측단에는 상기 차동 증폭기의 반전 입력단의 전압이 걸려, 데이터 라인의 정상 데이터 구동 구간 동안 온되는 제2 정상 구동 구간 스위치;

가 더 포함되어 데이터 라인의 과도 전압 변화량을 줄여 데이터 구동 속도를 높이는 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 18 항에 있어서,

상기 제1 구동 트랜지스터와 제2 구동 트랜지스터의 출력단과 디스플레이 패널과의 사이에 위치하여 상기 데이터 라인과 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 경로 변환부가 더 포함되는 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 19 항에 있어서, 상기 경로 변환부는

짝수 번째 데이터 라인 및 이에 대한 더미 데이터 라인과 홀수 번째 데이터 라인 및 이에 대한 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 다수의 스위치로 구성됨을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 12 항에 있어서,

상기 전류 DAC와 상기 제 1, 제 2 구동 트랜지스터와 상기 정 전류원과 상기 전류미러 각각에 대해 상보형의 구조가 채용된 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
입력 디지털 데이터에 해당하는 전류를 생성하는 전류 DAC;

디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소가 연결된 데이터 라인의 인접 데이터 라인인 더미 데이터 라인;

상기 더미 데이터 라인의 기생 정전용량에 의해 발생하는 과도 충전 전류를 데이터 기입이 필요한 화소가 연결된 데이터 라인의 충전 전류로 귀환시키는 전류 미러;

상기 데이터 라인과 더미 데이터 라인의 방전시 방전 전류원이 되는 정 전류원;

상기 전류 미러에 연결되며, 상기 데이터 라인 및 더미 데이터 라인의 구동을 위한 제 1, 제 2 구동 트랜지스터;

상기 전류 DAC의 출력 노드 전압을 비반전 입력단의 전압으로 하고, 소정의 정전압을 반전 입력단의 전압으로 하여 그 출력이 상기 제 1 및 제 2 구동 트랜지스터의 게이트단에 입력되도록 된 차동 증폭기; 및

상기 제 1 및 제 2 구동 트랜지스터의 출력단과 디스플레이 패널과의 사이에 위치하여 상기 데이터 라인과 더미 데이터 라인 형성을 위한 전류 경로를 형성 하는 경로 변환부;

를 포함하는 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 22 항에 있어서, 상기 전류 미러는

전류 미러의 정밀도를 높이기 위한 스택 미러로 구현됨을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 22 항에 있어서, 상기 경로 변환부는

짝수 번째 데이터 라인 및 이에 대한 더미 데이터 라인과 홀수 번째 데이터 라인 및 이에 대한 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 다수의 스위치로 구성됨을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 22 항에 있어서, 상기 경로 변환부는

상기 제 1 구동 트랜지스터의 소우스단과 디스플레이 패널과의 사이에 위치하며, 제 1 스캔신호에 따라 스위칭되어 짝수 번째 데이터 라인 형성을 위한 전류 경로를 형성하는 제 1 스위치;

상기 제 2 구동 트랜지스터의 소우스단과 디스플레이 패널과의 사이에 위치 하며, 상기 제 1 스캔신호에 따라 스위칭되어 상기 짝수 번째 데이터 라인에 대한 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 제 2 스위치;

상기 제 1 구동 트랜지스터의 소우스단과 디스플레이 패널과의 사이에 위치하며, 제 2 스캔신호에 따라 스위칭되어 홀수 번째 데이터 라인 형성을 위한 전류 경로를 형성하는 제 3 스위치; 및

상기 제 2 구동 트랜지스터의 소우스단과 디스플레이 패널과의 사이에 위치하며, 상기 제 2 스캔신호에 따라 스위칭되어 상기 홀수 번째 데이터 라인에 대한 더미 데이터 라인 형성을 위한 전류 경로를 형성하는 제 4 스위치;

로 구성됨을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 22 항에 있어서,

상기 전류 DAC에 일측단이 연결되고, 상기 전류 미러와 제 1 구동 트랜지스터 사이에 타측단이 연결되어 스캔신호에 의해 스위칭되는 스위치가 더 구비됨을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 26 항에 있어서, 상기 스캔신호는

상기 데이터 라인에 연결된 화소회로의 스캔신호인 제 1 스캔신호와 더미 데이터 라인에 연결된 회소회로의 스캔신호인 제 2 스캔신호의 논리합 신호인 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 22 항에 있어서,

상기 전류 DAC로부터의 더미 데이터 전류에 의해 데이터 라인의 프리 차지 전압을 생성하는 프리 차지 전압 생성용 트랜지스터;

상기 프리 차지 전압 생성용 트랜지스터의 게이트단과 상기 차동 증폭기의 비반전 입력단 사이에 위치하여 상기 데이터 라인의 프리 차지 구간 동안 온 되는 제1 프리차지 스위치;

상기 차동 증폭기의 반전 입력단의 전압이 일측단에 걸리고 타측단은 상기 제1 구동 트랜지스터의 드레인단에 연결되어 데이터 라인의 프리 차지 구간 동안 온 되는 제2 프리차지 스위치;

상기 데이터 라인과 상기 차동 증폭기의 반전 입력단 사이에 위치하여 데이터 라인의 프리 차지 구간 동안 온 되는 제3 프리차지 스위치;

상기 차동 증폭기의 비반전 입력단에 일측단이 연결되고 상기 제1 구동 트랜지스터의 드레인단에 타측단이 연결되어 상기 데이터 라인의 정상 데이터 구동 구간 동안 온 되는 제1 정상 구동 구간 스위치; 및

상기 차동 증폭기의 반전 입력단에 일측단이 연결되고 타측단에는 상기 차동 증폭기의 반전 입력단의 전압이 걸려, 데이터 라인의 정상 데이터 구동 구간 동안 온 되는 제2 정상 구동 구간 스위치;

가 더 포함되어 데이터 라인의 과도 전압 변화량을 줄여 데이터 구동 속도를 높이는 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 22 항에 있어서,

상기 전류 DAC와 상기 제 1, 제 2 구동 트랜지스터와 상기 정 전류원과 상기 전류미러 각각에 대해 상보형의 구조가 채용된 것을 특징으로 하는 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 22 항에 따른 AMOLED 구동회로를 적용한 액티브 매트릭스 형성 방법으로,

M개의 행과 N개의 열로 구성된 화소들의 배열을 구성하는 모든 열들에 순차적으로 순서를 부여하고, 이 열들의 순서가 짝수인 열들과 홀수인 열들로 구분한 후, 상기 배열을 구성하는 모든 행들을 각각 제 1 종속행들과 제 2 종속행들의 두개의 종속행으로 나누고, 상기 짝수 번째인 열들을 공유하는 화소들은 제1 종속행들이 되게 하고, 상기 홀수 번째인 열들을 공유하는 화소들은 제2 종속행들이 되게 함을 특징으로 하는 액티브 매트릭스 형성 방법.
제 30 항에 있어서, 최외각 행들과 열들의 외각에 각각 더미 열들과 행들을 형성하고, 상기 형성된 더미 행들과 열들은 발광소자를 포함하지 않도록 함을 특징으로 하는 액티브 매트릭스 형성 방법.
제 30 항에 따라 형성되는 액티브 매트릭스의 구동 방법으로,

상기 짝수 번째인 열들을 공유하는 화소들을 순차적으로 모두 구동하고, 상기 홀수 번째인 열들을 공유하는 화소들을 순차적으로 모두 구동하여 한 개의 디스플레이 프레임을 형성하는 것을 특징으로 하는 액티브 매트릭스 구동방법.
제 32 항에 있어서, 소정의 행의 데이터 구동을 마치고 다음 순서에 있는 행의 데이터 구동을 시작하기 전에 각 더미 데이터 라인 또는 데이터 라인을 소정의 전압으로 충전 또는 방전하여 데이터 구동을 행하는 것을 특징으로 하는 액티브 매트릭스 구동방법.
입력 디지털 데이터에 대응하는 구동전류를 생성하는 전류발생부와,

구동신호에 의해 디스플레이 패널에 마련된 화소열에 상기 구동전류를 전달하는 다수의 데이터라인과,

상기 각 데이터라인상에 마련되어 용량성 부하를 형성하는 정전용량부와,

상기 각 데이터라인을 연결하여 전류를 미러링하는 전류 미러부를 포함하고,

상기 일정 구동신호에 의해 활성화되는 데이터 라인의 과도전류충전에 상기 활성화된 데이터라인의 바로 인접 데이터 라인인 더미 데이터 라인에 마련된 정전용량부에 유도되어 상기 전류미러부에 의해 미러링되는 과도전류를 이용하는 것이 특징인 과도 전류 귀환을 이용한 AMOLED 구동회로.
제 34 항에 있어서,

상기 데이터라인은 짝수 데이터라인 그룹과 홀수 데이터라인 그룹으로 나뉘어 구성되고,

상기 짝수 데이터 라인과 홀수 데이터 라인을 순차 연결하는 경로변환부를 더 포함하되,

상기 경로교환부는 각 그룹의 스캔신호에 의해 상기 구동전류를 짝수 데이터 라인과 홀수 데이터 라인에 교번하여 전달하는 것이 특징인 과도 전류 귀환을 이용한 AMOLED 구동회로.