KR100792440B1

KR100792440B1 - 반도체 장치의 승압전압 검출회로

Info

Publication number: KR100792440B1
Application number: KR1020060048868A
Authority: KR
Inventors: 권태휘
Original assignee: 주식회사 하이닉스반도체
Priority date: 2005-09-29
Filing date: 2006-05-30
Publication date: 2008-01-10
Also published as: KR20070036630A

Abstract

본 발명은 스탠바이 모드와 액티브 모드를 갖는 승압전압 검출회로에 있어서, 승압전압을 검출하는 전압검출수단과, 상기 전압 검출수단의 출력신호를 드라이빙하는 드라이버와, 상기 드라이버의 논리 문턱전압을 정해주는 문턱전압 조절수단, 및 상기 액티브 모드에서 활성화되는 액티브신호에 응답하여 상기 드라이버의 논리 문턱전압을 조절하는 보조 문턱전압 조절수단을 구비하는 반도체 장치의 승압전압 검출회로를 제공한다.

승압전압검출부, 드라이버, 문턱전압

Description

반도체 장치의 승압전압 검출회로{HIGH VOLTAGE DETECTOR OF SEMICONDUCTOR DEVICE}

도 1은 종래 기술에 따른 승압전압검출회로를 설명하기 위한 회로도.

도 2는 도 1의 전압검출부의 출력전압과 드라이버의 논리문턱전압을 비교하기 위하여 도시한 도면.

도 3은 본 발명에 따른 승압전압검출회로의 실시예를 설명하기 위한 회로도.

도 4는 도 3의 전압검출부의 출력전압과 드라이버의 논리문턱전압을 비교하기 위하여 도시한 도면.

* 도면의 주요 부분에 대한 부호의 설명

100 : 전압분배부 200 : 전압검출부

300 : 드라이버 400 : 문턱전압조절부

P21 : PMOS 트랜지스터 INV3, INV4 : 인버터

N21, N22, N23 : NMOS 트랜지스터 N24 : 보조 문턱전압 조절부

본 발명은 반도체 설계 기술에 관한 것으로, 특히 승압전압을 검출하는 반도체 장치의 승압전압검출회로에 관한 것이다.

일반적으로, 승압전압 검출회로(VPP Detector Circuit)는 승압전압(VPP)의 변화 여부를 검출하여 승압전압(VPP)이 목표로하는 전압보다 낮아졌을 경우 논리'하이'(High)를 출력하고, 승압전압(VPP)이 목표로하는 전압보다 높아졌을 경우 논리'로우'(low)를 출력한다. 이 출력된 신호를 입력받는 승압전압펌프는 논리'하이'시 온(on)되고, 논리'로우'시 오프(off)되어 승압전압(VPP)을 승압시키거나 감압시키게 한다.

한편, 승압전압 검출회로는 스탠바이(stand by) 모드와 액티브(active) 모드에 따라 다르게 구동한다. 즉, 스탠바이 모드에는 전류소모를 줄이는 동작을 수행하고, 액티브 모드에는 많은 전류소모에 대응하는 동작을 수행하여 승압전압(VPP)을 검출한다.

도 1은 종래 기술에 따른 승압전압검출회로를 설명하기 위한 회로도이다.

도 1을 참조하면, 승압전압검출회로는 승압전압(VPP)을 인가받아 배분하는 전압분배부(10)와, 전압분배부(10)의 출력전압인 분배전압(LEVEL)을 기준전압(VREF)과 비교하는 전압검출부(20)와, 전압검출부(20)의 출력전압(DET)을 드라이빙하는 드라이버(30)와, 드라이버(30)의 논리문턱전압(LTV : Logic Threshold Voltage)을 조절하는 문턱전압조절부(40), 및 드라이버(30)의 출력신호를 버퍼링하 는 인버터들(INV1, INV2)로 구성된다.

이상에서 설명한 전압분배부(10), 전압검출부(20), 드라이버(30)의 기본구조는 당업자에게 주지되어 있는바, 구체적인 설명은 생략한다. 이하, 문턱전압조절부(40)에 대해 설명하도록 한다.

문턱전압조절부(40)는 드라이버(30)의 논리문턱전압(LTV)을 제어하기 위한 것으로 드라이버(30)와 접지전압단(VSS) 사이에 연결되고 전원전압(VDD)을 게이트 입력받는 직렬연결된 NMOS 트랜지스터들(N3, N4, N5)과, 드라이버(30)와 전원전압단(VDD) 사이에 연결되고 접지전압단(VSS)과 게이트 연결된 PMOS 트랜지스터(P1)로 구성될 수 있다.

승압전압 검출회로의 동작을 살펴보면, 전압분배부(10)는 승압전압(VPP)을 배분한 분배전압(LEVEL)을 출력한다. 전압검출부(20)는 분배전압(LEVEL)을 기준전압(VREF)과 비교하여 분배전압(LEVEL)이 기준전압(VREF)보다 낮으면 출력전압(DET)으로 논리'로우'(low)를 출력하고, 분배전압(LEVEL)이 기준전압(VREF)보다 높으면 출력전압(DET)으로 논리'하이'(low)를 출력한다. 이 출력전압(DET)을 입력받은 드라이버(30)는 문턱전압조절부(40)에 의해 정해진 논리문턱전압(LTV)을 기준으로 논리'하이'(high) 또는 논리'로우'(low)인 출력신호(PPEA)로서 출력한다. 이 출력신호(PPEA)는 승압전압펌프(도면에 미도시)를 온(on) 또는 오프(off) 하는 신호로서, 승압전압펌프는 출력신호(PPEA)가 논리'하이'(high)이면 승압전압펌프가 온(on)되어 승압전압(VPP)이 승압되고, 출력신호(PPEA)가 논리'로우'(low)이면 승압전압펌프가 오프(off)되어 승압전압(VPP)이 감압된다.

한편, 전압검출부(20)는 스탠바이 모드와 액티브 모드에 따라 다른 동작을 한다. 동작설명에 앞서, 신호를 살펴보면, 스탠바이 모드와 액티브 모드에 상관없이 일정 전압레벨 값을 갖는 신호(VBIAS)와, 스탠바이 모드에서 논리'로우'(low)가 되고 액티브 모드에서 논리'하이'(high)가 되는 액티브신호(VPP_ACT)이다.

때문에, 스탠바이 모드의 경우에는 일정 전압레벨 값을 갖는 신호(VBIAS)에 응답하는 NMOS 트랜지스터(N1)가 턴 온(turn on)되고, 액티브 모드의 경우에는 NMOS 트랜지스터(N1)와 액티브신호(VPP_ACT)에 응답하는 NMOS 트랜지스터(N2)가 턴 온(turn on)된다.

이와 같은 동작은, 스탠바이 모드에는 승압전압(VPP)의 전류 소모가 크지 않기 때문에 전압검출부(20)에서 소모되는 커런트(current)를 최소화하고자 함이고, 액티브 모드에서는 승압전압(VPP)의 소모가 크기 때문에 전압검출부(20)의 반응을 상대적으로 빠르게 하여 낮아지는 승압전압(VPP)을 빠르게 회복시키기 위함이다.

도 2는 도 1의 전압검출부(20)의 출력전압(DET)과 드라이버(30)의 논리문턱전압(LTV)을 비교하기 위하여 도시한 도면이다.

도 2를 참조하면, 스탠바이 모드시의 논리'하이'(high)인 출력전압(DET)과, 액티브 모드시의 논리'하이'(high)인 출력전압(DET), 및 드라이버(30)의 논리문턱전압(LTV)이 도시되어 있다.

다시 도 1을 참조하면, 액티브 모드시 반응을 상대적으로 빠르게 하기 위해 NMOS 트랜지스터들(N1, N2)을 턴 온(turn on)시키는 동작은 전압검출부(20)의 출력전압(DET)을 스탠바이 모드시 출력되는 전압보다 낮아지게 한다. 즉, 스탠바이 모드시의 논리'하이'(high)인 출력전압(DET)보다 액티브 모드시의 논리'하이'(high)인 출력전압(DET)이 더 낮아지게 된다.

이렇게, 액티브 모드에서 낮아진 논리'하이'(high)인 출력전압(DET)은 드라이버(30)의 논리문턱전압(LTV)과 'ΔOLD' 만큼의 차이가 나게 된다. 때문에 출력전압(DET)은 회로 구성 및 동작에 따른 약간 감압나 잡음(noise)에 의한 감압에도 논리문턱전압(LTV)보다 낮아지게 된다.

결국, 드라이버(30)는 매우 민감하게 반응하게 되고, 드라이버(30)의 출력신호(PEEA) 역시 빈번하게 변하는 신호가 된다. 때문에, 출력신호(PEEA)를 입력받는 승압전압펌프 역시 빈번하게 온(on)/오프(off)되고, 필요하지 않은 상황에서 온(on)되는 승압전압펌프는 원하지 않게 전류를 소모하는 문제점이 있다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 동작모드에 따라 드라이버의 논리문턱전압(LTV)을 조절하는 메모리 반도체 장치의 승압전압 검출회로를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명은, 스탠바이 모드와 액티브 모드를 갖는 승압전압 검출회로에 있어서, 승압전압을 검출하는 전압검출수단; 상기 전압 검출수단의 출력신호를 드라이빙하는 드라이버; 상기 드라이버의 논리 문턱전압을 정해주는 문턱전압 조절수단; 및 상기 액티브 모드에서 활성화되는 액티브신호에 응답하여 상기 드라이버의 논리 문턱전압을 조절하는 보조 문턱전압 조절수단을 구비하는 반도체 장치의 승압전압 검출회로를 제공한다.

종래에는 스탠바이 모드와 액티브 모드에서 드라이버의 문턱전압이 동일하여 액티브 모드시 전압검출부의 낮아진 출력신호에 대해 드라이버가 민감하게 동작하였다. 본 발명에서는 스탠바이 모드와 액티브 모드에 대응하게 드라이버의 문턱전압을 가변하여, 전압검출부의 출력신호와 드라이버의 문턱전압과의 충분한 마진을 확보하였다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 3은 본 발명에 따른 승압전압검출회로를 설명하기 위한 회로도이다.

도 3을 참조하면, 본 발명에 따른 승압전압검출회로는 승압전압(VPP)을 인가받아 배분하는 전압분배부(100)와, 전압분배부(100)의 출력전압인 분배전압(LEVEL)을 기준전압(VREF)과 비교하여 분배전압(LEVEL)이 기준전압(VREF)보다 크면 출력전압(DET)으로 논리'하이'(high)를 출력하고 분배전압(LEVEL)이 기준전압(VREF)보다 작으면 출력전압(DET)으로 논리'로우'(low)를 출력하는 전압검출부(200)와, 전압검출부(200)의 출력전압(DET)을 드라이빙하는 드라이버(300)와, 동작모드에 따라 드라이버(300)의 논리문턱전압을 정해주는 문턱전압조절부(400)와, 스탠바이 모드나 액티브 모드에 따라 드라이버(300)의 논리문턱전압(LTV)을 조절하기 위한 보조 문턱전압 조절부(N24), 및 드라이버의 출력신호를 드라이빙하는 인버터들(INV3, INV4)로 구성된다.

이상에서 설명한 전압분배부(100)와, 전압검출부(200), 및 드라이버(300)의 기술적 구현은 종래기술과 실질적으로 동일하여 본 발명에 속하는 기술분야에서 종사하는 자에게 자명하므로, 구체적인 설명은 생략하기로 한다. 다만 본 발명과 밀접한 관계가 되는 문턱전압조절부(400)와, 보조 문턱전압조절부(N24)에 대해서 자세히 설명하기로 한다.

문턱전압조절부(400)와, 보조 문턱전압조절부(N24)의 구성을 살펴보면, 전원전압단(VDD)과 드라이버(300)사이에 연결된 PMOS 트랜지스터(P21)와, 드라이버(300)와 접지전압단(VSS)사이에 직렬연결된 NMOS 트랜지스터들(N21, N22, N23), 및 노드(A)와 노드(B) 사이에 연결된 문턱전압조절부(N24)는 스위치(즉, NMOS 트랜지스터)(N24)로 구성된다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

한편, NMOS 트랜지스터들(N21, N22, N23)은 전원전압(VDD)을 게이트 입력받아 턴 온(turn on)되고, NMOS 트랜지스터(N24)는 액티브 모드에 활성화되는 액티브신호(VPP_ACT)를 게이트 입력받아 턴 온(turn on)된다.

신호를 설명하면, 액티브신호(VPP_ACT)는 스탠바이모드에서 논리'로우'(low)가 되고, 액티브 모드에서 논리'하이'(high)가 되는 신호이다. 때문에, 스탠바이 모드에서 NMOS 트랜지스터들(N21, N22, N23)에 의한 논리문턱전압을 갖게 되고, 액티브 모드에서는 병렬로 연결된 NMOS 트랜지스터(N24)에 의해 스탠바이 모드시 논리문턱전압보다 낮아진 논리문턱전압을 갖게 된다.

도 4는 도 3의 전압검출부(200)의 출력전압(DET)과 드라이버(300)의 논리문턱전압(LTV)을 비교하기 위하여 도시한 도면이다.

도 4를 참조하면, 액티브 모드시 논리'하이'(high)인 출력전압(DET)은 스탠바이모드의 논리'하이'(high)인 출력전압(DET)보다 낮아지고, 액티브 모드시 드라이버(300)의 논리문턱전압(LTV)은 스탠바이 모드의 논리문턱전압(LTV)보다 낮아진다. 때문에, 액티브 모드에서 출력전압(DET)과 논리문턱전압(LTV)은 'ΔNEW' 만큼의 간격을 갖게 된다.

다시 도 2와 도 4를 참조하면, 종래에는 고정되어 있던 논리문턱전압(LTV)은 액티브 모드시 출력전압(DET)과 'ΔOLD' 만큼의 간격이 생겼던 것을 본 발명에서는 'ΔNEW' 만큼의 간격을 확보함으로써, 전압검출부(200)의 출력신호(DET)가 회로 구성 및 동작에 따른 약간 감압나 잡음(noise)에 의한 감압에도 반응하지 않고 안정적인 동작을 하게 된다.

상술한 본 발명은 승압전압 검출회로가 안정적인 출력신호를 출력하여, 이 신호를 입력받은 승압전압펌프의 빈번한 온/오프(on/off) 동작을 막아 불필요한 전류소모를 줄이는 효과를 얻을 수 있다.

Claims

스탠바이 모드와 액티브 모드를 갖는 승압전압 검출회로에 있어서,

승압전압을 검출하는 전압검출수단;

상기 전압 검출수단의 출력신호를 드라이빙하는 드라이버;

상기 드라이버의 논리 문턱전압을 정해주는 문턱전압 조절수단; 및

상기 액티브 모드에서 활성화되는 액티브신호에 응답하여 상기 드라이버의 논리 문턱전압을 조절하는 보조 문턱전압 조절수단

을 구비하는 반도체 장치의 승압전압 검출회로.
제1 항에 있어서,

상기 보조 문턱전압 조절수단은 상기 액티브 모드시 상기 드라이버의 논리 문턱전압을 상기 스탠바이 모드시 상기 드라이버의 논리 문턱전압보다 낮게 조절하는 것을 특징으로 하는 반도체 장치의 승압전압 검출회로.
제2 항에 있어서,

상기 보조 문턱전압 조절수단은 상기 문턱전압 조절수단에 병렬연결되고, 상기 액티브신호에 응답하는 스위치인 것을 특징으로 하는 반도체 장치의 승압전압 검출회로.
제1 항에 있어서,

상기 전압검출수단은 상기 액티브 모드시 상기 스탠바이 모드보다 더 빠르게 동작하는 것을 특징으로 하는 반도체 장치의 승압전압 검출회로.
삭제
삭제