KR20010065155A - 레퍼런스 셀 트림 회로 - Google Patents

레퍼런스 셀 트림 회로 Download PDF

Info

Publication number
KR20010065155A
KR20010065155A KR1019990065024A KR19990065024A KR20010065155A KR 20010065155 A KR20010065155 A KR 20010065155A KR 1019990065024 A KR1019990065024 A KR 1019990065024A KR 19990065024 A KR19990065024 A KR 19990065024A KR 20010065155 A KR20010065155 A KR 20010065155A
Authority
KR
South Korea
Prior art keywords
reference cell
cell
voltage
sense amplifier
current
Prior art date
Application number
KR1019990065024A
Other languages
English (en)
Inventor
홍성훈
안재춘
김상수
유영선
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990065024A priority Critical patent/KR20010065155A/ko
Publication of KR20010065155A publication Critical patent/KR20010065155A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 레퍼런스 셀 트림 회로에 관한 것으로, 외부 바이어스 및 알고리즘을 대신하여 외부 전류원의 전류와 레퍼런스 셀의 전류를 비교하는 칩 내부의 루틴에 의해 레퍼런스 셀의 문턱전압을 조정하므로써 소자의 정확도 및 테스트 시간을 단축시킬 수 있는 레퍼런스 셀 트림 회로에 관한 것이다.

Description

레퍼런스 셀 트림 회로 {Circuit for trimming Reference cell}
본 발명은 레퍼런스 셀 트림 회로에 관한 것으로, 외부 바이어스 및 알고리즘을 대신하여 외부 전류원의 전류와 레퍼런스 셀의 전류를 비교하는 칩 내부의 루틴에 의해 레퍼런스 셀의 문턱전압을 조정하므로써 소자의 정확도 및 테스트 시간을 단축시킬 수 있는 레퍼런스 셀 트림 회로에 관한 것이다.
플래쉬 메모리 소자는 센스 앰프에 의해 레퍼런스 셀의 전류 및 메인 셀의 전류를 비교하여 "1"과 "0" 상태를 구분한다. 일반적인 경우 레퍼런스 셀은 리드(Read) 셀, 프로그램 검증 셀과 리드 마진(Read margin) 설정 범위에 따라 소거 검증 셀, 프리 프로그램(Pre-program) 셀 및 포스트 프로그램(Post-program) 셀들이 추가되어 2 내지 5개의 레퍼런스 셀 그룹이 존재한다. 소자 내부에서는 통상적으로 센싱 속도와 리드 외란(Read disturbance)을 고려하여 2메가 바이트당 1 레퍼런스 셀 그룹을 배치한다. 각각의 레퍼런스 셀은 리드 마진을 고려하여 일정한 레벨로 문턱전압을 맞추며(이하 트림이라 칭함), 외부 바이어스를 이용하여 모든 레퍼런스 셀 트림을 하므로 정확도가 떨어지고 테스트 시간이 길어지는 문제점이 있다.
따라서 본 발명은 레퍼런스 셀을 트림하는 과정에 있어서 걸리는 시간을 줄이고 정확도를 높이는 데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 레퍼런스 셀 트림 회로는 메인 셀의 데이타 저장상태를 판별하기 위한 기준 전류를 발생하는 레퍼런스 셀, 테스트 모드 신호에 따라 참조 전류를 센스 앰프로 전달하는 스위칭 소자, 상기 테스트 모드 신호에 따라 상기 레퍼런스 셀의 전류 및 참조 전류를 비교 센싱하는 센스 앰프, 상기 센스 앰프의 레퍼런스 셀 트림 레벨을 제어하는 가변 로드, 상기 센스 앰프 출력신호에 따라 상기 레퍼런스 셀을 소거할 경우 셀에 음전압을 공급하는 음전압 펌프, 상기 센스 앰프 출력신호에 따라 상기 레퍼런스 셀을 프로그램할 경우 셀에 양전압을 공급하는 양전압 펌프, 상기 레퍼런스 셀을 상기 양전압 펌프에 의해 프로그램하거나 음전압 펌프에 의해 소거한 후의 문턱전압을 프로그램하거나 소거하기전 단계의 문턱전압과 비교하는 전압 검출기, 상기 센스 앰프의 출력신호 및 상기 전압 검출기의 출력신호에 따라 상기 레퍼런스 셀의 드레인에 프로그램을 위한 전압을 공급하는 드레인 바이어스 발생회로를 포함하여 이루어 지는 것을 특징으로 한다.
도 1은 본 발명에 따른 레퍼런스 셀 트림 회로를 설명하기 위한 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 레퍼런스 셀 11: 음전압 펌프
12 : 양전압 펌프 13 : 센스 앰프
14 : 전압 검출기 15 : 드레인 바이어스 발생회로
16 : 가변 로드
이하 도 1을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1에 도시한 바와 같이, 레퍼런스 셀 트림 회로(Reference cell trim circuit)는 테스트모드 신호(Testmode signal)에 의해 외부 전류원(Current source)의 참조전류(Isource)를 센스앰프(Sense amp)에 전달하는 스위칭 소자(N1), 테스트 모드 신호에 따라 참조전류(Isource) 및 레퍼런스 셀(10)의 전류를 비교하는 센스 앰프(13), 테스트 모드 신호에 따라 레퍼런스 셀(10)의 문턱전압의 변화를 검출하는 전압 검출기(14), 테스트 모드 신호에 따라 레퍼런스 셀(10)에 저장된 데이타를 소거하기 위한 음전압 펌프(11), 테스트 모드 신호에 따라 레퍼런스 셀(10)을 프로그램 하기 위한 양전압 펌프(12), 레퍼런스 셀(10) 프로그램을 위한 드레인 바이어스(Drain Bias) 발생회로(이하 VPPD라 칭함)(15) 및 레퍼런스 셀의 트림 레벨을 제어하는 가변 로드(Load)(16)로 구성되어 있다.
먼저 테스트 모드 신호가 인에이블 상태로 인가되면 스위칭 소자(N1)가 턴온되어 외부 전류원에 의해 생성된 참조전류(Isource)가 센스앰프(13)로 인가된다. 또한 전압 검출기(14), 양전압 펌프(12), 음전압 펌프(11)가 테스트 모드 신호에 의해 동작한다. 양전압 펌프(12) 및 음전압 펌프(11)가 동작에 의해 레퍼런스 셀 전류(Iref)가 참조전류(Isource)보다 클때까지 레퍼런스 셀(10)의 소거동작을 계속한다. 레퍼런스 셀 전류(Iref) 및 참조전류(Isource)의 대소비교는 센스앰프(13)에서 이루어 진다.
이렇게 레퍼런스 셀(10)의 소거동작을 계속하는 이유는 초기 레퍼런스 셀이 자외선 소거(UV erase) 상태이기 때문에 문턱전압이 높아서 원하는 전압으로 맞추기 위함이다. 만일 소거 동작에서 과도한 초과 소거(Over erase)가 발생하면 셀이 프로그램 되지 않으므로 전압 검출기(14)로 셀의 문턱전압이 0V 이하로 낮아지지 않도록 양전압 펌프(12) 및 음전압 펌프(11)의 레벨을 제어한다. 셀을 소거하는 과정에서는 특정 단위없이 모든 셀을 동시에 소거한다. 셀이 소거되는 정도를 제어하는 방법으로는 전압 검출기(14)의 출력신호에 따라서 셀의 워드 라인 바이어스를 제어하는 방법, 벌크(Bulk) 바이어스를 제어하는 방법, 소스 바이어스를 제어하는 방법 및 드레인 바이어스를 제어하는 방법이 있다.
레퍼런스 셀(10)의 계속된 소거동작에 의해 레퍼런스 셀 전류(Iref)가 참조전류(Isource)보다 커지면 음전압 펌프(11)의 동작은 정지하고, 양전압 펌프(12) 및 VPPD(15)가 동작하여 레퍼런스 셀(10)을 프로그램 시킨다.
레퍼런스 셀(10)의 프로그램 동작에서 양전압 펌프(12)에 의해 셀의 콘트롤 게이트에 인가되는 전압 및 VPPD(15)에 의해 셀의 드레인에 인가되는 전압이 너무 크면 문턱전압이 원하는 값보다 작아지게 된다. 이렇게 문턱전압이 원하는 전압값보다 낮아지는 것을 방지하기 위하여, 전압검출기(14)가 프로그램 전의 셀의 문턱전압과 1 펄스(Pulse) 후의 셀의 문턱전압 차이를 비교한다. 비교한 수치가 0.2V보다 크면 VPPD(15)의 레벨을 줄여 프로그램을 약하게 하므로써 원하는 문턱전압의 정확도를 높인다.
레퍼런스 셀(10)의 문턱전압이 원하는 전압으로 트림(Trim)되었을 경우 다른 레퍼런스 셀을 상기와 같은 방법을 이용하여 원하는 전압으로 트림한다. 예를 들어, 독출용(Read) 레퍼런스 셀을 트림하였을 경우 프로그램 검증용 레퍼런스 셀을 상기한 방법으로 트림한다.
셀을 프로그램하는 단위는 여러가지가 있다. 예를들어, 각각의 셀을 하나씩 프로그램하는 경우도 있고, 워드라인(Word line)을 이용하여 1바이트(byte) 단위로 프로그램을 할 수도 있다. 즉, 사용자의 정의에 따라 어떤 프로그램 경로를 선택하느냐에 따라서 셀을 프로그램하는 단위를 정할 수 있다. 또한 셀의 프로그램 정도를 제어하는 방법으로는 전압 검출기(14)의 출력신호에 따라서 셀의 드레인에 인가되는 바이어스를 제어하는 방법과 셀의 워드라인에 인가되는 바이어스를 제어하는 방법이 있다.
이렇게 레퍼런스 셀의 트림이 칩내부에서 이루어지므로 트림시간이 획기적으로 감소한다. 현재의 경우는 레퍼런스 셀 전류(Iref)를 외부에서 측정하고 소거 및 프로그램을 외부 바이어스로 실시하므로 시간이 많이 소요된다. 예를 들어, 패턴 초기화(Pattern Initial), 셋업(Set-up), 측정(Measure) 및 바이어스 인가등에 의해 소요시간이 증가한다. 그러나 칩 내부의 정해진 과정(Routine)에 의해 트림하면 프로그램(㎲ 단위), 소거(ms 단위) 및 센스앰프 동작으로 인한 측정동작 시간(ns 단위)이 감소한다.
또한 트림시 레퍼런스 셀의 문턱전압을 이전 문턱전압과 비교하여 0.2V 이내로 제어하므로 정확도가 0.2V 범위내에 있다. 정확도의 범위는 전압 검출기(14)의 검출 범위에 따라 더 높은 정확도를 이룰 수 있다.
그리고 각각의 셀을 프로그램 하기 위해서는 서로 다른 테스트 모드를 이용하여 진행하므로 시간이 많이 걸리고 정확도도 낮았으나 본 발명에서는 가변 로드(16)를 제어할 수 있으므로 레퍼런스 그룹 내의 모든 레퍼런스 셀을 순차적으로 트림할 수 있어 전체적인 트림시간이 감소한다.
상술한 바와 같이, 본 발명은 외부 바이어스 및 알고리즘을 대신하여 외부 전류원의 전류와 레퍼런스 셀의 전류를 비교하는 칩 내부의 루틴에 의해 레퍼런스 셀의 문턱전압을 조정하므로써 소자의 정확도 및 테스트 시간을 단축시킬 수 있다.

Claims (4)

  1. 메인 셀의 데이타 저장상태를 판별하기 위한 기준 전류를 발생하는 레퍼런스 셀,
    테스트 모드 신호에 따라 참조 전류를 센스 앰프로 전달하는 스위칭 소자,
    상기 테스트 모드 신호에 따라 상기 레퍼런스 셀의 전류 및 참조 전류를 비교 센싱하는 센스 앰프,
    상기 센스 앰프의 레퍼런스 셀 트림 레벨을 제어하는 가변 로드,
    상기 센스 앰프 출력신호에 따라 상기 레퍼런스 셀을 소거할 경우 셀에 음전압을 공급하는 음전압 펌프,
    상기 센스 앰프 출력신호에 따라 상기 레퍼런스 셀을 프로그램할 경우 셀에 양전압을 공급하는 양전압 펌프,
    상기 레퍼런스 셀을 상기 양전압 펌프에 의해 프로그램하거나 음전압 펌프에 의해 소거한 후의 문턱전압을 프로그램하거나 소거하기전 단계의 문턱전압과 비교하는 전압 검출기 및
    상기 센스 앰프의 출력신호 및 상기 전압 검출기의 출력신호에 따라 상기 레퍼런스 셀의 드레인에 프로그램을 위한 전압을 공급하는 드레인 바이어스 발생회로로 구성된 것을 특징으로 하는 레퍼런스 셀 트림 회로.
  2. 제 1 항에 있어서,
    상기 레퍼런스 셀은 하나의 레퍼런스 셀로 되어있는 경우, 특정 그룹으로 되어있는 경우 및 모든 레퍼런스 셀을 포함하는 경우로 되어 있는 것을 특징으로 하는 레퍼런스 셀 트림 회로.
  3. 제 1 항에 있어서,
    상기 전압 검출기는 출력신호를 이용하여 상기 레퍼런스 셀의 비트 라인 바이어스를 제어하여 프로그램 정도를 제어하는 경우 및
    상기 레퍼런스 셀의 워드 라인 바이어스를 제어하여 프로그램 정도를 제어하는 경우를 포함하여 이루어진 것을 특징으로 하는 레퍼런스 셀 트림 회로.
  4. 제 1 항에 있어서,
    상기 전압 검출기는 출력신호를 이용하여 상기 레퍼런스 셀의 워드 라인 바이어스를 제어하여 소거 정도를 제어하는 경우,
    상기 레퍼런스 셀의 소스 바이어스를 제어하여 소거 정도를 제어하는 경우,
    상기 레퍼런스 셀의 비트 라인 바이어스를 제어하여 소거 정도를 제어하는 경우 및
    상기 레퍼런스 셀의 벌크 바이어스를 제어하여 소거 정도를 제어하는 경우를 포함하여 이루어진 것을 특징으로 하는 레퍼런스 셀 트림 회로.
KR1019990065024A 1999-12-29 1999-12-29 레퍼런스 셀 트림 회로 KR20010065155A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990065024A KR20010065155A (ko) 1999-12-29 1999-12-29 레퍼런스 셀 트림 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990065024A KR20010065155A (ko) 1999-12-29 1999-12-29 레퍼런스 셀 트림 회로

Publications (1)

Publication Number Publication Date
KR20010065155A true KR20010065155A (ko) 2001-07-11

Family

ID=19632230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990065024A KR20010065155A (ko) 1999-12-29 1999-12-29 레퍼런스 셀 트림 회로

Country Status (1)

Country Link
KR (1) KR20010065155A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992931B2 (en) * 2001-03-27 2006-01-31 Micron Technology, Inc. System for trimming non-volatile memory cells
KR100792440B1 (ko) * 2005-09-29 2008-01-10 주식회사 하이닉스반도체 반도체 장치의 승압전압 검출회로
US7697340B2 (en) 2006-12-07 2010-04-13 Samsung Electronics Co., Ltd. Methods and apparatuses for trimming reference cells in semiconductor memory devices
KR101051811B1 (ko) * 2005-02-21 2011-07-25 매그나칩 반도체 유한회사 센스앰프 레퍼런스 셀 제어 회로
CN106802365A (zh) * 2017-03-14 2017-06-06 苏州格美芯微电子有限公司 一种新型传感器信号采集芯片的基准电流测试方法和结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992931B2 (en) * 2001-03-27 2006-01-31 Micron Technology, Inc. System for trimming non-volatile memory cells
KR101051811B1 (ko) * 2005-02-21 2011-07-25 매그나칩 반도체 유한회사 센스앰프 레퍼런스 셀 제어 회로
KR100792440B1 (ko) * 2005-09-29 2008-01-10 주식회사 하이닉스반도체 반도체 장치의 승압전압 검출회로
US7697340B2 (en) 2006-12-07 2010-04-13 Samsung Electronics Co., Ltd. Methods and apparatuses for trimming reference cells in semiconductor memory devices
CN106802365A (zh) * 2017-03-14 2017-06-06 苏州格美芯微电子有限公司 一种新型传感器信号采集芯片的基准电流测试方法和结构
CN106802365B (zh) * 2017-03-14 2024-02-02 苏州格美芯微电子有限公司 一种新型传感器信号采集芯片的基准电流测试方法和结构

Similar Documents

Publication Publication Date Title
US7630266B2 (en) Temperature compensation of memory signals using digital signals
US5912838A (en) Apparatus for reading state of multistate non-volatile memory cells
US6078518A (en) Apparatus and method for reading state of multistate non-volatile memory cells
US6490203B1 (en) Sensing scheme of flash EEPROM
KR100313746B1 (ko) 프로그래밍 가변성을 감소시키는 플래시 메모리 ｖｄｓ 보상 기술
US7184311B2 (en) Method and system for regulating a program voltage value during multilevel memory device programming
US5880993A (en) Method and circuit for checking multilevel programming of floating-gate nonvolatile memory cells particularly flash cells
KR100291889B1 (ko) 비휘발성 반도체메모리장치
WO1998044510A9 (en) Flash memory vds compensation techniques to reduce programming variability
US8094493B2 (en) Memory devices and methods using improved reference cell trimming algorithms for accurate read operation window control
US6992931B2 (en) System for trimming non-volatile memory cells
KR100719372B1 (ko) 노어 플래시 메모리 장치 및 그것의 프로그램 방법
US6144606A (en) Method and system for bi-directional voltage regulation detection
KR20010065155A (ko) 레퍼런스 셀 트림 회로
US7379338B2 (en) Method and system for regulating a program voltage value during multilevel memory device programming
JP2000137992A (ja) フラッシュメモリ装置及びその検証方法
US6587377B2 (en) Nonvolatile semiconductor memory device with reliable verify operation
KR20080070460A (ko) 비휘발성 메모리 장치의 고전압 레귤레이터
KR100319626B1 (ko) 플래시 메모리의 읽기 기준셀 문턱전압 조정회로
KR0179857B1 (ko) 멀티저장형 메모리
KR100661672B1 (ko) 플래쉬 메모리 소자의 리커버리 회로
KR20000020230A (ko) 플레쉬 메모리의 데이터 감지장치
CN118675590A (zh) 一种存储芯片电源上下电控制方法及装置
KR20000004724A (ko) 플레쉬 메모리의 데이터 감지장치
KR19990042158A (ko) 어드레스 천이 검출 회로를 갖는 불 휘발성 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination