KR20000020230A - 플레쉬 메모리의 데이터 감지장치 - Google Patents

플레쉬 메모리의 데이터 감지장치 Download PDF

Info

Publication number
KR20000020230A
KR20000020230A KR1019980038748A KR19980038748A KR20000020230A KR 20000020230 A KR20000020230 A KR 20000020230A KR 1019980038748 A KR1019980038748 A KR 1019980038748A KR 19980038748 A KR19980038748 A KR 19980038748A KR 20000020230 A KR20000020230 A KR 20000020230A
Authority
KR
South Korea
Prior art keywords
load
cell
reference cell
bias
unit
Prior art date
Application number
KR1019980038748A
Other languages
English (en)
Inventor
이승진
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980038748A priority Critical patent/KR20000020230A/ko
Publication of KR20000020230A publication Critical patent/KR20000020230A/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • G11C16/28Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14Dummy cell management; Sense reference voltage generators

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 기준 메모리 셀에 흐르는 전류와 비교하여 메모리 셀에 기억된 데이터를 감지할 때 공정의 변동에 따라 문턱전압이 변화되어 기준 메모리 셀에 흐르는 전류가 변동되는 것을 센스앰프의 부하율을 조절함으로써 보상하는 플레쉬 메모리의 데이터 감지장치에 관한 것으로, 메인셀(15)에 바이어스를 인가하는 메인셀 바이어스부(25)의 부하를 조절하는 메인셀 부하부(35)와, 기준셀(10)에 바이어스를 인가하는 기준셀 바이어스부(20)의 부하를 조절하는 기준셀 부하부(30)와, 제어신호에 따라 기준셀 부하부(30)의 부하값을 검증상태와 정상상태에 따라 설정하기 위한 부하율 설정부(40)와, 임의로 기준셀 부하부(30)의 부하값을 조절하기 위한 부하율 조절부(60)와, 기준셀 바이어스부(20)와 메인셀 바이어스부(25)로 흐르는 전류의 차이를 감지하여 판별하는 센스앰프(50)로 이루어져 제조공정상 기준셀(10)의 문턱전압이 변동될 경우 부하율 조절부(60)를 통해 기준셀 부하부(30)의 부하값을 조절하여 감지율을 변경할 수 있다는 이점이 있다.

Description

플레쉬 메모리의 데이터 감지장치
본 발명은 플레쉬 메모리의 데이터 감지장치에 관한 것으로서, 보다 상세하게는 기준 메모리 셀에 흐르는 전류와 비교하여 메모리 셀에 기억된 데이터를 감지할 때 공정의 변동에 따라 문턱전압이 변화되어 기준 메모리 셀에 흐르는 전류가 변동되는 것을 센스앰프의 부하율을 조절함으로써 보상하는 플레쉬 메모리의 데이터 감지장치에 관한 것이다.
메모리는 데이터를 저장해 두고 필요할 때에 꺼내어 읽어볼 수 있는 장치를 일컫는 말로서 DRAM을 중심으로 하는 반도체 메모리로부터 마그네틱 디스크, 광학 디스크 등 다양한 종류가 있다. 이중에서도 반도체 메모리는 소형이며 높은 신뢰도 및 저렴한 가격이라는 장점 이외에도 상대적으로 고속 동작이 가능해서 매우 급속히 개발, 보급되고 있는 추세이다.
마그네틱 메모리나 광학 메모리에 비해 반도체 메모리는 용량면에서는 뒤떨어어지지만 동작 속도가 빠르기 때문에 CPU에 더욱 가까이 배치하여 빈번히 사용되는 데이터만을 저장하는 메모리로 사용된다.
반도체 메모리는 RAM(Random Access Memory)과 ROM(Read Only Memory)로 크게 나눌 수 있다. RAM은 데이터를 임의로 써넣고 저장하며 읽어낼 수 있는 메모리로 전원이 끊기면 저장된 데이터가 소멸되는 소위 휘발성 기억소자인 반면에, ROM은 비록 데이터를 읽어낼 수 있을 뿐이지만 사용자가 칩에 데이터를 자유로이 써넣을 수 있는 프로그래밍이 가능한 PROM(Programmable ROM)과 1회만의 프로그래밍만 허용되는 OT-PROM(One Time Programmable ROM)으로 나누어진다.
OT-PROM은 공장에서 칩제조 공정시에만 프로그래밍할 수 있는 마스크 ROM과 사용자가 프로그래밍할 수 있는 퓨즈 ROM이 있으며, PROM의 경우는 EPROM(Erasable PROM)과 EEPROM(Electrically Erasable PROM)이 있다.
EPROM은 패키지에 부착된 석영 유리창을 통해서 자외선을 쪼여서 칩의 전체 셀을 한꺼번에 소거하는 것이며, EEPROM은 큰 전기장을 인가시 발생하는 터널링현상을 이용하여 소거하는 것을 가르킨다.
특히, 바이트(8비트) 단위로 소거하는 대신 블록단위로 셀을 한꺼번에 소거하는 EEPROM을 플레쉬메모리라고 부르게 된다.
플레쉬 메모리는 플로팅게이트(Floating Gate)를 이용하여 프로그래밍 동작은 아래쪽 플로팅게이트에 전자를 주입시켜서 셀트랜지스터의 문턱전압을 증가시키는 동작이고 소거동작은 플로팅게이트에 있는 전자를 뽑아내어 플로팅게이트를 전자가 없는 상태로 만들어 문턱전압을 낮추는 동작이다.
이와 같이 문턱전압이 프로그래밍시 6V라 하고, 소거시 2V로 할 때 위쪽 게이트에 연결된 워드라인에 5V를 인가하면 프로그래밍된 셀은 오프되고 소거된 셀은 턴온되어 흐르는 전류의 차이를 판별하여 프로그래밍된 셀은 "1"로 소거된 셀은 "0"으로 판별하게 된다.
센스앰프는 위와 같이 셀에 흐르는 전류의 차이를 판별하여 셀에 기록된 데이터를 읽게된다.
도1은 종래의 플레쉬 메모리의 데이터 감지장치를 간략하게 나타낸 블록구성도이다.
여기에서 보는 바와 같이 메인셀(15)에 바이어스를 인가하는 메인셀 바이어스부(25)의 부하를 조절하는 메인셀 부하부(35)와, 기준셀(10)에 바이어스를 인가하는 기준셀 바이어스부(20)의 부하를 조절하는 기준셀 부하부(30)와, 기준셀 부하부(30)의 부하값을 검증상태와 정상상태에 따라 설정하기 위한 부하율 설정부(40)와, 기준셀 바이어스부(20)와 메인셀 바이어스부(25)로 흐르는 전류의 차이를 감지하여 판별하는 센스앰프(50)로 이루어진다.
셀에 기록된 데이터는 정상상태에서 기억된 데이터를 읽어들이게 되고, 프로그래밍과 소거 동작을 수행한 후 정상적으로 프로그래밍과 소거가 되었는가 확인하기 위해 기억된 데이터를 읽어들이게 된다. 또한 소거 동작시 과소거가 될경우에 소거된 상태의 문턱전압을 갖도록 다시 후프로그래밍을 수행한 후 정상적으로 후프로그래밍이 되었는가 확인하기 위해서 데이터를 읽어들이게 된다.
위와 같이 이루어진 플레쉬 메모리의 데이터 감지장치는 메인셀(15)과 기준셀(10)의 문턱전압(Vt)에 따라 메인셀 바이어스부(25)와 기준셀 바이어스부(20)를 통해 흐르는 전류의 차이를 센스앰프(50)에서 감지하여 기억된 데이터값을 판별하게 된다.
메인셀 바이어스부(25)와 기준셀 바이어스부(20)에서 메인셀(15)과 기준셀(10)에 공급하는 바이어스 전압은 메인셀 부하부(35)와 기준셀 부하부(30)에서 설정된 부하값에 따라 바뀌게 된다. 또한 기준셀 부하부(30)는 정상상태와 검증상태의 부하값을 달리하여 설정하게 된다.
즉, 셀을 프로그래밍하거나 소거할 때 셀에 정상적으로 프로그래밍이나 소거가 되었는지 검증하기 위해 데이터를 읽을 때는 정상적인 상태보다 엄격한 조건을 부여하여 데이터를 읽게 된다. 왜냐하면 검증상태에서 정상적으로 읽혀졌다고 하더라도 정상상태에서 계속해서 데이터를 많은 회수만큼 읽게 되면 게이트 스트레스를 받아 셀의 문턱전압(Vt)이 변하기 때문에 정상상태에서는 검증상태보다 데이터의 감지폭에 여유를 두어야 한다.
따라서, 기준셀 부하부(30)의 부하값을 정상상태와 검증상태로 분류하여 달리함으로서 데이터의 감지폭을 두게한다.
그런데, 제조공정상 기준셀(10)의 문턱전압(Vt)값이 변동하게 되면 기준셀 바이어스부(20)를 통해 흐르는 전류값이 변동하게 된다. 따라서, 기준셀 바이어스부(20)를 통해 흐르는 전류값과 메인셀 바이어스부(25)를 통해 흐르는 전류값을 서로 비교함으로써 기억된 데이터를 감지할 때 오류가 발생된다는 문제점이 있다.
또한, 센스앰프(50)의 감지폭을 조절하기 위해 조절되는 정상상태와 검증상태내에서 감지폭을 조절하기 위해서는 제조공정중 부분적으로 마스크를 변경해야 하기 때문에 경비와 시간을 불필요하게 소비한다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 플레쉬 메모리의 데이터 감지장치의 센스앰프의 부하율을 정상상태나 검증상태내에서 조절할 수 있도록 하여 제조공정상 기준셀의 문턱전압이 변동됨으로써 발생되는 전류의 변동으로 인해 플레쉬 메모리 셀에 기록된 데이터를 안정적으로 감지할 수 있도록 한 플레쉬 메모리의 데이터 감지장치를 제공함에 있다.
도 1은 종래의 플레쉬 메모리의 데이터 감지장치를 나타낸 블록구성도이다.
도2는 본 발명에 의한 플레쉬 메모리의 데이터 감지장치를 나타낸 블록구성도이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 기준셀 15 : 메인셀
20 : 기준셀 바이어스부 25 : 메인셀 바이어스부
30 : 기준셀 부하부 35 : 메인셀 부하부
40 : 부하율 설정 50 : 센스앰프
60 : 부하율 조절부
상기와 같은 목적을 실현하기 위한 본 발명은 메인셀에 바이어스를 인가하는 메인셀 바이어스부의 부하를 조절하는 메인셀 부하부와, 기준셀에 바이어스를 인가하는 기준셀 바이어스부의 부하를 조절하는 기준셀 부하부와, 제어신호에 따라 기준셀 부하부의 부하값을 검증상태와 정상상태에 따라 설정하기 위한 부하율 설정부와, 임의로 기준셀 부하부의 부하값을 조절하기 위한 부하율 조절부와, 기준셀 바이어스부와 메인셀 바이어스부로 흐르는 전류의 차이를 감지하여 판별하는 센스앰프로 이루어진 것을 특징으로 한다.
위와 같이 이루어진 플레쉬 메모리의 데이터 감지장치의 작동을 설명하면 다음과 같다.
메인셀과 기준셀에 각각 메인셀 부하부와 기준셀 부하부에서 설정된 부하값에 따라 바이어스 전압이 메인셀 바이어스부와 기준셀 바이어스부에 의해 공급된다. 그러면 기준셀의 문턱전압으로 인해 흐르는 전류량과 메인셀에 프로그래밍되거나 소거됨으로서 발생되는 문턱전압으로 인해 흐르는 전류량을 각각 기준셀 바이어스부와 메인셀 바이어스부에서 입력받아 이 값의 차이로 메인셀에 기록된 데이터를 감지하게 된다.
또한, 제조공정상 기준셀의 문턱전압이 변동될 경우 기준셀 부하부의 부하율을 미세하게 조절하기 위해 부하율 조절부을 프로그래밍시켜 기준셀 부하부의 부하율을 조절하여 기준셀 바이어스부를 통해 흐르는 전류를 보상하여 메인셀에 기록된 데이터를 정확하게 감지하도록 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 2는 본 발명에 의한 플레쉬 메모리의 데이터 감지장치를 나타낸 회로도이다.
여기에 도시된 바와 같이 플레쉬 메모리의 데이터 감지장치는 메인셀(15)에 바이어스를 인가하는 메인셀 바이어스부(25)의 부하를 조절하는 메인셀 부하부(35)와, 기준셀(10)에 바이어스를 인가하는 기준셀 바이어스부(20)의 부하를 조절하는 기준셀 부하부(30)와, 제어신호에 따라 기준셀 부하부(30)의 부하값을 검증상태와 정상상태에 따라 설정하기 위한 부하율 설정부(40)와, 임의로 기준셀 부하부(30)의 부하값을 조절하기 위한 부하율 조절부(60)와, 기준셀 바이어스부(20)와 메인셀 바이어스부(25)로 흐르는 전류의 차이를 감지하여 판별하는 센스앰프(50)로 이루어진 것을 특징으로 한다.
위와 같이 이루어진 플레쉬 메모리의 데이터 감지장치는 메인셀(15)과 기준셀(10)의 문턱전압(Vt)에 따라 메인셀 바이어스부(25)와 기준셀 바이어스부(20)를 통해 흐르는 전류의 차이를 센스앰프(50)에서 감지하여 기억된 데이터값을 판별하게 된다.
메인셀 바이어스부(25)와 기준셀 바이어스부(20)에서 메인셀(15)과 기준셀(10)에 공급하는 바이어스 전압은 메인셀 부하부(35)와 기준셀 부하부(30)에서 설정된 부하값에 따라 바뀌게 된다. 또한 기준셀 부하부(30)는 부하율 설정부(40)에서 정상상태와 검증상태의 부하값을 달리하여 설정하게 된다.
즉, 셀을 프로그래밍하거나 소거할 때 셀에 정상적으로 프로그래밍이나 소거가 되었는지 검증하기 위해 데이터를 읽을 때는 정상적인 상태보다 엄격한 조건을 부여하여 데이터를 읽도록 하기 위해 감지율을 달리한다.
위의 부하율 조절부(60)은 검증상태에서만 기준셀 부하부(30)의 부하값을 조절할 수 있도록 설계되어 있으며, 조절된 값을 기억하기 위해 플레쉬 메모리 셀(65)로 이루어져 있다.
즉, 부하율 조절부(60)의 출력이 '0'일 경우 기준셀 부하부(30)의 트랜지스터가 턴온되어 부하을 증가시키게 된다. 따라서, 부하율 조절부(60)의 NAND게이트(61)의 입력단이 모두 '1'이어야만 한다.
그런데, NAND게이트(61)의 일측 입력단이 프로그래밍 검증신호(PVER)와 소거검증신호(EVER)가 연결되어 있고 부하를 조절하기 위한 조절신호가 NAND게이트(61)의 타측 입력단에 연결되어 있기 때문에 검증상태에서만 NAND게이트(61)의 출력값이 '0'이 된다.
제조공정상 기준셀(10)의 문턱전압(Vt)이 변경되어 이를 보상하기 위해 기준셀 부하부(30)의 부하값을 크게 하려면 부하율 조절부(60)의 플레쉬 메모리 셀(65)이 프로그래밍 되도록 CAM_GATE, VPPD, CAMREF라인을 바이어스 시킨다. 그러면, 플레쉬 메모리 셀(65)이 프로그래밍되어 CAM_GATE와 CAMREF에 '1'신호가 입력될 때 두 개의 인버터(63)(64)를 통해 NAND게이트(61)의 타측 입력단에 '1'신호가 입력되어 검증상태에서 기준셀 부하부(30)의 부하 트랜지스터가 턴온되어 부하값이 높아지게 된다.
또한, 부하값을 낮추기 위해서는 부하율 조절부(60)의 플레쉬 메모리 셀(65)이 소거되도록 CAM_GATE, VPPD, CAMREF라인을 바이어스 시킨다. 그러면, 플레쉬 메모리 셀(65)이 소거되어 CAM_GATE와 CAMREF에 '1'신호가 입력될 때 두 개의 인버터(63)(64)를 통해 NAND게이트(61)의 타측 입력단에 '0'신호가 입력되어 NAND게이트(61)의 출력은 '1'이 된다. 따라서, 기준셀 부하부(30)의 부하 트랜지스터는 오프되어 부하값이 낮아지게 된다.
상기한 바와 같이 본 발명은 제조공정상 기준셀의 문턱전압이 변경됨으로써 메인셀에 기록된 데이터를 읽을 때 오류가 발생하던 문제점을 기준셀 부하부의 부하값을 제어신호에 의해 조절함으로써 정확하게 데이터를 감지할 수 있다는 이점이 있다.
또한, 제조공정상 기준셀의 문턱전압이 변동으로 불량자재로 판정될 수 있는 것을 부하값을 조절하여 정상적으로 데이터를 감지할 수 있도록 하여 제품의 수율을 향상시킬 수 있다는 이점이 있다.

Claims (2)

  1. 메인셀에 바이어스를 인가하는 메인셀 바이어스부의 부하를 조절하는 메인셀 부하부와,
    기준셀에 바이어스를 인가하는 기준셀 바이어스부의 부하를 조절하는 기준셀 부하부와,
    제어신호에 따라 상기 기준셀 부하부의 부하값을 검증상태와 정상상태에 따라 설정하기 위한 부하율 설정부와,
    임의로 상기 기준셀 부하부의 부하값을 조절하기 위한 부하율 조절부와,
    상기 기준셀 바이어스부와 상기 메인셀 바이어스부로 흐르는 전류의 차이를 감지하여 판별하는 센스앰프
    로 이루어진 것을 특징으로 플레쉬 메모리의 데이터 감지장치.
  2. 제1항에 있어서, 상기 부하율 조절부는
    조절된 값을 기억하는 플레쉬 메모리 셀을 포함하여 이루어진 것을 특징으로 하는 플레쉬 메모리의 데이터 감지장치.
KR1019980038748A 1998-09-18 1998-09-18 플레쉬 메모리의 데이터 감지장치 KR20000020230A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980038748A KR20000020230A (ko) 1998-09-18 1998-09-18 플레쉬 메모리의 데이터 감지장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980038748A KR20000020230A (ko) 1998-09-18 1998-09-18 플레쉬 메모리의 데이터 감지장치

Publications (1)

Publication Number Publication Date
KR20000020230A true KR20000020230A (ko) 2000-04-15

Family

ID=19551130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980038748A KR20000020230A (ko) 1998-09-18 1998-09-18 플레쉬 메모리의 데이터 감지장치

Country Status (1)

Country Link
KR (1) KR20000020230A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390943B1 (ko) * 2000-12-29 2003-07-10 주식회사 하이닉스반도체 비휘발성 메모리 소자의 센싱 회로
KR100447321B1 (ko) * 2001-12-14 2004-09-07 주식회사 하이닉스반도체 포스트 프로그램 검증 회로
KR100469375B1 (ko) * 2002-03-13 2005-02-02 매그나칩 반도체 유한회사 플래쉬 메모리 소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390943B1 (ko) * 2000-12-29 2003-07-10 주식회사 하이닉스반도체 비휘발성 메모리 소자의 센싱 회로
KR100447321B1 (ko) * 2001-12-14 2004-09-07 주식회사 하이닉스반도체 포스트 프로그램 검증 회로
KR100469375B1 (ko) * 2002-03-13 2005-02-02 매그나칩 반도체 유한회사 플래쉬 메모리 소자

Similar Documents

Publication Publication Date Title
US5625591A (en) Non-volatile semiconductor memory device
EP0753859B1 (en) Method for setting the threshold voltage of a reference memory cell
KR19990083512A (ko) 비휘발성반도체기억장치
US4879689A (en) Nonvolatile semiconductor memory device
KR100320889B1 (ko) 여분의 패드 또는 단자없이도 불휘발성 반도체 기억 장치를 트리밍할 수 있는 방법 및 장치
US6954393B2 (en) Reading array cell with matched reference cell
US5198997A (en) Ultraviolet erasable nonvolatile memory with current mirror circuit type sense amplifier
US5825689A (en) Nonvolatile semiconductor memory device having data detecting circuit for memory cells block
US8054668B2 (en) Method and apparatus for storing data in a write-once non-volatile memory
US5463587A (en) Nonvolatile semiconductor system
KR100719372B1 (ko) 노어 플래시 메모리 장치 및 그것의 프로그램 방법
US7164602B2 (en) Nonvolatile semiconductor memory device including high efficiency and low cost redundant structure
KR20090026502A (ko) 플래시 메모리 소자의 동작 방법
US7489563B2 (en) Memory device with adaptive sense unit and method of reading a cell array
US6108263A (en) Memory system, method for verifying data stored in a memory system after a write cycle and method for writing to a memory system
KR20000020230A (ko) 플레쉬 메모리의 데이터 감지장치
JPH10326495A (ja) 不揮発性半導体記憶装置
US5426611A (en) Non-volatile semiconductor device
JP4167640B2 (ja) 不揮発性メモリのプログラム電圧決定方法
US6587377B2 (en) Nonvolatile semiconductor memory device with reliable verify operation
US5745411A (en) Semiconductor memory device
KR20000004724A (ko) 플레쉬 메모리의 데이터 감지장치
KR0179857B1 (ko) 멀티저장형 메모리
KR20000061083A (ko) 플레쉬 메모리 데이터 감지장치
KR100319626B1 (ko) 플래시 메모리의 읽기 기준셀 문턱전압 조정회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination