KR100791673B1 - 반도체 소자 분리막 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자 분리막 형성방법을 제공한다. 상기 반도체 소자 분리막 형성방법은 반도체 소자 분리막 형성방법에 있어서, 웨이퍼의 상면에 산화막과 질화막을 형성하고 패터닝하여 트랜치를 형성하는 단계와, 상기 트랜치의 내벽에 라이너 산화막을 형성하는 단계와, 상기 웨이퍼의 상면만을 소정의 용액으로 세정하는 단계와, 상기 트랜치에 STI-충진 산화막을 형성하는 단계 및 상기 라이너 산화막과 상기 STI-충진 산화막의 상관관계를 분석하는 단계를 구비한다.

Description

반도체 소자 분리막 형성방법{SEMICONDUCTOR PROCESS OF SHALLOW TRENCH ISOLATION IN SEMICONDUCTOR DEVICE}

도 1은 본 발명의 바람직한 실시예에 따른 반도체 소자 분리막 형성방법을 보여주는 흐름도이다.

도 2는 도 1에 도시된 세정단계에서 사용되는 스핀 스크러버를 보여주는 사시도이다.

** 도면의 주요부분에 대한 부호설명 **

100 : 초순수 제공부

200 : 브러쉬부

300 : 스핀척

400 : 플라즈마 균일도 계측기

본 발명은 반도체 소자 분리막 형성방법에 관한 것으로서, 보다 상세하게는 STI 라이너 산화막 형성후, 그 표면을 세정함에 있어 앞면 만을 세정을 하여 공정 을 진행함으로써 후속 공정 진행시에 유발될 수 있는 보이드 발생을 최소화하도록 하는 반도체 소자 분리막 형성방법에 관한 것이다.

일반적으로, 반도체 장치는 웨이퍼 상에 형성된 트랜지스터, 다이오드 및 저항 등의 여러 가지 소자영역들을 전기적으로 분리하기 위해 소자분리막을 형성한다. 이러한 소자 분리막 형성공정은 반도체 제조 공정 단계에 있어서 초기 단계의 공정으로써, 엑티브 영역의 사이즈 및 후속공정에서의 공정마진을 좌우하게 된다.

최근에 0.25㎛ 이하의 디자인 룰로 제조됨이 요구되는 이유로, 반도체 장치는 웨이퍼 자체에 얇은 트랜치를 형성한 뒤에 절연물을 매립하는 얇은 트랜치 소자분리(Shallow Trench Isolation; 이하, ‘STI’)공정이 주로 사용되고 있다.

종래의 상기 STI공정을 설명하기로 한다.

먼저, 트랜치의 내부를 열산화하여 라이너 산화막을 형성한다. 이어, 상기 라이너 산화막을 포함한 트랜치의 내부를 채우도록 웨이퍼 전면에 옥사이드를 증착하여 화학적/기계적 연마를 진행하여 평탄화한 후에 패드 질화막, 버퍼 산화막을 순차적으로 제거하여 소자 격리 영역을 형성한다.

그러나, 상기의 공정에서 라이너 산화막을 형성한 후에 불순물을 제거하기 위해 초순수를 사용하여 웨이퍼의 양면을 동시에 세정한 후에, 상기 라이너 산화막에 옥사이드를 증착하게 되면 막질의 균일도가 떨어져 보이드(void)를 유발하는 문제점이 있다.

따라서, 본 발명은 상기와 같은 문제점을 해소하기 위하여 안출된 것으로서, 본 발명의 목적은 STI 라이너 산화막이 형성된 후에, 초순수를 사용하여 웨이퍼의 앞면만을 세정함으로써 이물질 제거와 함께 세정까지 모두 수행할 수 있는 반도체 소자 분리막 형성방법을 제공함에 있다.

본 발명의 다른 목적은 상기 STI 라이너 산화막과 STI-충진 산화막과의 양적 상관관계를 분석하여 후속 공정시에 막질의 균일도를 향상시킬 수 있는 반도체 소자 분리막 형성방법을 제공하는데 그 목적이 있다.

본 발명은 반도체 소자 분리막 형성방법을 제공한다.

본 발명의 일 양태에 따른 반도체 소자 분리막 형성방법은 반도체 소자 분리막 형성방법에 있어서, 웨이퍼의 상면에 산화막과 질화막을 형성하고 패터닝하여 트랜치를 형성하는 단계와, 상기 트랜치의 내벽에 라이너 산화막을 형성하는 단계와, 상기 웨이퍼의 상면만을 소정의 용액으로 세정하는 단계와, 상기 트랜치에 STI-충진 산화막을 형성하는 단계 및 상기 라이너 산화막과 상기 STI-충진 산화막의 상관관계를 분석하는 단계를 포함한다.

여기서, 상기 세정하는 단계는 상기 웨이퍼의 상면에 초순수 용액을 제공하는 스핀 스크러버를 사용하는 것이 바람직하다.

그리고, 상기 라이너 산화막과 상기 STI-충진 산화막과의 상관관계는 플라즈마 균일도 계측단계와 상기 계측단계에서 계측된 균일도를 조정하는 단계를 구비하는 것이 바람직하다.

이하, 첨부된 도면을 참조로 하여, 본 발명의 바람직한 실시예에 따른 반도체 소자 분리막 형성방법을 설명하기로 한다.

도 1은 본 발명의 바람직한 실시예를 따르는 반도체 소자 분리막 형성방법을 보여주는 흐름도이다. 도 2는 도 1에 도시된 세정을 하는 경우에 사용되는 스핀 스크러버를 보여주는 사시도이다.

도 1 및 도 2를 참조로 하면, 본 발명의 바람직한 실시예에 따른 반도체 소자 분리막 형성방법은 다음과 같은 과정을 거친다.

먼저, 웨이퍼(W) 상에 패드 산화막을 증착시킨 후에 질화막을 증착시킨다. 이어, 노광공정에 의한 모트 에칭에 의해 상기 패드 산화막과 상기 질화막을 패터닝한다. 그리고, 상기 패터닝된 웨이퍼를 식각하여 반도체 분리 영역을 정의하기 위한 트랜치를 형성한다(S10). 이어, STI 라이너 산화막을 형성할 수 있다(S20).

상기와 같이 STI 라이너 산화막을 형성한 후에는 파티클과 같은 이물질이 존재할 수 있기 때문에 도 2에 도시된 스핀 스크러버를 사용하여 웨이퍼(W)의 상면에 초순수를 제공하여 세정한다(S30). 이어, 상기 세정된 후에 STI-충진 산화막을 형성한다(S40).

그리고, 상기 STI 라이너 산화막과 STI-충진 산화막과의 상관관계를 플라즈마 손상(damage)균일도 계측기를 사용하여 분석한다(S50).

즉, 상기 라이너 산화막과 상기 STI-충진 산화막과의 상관관계는 막질 균일도 계측단계와 상기 계측단계에서 계측된 균일도를 조정하는 단계를 구비하며, 상기 플라즈마 손상 계측기에서 기설정된 정상적인 양적기준에 부합되면 다음의 단계를 실시한다.

따라서, 필름 내의 불순물을 제거하기 위해 모트 에칭 세정공정을 실시하고, 이어, 화학적/기계적 연마공정을 실시함으로써, 반도체 소자 분리막을 형성할 수 있다. 물론, 필림의 안정화를 위해 모트 에칭 세정후, 어닐링을 실시할 수도 있다.

본 발명의 바람직한 실시예는 특히, 상기 단계 중, STI 산화막을 형성을 한 후에, 상기 STI 산화막에 발생될 수 있는 이물질을 효율적으로 제거하고, 보이드 발생을 최대로 억제할 수 있는 세정단계를 제시한다(S30).

상기 세정단계(S30)는 스핀 스크러버를 사용하는데, 상기 스핀 스크러버는 도 2에 도시되어 있다.

도 2를 참조로 하면, 상기 스핀 스크러버는 회전모터(미도시)로부터 동력을 제공받아 소정의 회전속도로 회전되며, 상부에 웨이퍼(W)가 안착되는 스핀척(300)과, 상기 스핀척(300)의 상부에 배치되며, 초순수를 상기 웨이퍼(W)의 상면에 제공하는 초순수 제공부(100) 및 상기 초순수 제공부(100)와 소정거리 이격되며, 상기 웨이퍼(W)의 상부로 소정 거리 이격되어 회전되도록 설치된 브러쉬(210)를 구비한 브러쉬부(200)를 구비할 있다.

그리고, STI 산화막이 형성된 웨이퍼(W)는 상기 스핀척(300)에 안착되고, 상기 스핀척(300)은 소정의 회전속도로 회전된다. 이어, 상기 초순수 제공부(100)는 상기 웨이퍼(W)의 상면만을 향하여 초순수를 공급할 수 있다. 이와 같은 상태에서, 상기 브러쉬(210)는 회전되면서, 상기 웨이퍼(W)의 상면을 세정할 수 있다.

따라서, 상기 웨이퍼(W)는 그 상면 만이 상기 초순수 및 회전되는 브러쉬 (210)에 의해 세정될 수 있다.

그러나, STI 라이너 산화막만 있는 상태의 표면에는 OH나 Si-H가 다량 함유되어 있기 때문에 후속 공정 진행시 두터운 산화막을 증착할 경우에, 막질의 균일도가 떨어져 불안정하게 되고, 트랜치의 내부에 보이드를 유발할 여지가 크다. 또한, STI 산화막은 소수성을 띠고, STI 증착 필름은 친수성을 가진다. 이러한 특성 때문에 소수성인 막질에 수분이 안착되어 있어서 친수성을 가진 TEOS/O₃를 이용한 STI-충진 필름이 증착되면 SiO₂ 막질이 형성되는 과정에서 미량의 수분과 혼합되어 절연막의 순도를 떨어뜨리게 된다.

따라서, 본 발명의 상기 바람직한 실시예에서는 종래의 웨이퍼의 양면을 초순수를 사용하여 세정하는 대신에, 웨이퍼(W)의 상면만을 세정함으로써, 세정에 투입되는 초순수의 양이 현저하게 줄어들 수 있다.

그러므로, 종래와 대비하여 볼 때, STI 라이너 산화막에 안착되는 수분의 양을 최소화할 수 있으므로, STI 라이너 산화막에 존재하는 이물질을 용이하게 제거함과 아울러, 상기 종래의 경우보다 보이드의 발생비율을 현저하게 줄일 수 있다.

한편, 상기와 같이 STI 라이너 산화막을 세정하고(S30), STI-충진 산화막을 증착한 후에, 상기 STI 라이너 산화막과 STI-충진 산화막의 양적 상관관계를 분석할 수 있는데, 이에 사용되는 플라즈마 손상 계측기(400)는 다음의 방법을 사용할 수 있다.

도면에 도시되지는 않았지만, 반응실 내에서 웨이퍼(W)와 SiH₄, O₂, N₂, N₂O, NH₃ 등의 반응가스가 공급된 상태에서 고주파 전력을 공급하여 소정의 균일도를 갖는 플라즈마 상태의 반응가스를 생성하고 그 가스와 금속박막을 반응시켜 상기 산화막들의 상부에 소정의 반응막을 형성시킨다. 반응막이 형성되면 이에 대해 다시 산화막들에 대한 저항값을 측정한다. 이에 따라, 산화막들에 대한 저항값과 반응막 형성후의 산화막들의 저항값을 비교분석하면 저항의 산포상태를 도출해낼 수 있다. 플라즈마가 집중된 곳은 저항값이 크게 나타날 것이다. 이를 이용하여 저항 측정 계측기로 산화막들에 대한 저항값을 측정하면 플라즈마의 밀도가 높은 부분일수록 실제로 큰 저항값을 나타내게 된다.

따라서, 저항값의 분석에 따라 얻어진 저항의 산포가 원하는 수준인가를 분석하여 막질의 균일도 오차를 조정해준다. 막질의 균일도는 플라즈마를 형성하기 위한 전극간의 거리와 반응실 내부의 압력 등등 여러 요인에 의해 변화되므로 이를 조정하여 다음에 실시되는 작업에서 막질의 균일도가 원하는 수준이 되도록 한다. 만일, 원하는 막질의 균일도를 갖는 플라즈마를 얻지 못할 경우에 이와 같은 일련의 공정들을 원하는 막질의 균일도를 얻을 수 있을 때까지, 반복적으로 실행한다. 이와 같이 플라즈마를 발생시키는 설비를 이용하여 상기 STI 라이너 산화막과 STI-충진 산화막의 양적 상관관계를 분석하여, 원하는 막질의 균일도를 얻게 된다.

이어, 상기 양적관계를 분석한 후, 기설정되는 양적기준에 부합되는 경우에 필름 내의 불순물을 제거하기 위해 모트 에칭 세정공정을 실시하고, 이어, 화학적/기계적 연마공정을 실시함으로써, 반도체 소자 분리막을 형성할 수 있다(미도시).

본 발명에 의하면, STI 라이너 산화막이 형성된 후에, 초순수를 사용하여 웨이퍼의 앞면만을 세정함으로써 이물질제거와 함께 세정까지 모두 수행할 수 있게 되고, 또한 STI 라이너 산화막과 STI-충진 산화막과의 양적 상관관계를 분석하여 후속 공정시에 막질의 균일도를 향상시킬 수 있게 되는 효과가 달성될 수 있다.

Claims (3)

1. 반도체 소자 분리막 형성방법에 있어서,

   웨이퍼의 상면에 산화막과 질화막을 형성하고 패터닝하여 트랜치를 형성하는 단계;

   상기 트랜치의 내벽에 STI 라이너 산화막을 형성하는 단계;

   상기 웨이퍼의 상면 만을 초순수 용액을 제공하여 스핀스크러버를 사용하여 세정하는 단계;

   상기 트랜치에 STI-충진 산화막을 형성하는 단계;

   반응실내에 반응가스가 공급된 상태에서 고주파 전력을 공급하여 플라즈마 상태의 반응가스를 생성하는 단계;

   이 생성된 플라즈마 상태의 반응가스와 상기 STI 라이너 산화막을 반응시켜 상부에 반응막을 형성하는 단계;

   상기 반응막상에 STI-충진 산화막을 형성하는 단계;

   상기 STI 라이너 산화막과 상기 STI-충진 산화막들에 대한 저항값 측정 단계;

   상기 반응막 형성후의 상기 STI 라이너 산화막과 상기 STI-충진 산화막들에 대한 저항값 측정 단계;

   상기 산화막들에 대한 저항값과 상기 반응막 형성후의 산화막들의 저항값을 비교하여 저항의 산포상태를 도출하는 단계;

   상기 도출된 저항의 산포상태에 따라 막질의 균일도 오차를 조정하여, 상기 플라즈마 상태의 반응가스 생성단계부터 반복 실행하는 단계;

   를 포함하는 반도체 소자 분리막 형성방법.
2. 삭제
3. 삭제

Images