KR100790879B1

KR100790879B1 - 맴스 디바이스의 콤전극 형성 방법

Info

Publication number: KR100790879B1
Application number: KR1020060053142A
Authority: KR
Inventors: 정석환; 강석진; 최형; 정현구
Original assignee: 삼성전자주식회사
Priority date: 2006-06-13
Filing date: 2006-06-13
Publication date: 2008-01-03
Also published as: CN101088911A; US20070284964A1; EP1868024A1; JP2007331094A; KR20070118882A

Abstract

본 발명에 의하면, 맴스 디바이스의 콤전극 형성 방법이 개시된다. 상기 맴스 디바이스의 콤전극 형성 방법은 제1 실리콘 기판의 일면에 소정 간격을 두고 다수의 트랜치를 병렬적으로 형성하여, 일면을 따라 서로 단차진 제1 영역과 제2 영역을 교번되게 형성하는 단계, 제1 실리콘 기판에 대해 산화공정을 수행하여, 제1, 제2 영역을 따라 단차진 산화막을 형성하는 단계, 산화막 위에 적어도 단차를 매립하는 폴리 실리콘막을 형성하는 단계, 준비된 제2 실리콘 기판을 폴리 실리콘막 위에 직접 접합하는 단계, 제2 실리콘 기판 및 폴리 실리콘막을 제1 마스크로 선택적으로 식각하여, 제1 영역에 수직 정렬된 상부 콤전극을 형성하는 단계, 제1 실리콘 기판을 제2 마스크로 선택적으로 식각하여, 제2 영역에 수직 정렬된 하부 콤전극을 형성하는 단계 및 상부 콤전극과 하부 콤전극 사이의 산화막을 제거하는 산화막 제거 단계를 포함한다.

본 발명에 의하면, 상하부의 콤전극이 소정구간에서 서로에 대해 겹쳐지도록 배치됨으로써 입출력 사이의 선형성이 향상되는 맴스 디바이스 및 이에 구비되는 콤전극의 형성 방법이 제공된다.

Description

맴스 디바이스의 콤전극 형성 방법{Manufacturing method for the comb electrodes of the MEMS device}

도 1a 내지 도 1e는 종래기술에 따른 콤전극의 형성 방법을 공정 단계별로 도시한 수직 단면도들이다.

도 2는 도 1a 내지 도 1e의 형성 방법으로 얻어진 콤전극 구조를 도시한 사시도이다.

도 3은 도 2의 콤전극 구조를 가진 종래 맴스 디바이스에서 입력으로서의 구동전압과 출력으로서의 주사각 사이의 관계를 도시한 도면이다.

도 4는 도 2의 콤전극 구조를 가진 종래 맴스 디바이스를 광스캐너로 적용한 경우, 화면의 출력상태를 나타내는 사진이다.

도 5는 본 발명의 바람직한 일 실시예에 따른 맴스 디바이스의 사시도이다.

도 6은 도 5에 도시된 맴스 디바이스의 콤전극 구조를 보인 사시도이다.

도 7a 내지 도 7i는 본 발명의 바람직한 일 실시에에 따른 콤전극의 형성 방법을 공정단계별로 도시한 수직 단면도들이다.

<도면의 주요부분에 대한 부호의 설명>

111 : 구동 콤전극(상부 콤전극) 113 : 토션 바

115 : 스테이지 130 : 프레임

131 : 고정 콤전극(하부 콤전극) 210 : 제1 실리콘 기판

211 : 산화막 212, 230 : PR 마스크

220 : 폴리 실리콘막 230 : 제2 실리콘 기판

본 발명은 맴스 디바이스 및 이에 구비되는 콤전극의 형성 방법에 관한 것으로, 보다 구체적으로, 입출력 사이에 선형관계가 유지되도록 콤 드라이브의 구조가 개선된 맴스 디바이스 및 이에 구비되는 콤전극의 형성 방법에 관한 것이다.

최근, 디스플레이, 레이저 프린터, 정밀 측정, 정밀 가공 등 다양한 기술 분야에서 마이크로 머시닝 기술에 의해 제조되는 미소 구조를 가진 맴스 디바이스에 대한 연구가 활발히 진행되고 있다. 예를 들어, 디스플레이 분야에서 상기 맴스 디바이스는 화면상으로 주사광을 편향 반사하기 위한 광스캐너로의 활용이 주목받고 있다.

디스플레이 장치의 광스캐너로 적용될 수 있는 맴스 디바이스는 서로 맞물리게 배열된 고유한 콤전극 구조에 의해 구동력을 얻고 있다. 도 1a 내지 도 1e에는 종래 콤전극 형성 방법이 공정 단계에 따라 도시되어 있다. 도 1a에서 볼 수 있듯이, 먼저 산화막(20)을 사이에 두고 서로 마주보게 접합된 제1, 제2 실리콘 기판(10,30)을 포함하는 SOI(Silicon-On-Insulator) 기판을 준비하고, 다음에, 도 1b 및 도 1c에 도시된 바와 같이, 소정패턴을 갖는 식각 마스크(31)로 제1 실리콘 기 판(30)을 선택적으로 식각함으로써 다수의 구동 콤전극(35)을 형성한다. 다음에, 도 1c에서 볼 수 있듯이, 앞서 공정에서 형성된 구동 콤전극(35)을 기준으로 제2 실리콘 기판(10)에 식각 마스크(11)를 정렬한 후, 제2 실리콘 기판(10)을 선택적으로 식각함으로써 다수의 고정 콤전극(15)을 형성한다. 마지막으로 구동 콤전극(35)과 고정 콤전극(15) 사이의 산화막(20)을 제거하면 도 1e에 도시된 바와 같은 콤전극들(15,35)이 얻어질 수 있다. 이러한 형성 방법에 의하면, 인접한 구동 콤전극(35)과 고정 콤전극(15) 사이에 수직방향으로 적어도 산화막(20) 두께 이상의 갭(g)이 존재하게 된다. 상기 실리콘 기판(10,30)의 식각 공정에서 실리콘 기판(10,30)이 장시간 동안 식각 환경에 노출될 경우, 콤전극(15,35)의 에지 부위에 노치가 발생될 수 있는데, 이 경우, 구동 콤전극(35)과 고정 콤전극(15) 사이의 수직 갭(g)은 더욱 증가하게 된다.

도 2에는 도 1a 내지 도 1e의 형성 방법에 의한 콤전극 구조가 도시되어 있다. 인접한 콤전극(15,35) 사이에 소정의 구동전압을 인가하면, 구동 콤전극(35)이 정전인력에 의해 하부의 고정 콤전극(15) 쪽으로 이끌리면서 미도시된 스테이지가 회전하게 된다. 이때, 콤전극(15,35)에 인가되는 구동전압과 스테이지의 회전각도 사이에는 이상적인 선형 관계가 유지되지 못하고 상기 콤전극(15,35) 사이의 수직 갭(g)에 의해 비선형 관계를 갖게 된다.

도 3에는 종래 광스캐너로 사용되는 맴스 디바이스에 있어서, 입력으로서의 구동전압(Driving voltage)과 출력으로서의 주사각(Optical scan angle) 사이의 관계를 도시한 도면이다. 도면에서 볼 수 있듯이, 낮은 구동전압하의 제1 구간(S1)에 서는 구동전압과 주사각 사이에 대체로 일정한 기울기를 갖는 선형적인 관계가 유지되다가, 구동전압이 대략 50V 부근에서 기울기가 급격히 변화되며, 50V 이상 높은 구동전압하의 제2 구간(S2)에서는 또 다른 일정한 기울기를 갖는 선형 관계가 유지된다. 이때, 기울기가 급격히 변화되는 시점은 고정 콤전극(15)으로부터 수직 갭(g)을 사이에 두고 떨어져 있던 구동 콤전극(35)이 고정 콤전극(15) 쪽으로 이끌리면서 중첩되기 시작하는 시점에 해당되며, 낮은 구동전압으로 고정 콤전극(15)과 구동 콤전극(35)이 떨어져 있는 제1 구간(S1)과, 높은 구동전압으로 고정 콤전극(15)과 구동 콤전극(35)이 중첩되어 있는 제2 구간(S2) 사이의 경계에 해당된다. 도 3에서 점선으로 표시된 것은 구동전압과 주사각도 사이의 이상적인 선형 관계를 상정하여 표시한 것으로, 비선형 관계의 종래 구조에서는 동일한 주사각도를 얻기 위해 더 많은 구동전압이 요구됨을 알 수 있다.

도 4에는 종래 맴스 디바이스가 광주사 스캐너로 사용된 경우, 화면상의 출력 상태를 보여주는데, 구동전압과 주사각 사이의 비선형적인 관계로 인하여 의도했던 이상적인 영상과는 다르게 화면상에 다수의 영상 왜곡 내지 잔주름이 형성되어 있는 것을 볼 수 있다.

본 발명의 목적은 입력으로서 구동전압과, 출력으로서 스테이지의 회전각도 사이에 선형관계가 유지되도록 콤전극의 배치구조가 개선된 맴스 디바이스 및 이에 구비되는 콤전극의 형성 방법을 제공하는 것이다.

상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 맴스 디바이스의 콤전극 형성 방법은,

제1 실리콘 기판의 일면에 소정 간격을 두고 다수의 트랜치를 병렬적으로 형성하여, 상기 일면을 따라 서로 단차진 제1 영역과 제2 영역을 교번되게 형성하는 단계;

상기 제1 실리콘 기판에 대해 산화공정을 수행하여, 상기 제1, 제2 영역을 따라 단차진 산화막을 형성하는 단계;

상기 산화막 위에 적어도 상기 단차를 매립하는 폴리 실리콘막을 형성하는 단계;

준비된 제2 실리콘 기판을 상기 폴리 실리콘막 위에 직접 접합하는 단계;

상기 제2 실리콘 기판 및 폴리 실리콘막을 제1 마스크로 선택적으로 식각하여, 상기 제1 영역에 수직 정렬된 상부 콤전극을 형성하는 단계;

상기 제1 실리콘 기판을 제2 마스크로 선택적으로 식각하여, 상기 제2 영역에 수직 정렬된 하부 콤전극을 형성하는 단계; 및

상기 상부 콤전극과 하부 콤전극 사이의 산화막을 제거하는 산화막 제거 단계;를 포함한다.

한편, 본 발명의 다른 측면에 따른 맴스 디바이스는,

요동 구동되는 스테이지;

상기 스테이지의 외측에서 상기 스테이지를 회전가능하게 지지하는 프레임;

상기 스테이지에서 상기 프레임 측을 향해 나란하게 연장된 다수의 구동 콤 전극; 및

상기 프레임에서 상기 구동 콤전극과 맞물리는 위치로 연장된 다수의 고정 콤전극;을 포함하며,

상기 구동 콤전극과 고정 콤전극은 상하로 단차진 위치에 배치되되, 서로에 대해 소정의 수직구간에 걸쳐서 중첩되게 배치된다.

이하에서는 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예에 따른 맴스 디바이스 및 이에 구비된 콤전극의 형성 방법에 대해 상세히 설명하기로 한다. 도 5에는 본 발명의 바람직한 일 실시예에 따른 맴스 디바이스의 사시도가 도시되어 있다. 도면을 참조하면, 상기 맴스 디바이스는 회동 구동되는 스테이지(115), 상기 스테이지(115)의 회전 중심을 제공하는 토션 바(113), 상기 토션 바(113)를 통하여 상기 스테이지(115)를 회전 가능하게 지지하는 프레임(130)을 포함한다. 상기 스테이지(115)와 프레임(130)의 서로 마주보는 면에는 나란하게 연장된 다수의 콤전극(111,131)이 배치된다. 보다 구체적으로, 상기 스테이지(115)의 양 측면에는 일정 간격을 두고 프레임(130) 측으로 나란하게 연장되는 다수의 구동 콤전극(111)이 형성된다. 상기 프레임(130)의 내측면에는 일정 간격을 두고 상기 구동 콤전극(111)과 맞물리는 위치로 나란하게 연장된 다수의 고정 콤전극(131)이 형성된다. 상기 구동 콤전극(111)과 고정 콤전극(131)은 서로 인접하게 배치되어 서로에 대해 정전 인력을 작용하게 된다. 즉, 상기 콤전극(111,131) 사이에 소정의 구동전압이 인가되면, 구동 콤전극(111)이 정전 인력에 의해 고정 콤전극(131) 쪽으로 끌어 당 겨지면서 상기 구동 콤전극(111)이 부착된 스테이지(115)가 토션 바(113)를 중심으로 대응되는 방향으로 회전된다.

도 6에는 도 5의 콤전극 구조가 확대 도시되어 있다. 도면을 참조하면, 상기 구동 콤전극(111)은 하측의 고정 콤전극(131)과 맞물리도록 하강된 제1 위치와 고정 콤전극(131) 사이에서 벗어나도록 상승된 제2 위치 사이에서 왕복 진동하게 되는데, 이때, 구동 콤전극(111)이 제2 위치에 배치되어 고정 콤전극(131)과 최대로 멀리 위치되는 경우라도 상기 콤전극들(111,131)은 그 사이에 갭이 존재하지 않도록 수직 방향으로 소정구간(L)에 걸쳐 서로에 대해 중첩되게 배치된다. 상부의 구동 콤전극(111)은 접지하고, 하부의 고정 콤전극(131)에 구동전압 V를 인가하면, 구동 콤전극(111)이 정전 인력에 의해 하부의 고정 콤전극(131) 쪽으로 당겨지면서 스테이지(115)가 회전된다. 이때, 상기 콤전극(111,131)은 그 사이로 수직 갭이 형성되지 않도록 소정구간(L)에 걸쳐서 상호 중첩되게 배치됨으로써 입력으로서의 구동전압과 출력으로서의 회전각도 사이에 선형적인 관계가 유지된다. 이에 따라, 광스캐너로 사용된 맴스 디바이스의 경우, 주사각의 선형 제어가 가능하게 되며, 영상 왜곡이 제거되는 고품질의 디스플레이가 구현될 수 있다.

도 7a 내지 도 7i에는 본 발명의 바람직한 일 실시예에 따른 콤전극의 형성 방법이 공정 단계별로 도시되어 있다. 먼저, 도 7a에서 볼 수 있듯이, 준비된 제1 실리콘 기판(210)에 소정간격을 두고 다수의 트랜치(T)를 형성한다. 예를 들어, 상기 트랜치(T)는 공지의 포토레지스트 기술을 적용하여 패턴 마스크(미도시)를 형성한 후, 반응성 이온 식각(Reactive Ion Etch, RIE)에 의해 해당부분을 소정 깊이까 지 식각함으로써 얻어질 수 있다. 상기 트랜치(T)가 형성된 제1 영역(W1)은 상부 콤전극(111)이 형성될 부분이고, 상기 트랜치(T) 사이의 제2 영역(W2)은 하부 콤전극(131)이 형성될 부분이 된다. 트랜치(T)가 형성되는 식각 깊이(d)는 상부 콤전극(111)과 하부 콤전극(131)이 서로에 대해 중첩되게 배치되는 중첩구간(L)의 길이와 일정한 관계를 갖는다. 상기 식각 깊이(d)는 제조공정상의 오차를 고려하여 상부 및 하부 콤전극(111,131) 사이에 수직 갭이 존재하지 않고 콤전극들 사이의 중첩된 정렬이 보장될 수 있으면 충분하므로, 제1 실리콘 기판(210)의 전체 두께에 비해 얕은 깊이로 형성될 수 있을 것이다.

다음으로, 도 7b에 도시된 바와 같이, 트랜치(T)가 형성된 제1 실리콘 기판(210) 표면에 산화공정으로 산화막(211)을 형성한다. 상기 산화막(211)은 고온의 산화성 분위기에서 산화 공정을 진행하여 트랜치(T)를 포함하는 제1 실리콘 기판(210)의 전체 노출면에 대해 박막 두께로 형성될 수 있다. 실리콘 기판(210)의 상면에는 다수의 트랜치(T)를 따라 굴곡진 형태로 산화막(211)이 형성되며, 제1 영역(W1) 및 제2 영역(W2)의 산화막(211)은 서로에 대해 상하 단차를 형성한다.

다음으로, 도 7c에 도시된 바와 같이, 상기 제1 실리콘 기판(210)에 폴리 실리콘막(220)을 증착하여 트랜치(T)를 매립한다. 폴리 실리콘막(220)의 증착 방법으로는 550도 이상의 고온 증착환경이 요구되는 저압화학기상증착법(Low Pressure Chemical Vapor Deposition, LPCVD)과, 400도 이하에서 소정의 혼합가스를 사용하여 증착하는 플라즈마 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD) 등이 있다. 이때, 상기 폴리 실리콘막(220)이 전 공정으로 형 성된 트랜치(T)를 매립하도록 충분한 두께로 증착되는 것이 바람직할 것이며, 트랜치(T)의 식각 깊이(d)에 따라 필요시 본 공정으로 형성된 폴리 실리콘막(220) 위에 추가적인 실리콘 에픽택셜층(미도시)을 성장시킬 수 있다.

다음으로, 전 공정으로 얻어진 폴리 실리콘막(220)을 CMP(Chemical Mechanical Polishing) 공정으로 연마하여 폴리 실리콘막(220)의 표면을 평탄화한다. 상기 CMP 공정에서는 CMP 장치의 폴리싱 패드(polishing pad)가 폴리 실리콘막(220)의 돌출된 부분들을 연마하여 제거함으로써 표면을 평탄화한다. 이렇게 얻어진 폴리 실리콘막(220)의 평탄면은 후술하는 실리콘 기판 본딩에서 상대 기판과의 접합력을 높이는데 기여한다.

다음으로, 도 7d에 도시된 바와 같이, 준비된 제2 실리콘 기판(230)을 선행 공정들을 통하여 형성된 제1 실리콘 기판(210) 상부에 직접 접합한다. 제1, 제2 실리콘 기판(210,230)의 접합은 이른바, 실리콘 직접 접합(Silicon Direct Bonding, SDB)으로 불리는 공정을 통하여 진행될 수 있다. 상기 실리콘 직접 접합 공정에서는 결합대상이 되는 두 장의 실리콘 기판(210,230)에 대해 친수화 표면처리를 가한 후, 친수화된 표면이 서로 맞닿게 하여 수소 결합에 의한 초기 접합을 이루게 하고, 초기 접합된 실리콘 기판들을 800도 이상의 고온환경에서 열처리함으로써 견고한 결합을 이루도록 한다.

다음으로, 제2 실리콘 기판(230) 상면을 CMP(Chemical Mechanical Polishing) 공정으로 연마하여 소정두께만 남기고 제거한다. 상기 CMP 공정에서는 CMP 장치의 폴리싱 패드(polishing pad)가 제2 실리콘 기판(230)의 전면을 연마함 으로써 원하는 박막 두께로 제2 실리콘 기판(230)을 박막화한다. 제2 실리콘 기판(230)의 두께는 제2 실리콘 기판(230)으로 구성될 상부 콤 전극의 두께를 고려하여 결정될 수 있다.

다음으로, 상기 제2 실리콘 기판(230)을 선택적으로 식각하여 상부 콤전극(111)을 형성한다. 예를 들어, 본 공정에서는 도 7e 및 도 7f에 도시된 바와 같이, 소정의 패턴이 형성된 PR 마스크(231)를 상기 제2 실리콘 기판(230) 위에 형성한 후, PR 마스크(231)를 식각 방지막으로 하여 산화막(211)에 이르기까지 제2 실리콘 기판(230) 및 폴리 실리콘막(220)을 식각한다. 상기 PR 마스크(231)는 상부 콤전극(111)에 대응되는 패턴을 갖는데, 상부 콤전극(111)은 산화막(211)의 제1 영역(W1) 내에 형성되어야 하므로, 상기 PR 마스크(231)는 산화막 패턴을 기준으로 정렬되어야 할 것이다. 이때, 불측의 정렬 오차로 인하여 상부 콤전극(111)이 제1 영역(W1)의 범위를 벗어나지 않도록 상부 콤전극(111)과 제1 영역(W1) 사이에는 소정의 여유 공차가 형성되도록 할 수 있다. 이를 위해, 선행 공정(트랜치 형성공정)에서 제1 영역(W1)은 사전에 설정된 상부 콤전극의 폭(W3)보다 넓게 형성되는 것이 바람직할 것이다.

이어서, 제1 실리콘 기판(210)을 선택적으로 식각하여 하부 콤전극(131)을 형성한다. 예를 들어, 도 7g 및 도 7h에 도시된 바와 같이, 소정패턴이 형성된 PR 마스크(212)를 식각 방지막으로 하여 산화막(211)에 이르기까지 제1 실리콘 기판(210)을 식각한다. 상기 PR 마스크(212)는 하부 콤전극(131)에 대응되는 패턴을 갖는데, 하부 콤전극(131)은 상부 콤전극(111)과의 관계에서 상부 콤전극(111) 사 이에 형성되어야 하므로, 상기 PR 마스크(212)는 선행 공정을 통하여 얻어진 상부 콤전극(111)을 기준으로 정렬되어야 할 것이다. 상기 하부 콤전극(131)은 산화막(211)의 제2 영역(W2) 내에 형성되어야하므로, 하부 콤전극(131)과 제2 영역(W2) 사이에는 소정의 여유 공차가 형성되도록 할 수 있으며, 이를 위해 선행 공정(트랜치 형성공정)에서 상기 제2 영역(W2)은 사전에 설정된 하부 콤전극의 폭(W4)보다 넓게 형성되는 것이 바람직할 것이다.

마지막으로, 상부 콤전극(111)과 하부 콤전극(131) 사이의 산화막(211)을 제거하는 식각 공정이 진행된다. 예를 들어, 상기 산화막(211)에 대해 선택적으로 작용하는 소정의 식각액에 대해 전체 구조물을 노출시킴으로써 산화막(211) 부분만을 완전히 제거할 수 있다. 이렇게 산화막(211)이 제거되면, 도 7i에 도시된 바와 같은 완성된 형태의 콤전극 구조가 얻어진다. 여기서, 상부 콤전극(111) 및 하부 콤전극(131)은 수직방향으로 소정구간(L)에 걸쳐서 서로에 대해 중첩되도록 배치되며, 상부 및 하부 콤전극(111,131)은 각각 스테이지에 부착되어 함께 회전되는 구동 콤전극 및 고정적으로 지지된 고정 콤전극으로 기능할 수 있다.

본 발명의 맴스 디바이스 및 이에 구비되는 콤전극의 형성 방법에 의하면, 상하로 단차진 위치에 형성된 구동콤 전극 및 고정 콤전극이 서로에 대해 수직방향으로 소정구간에 걸쳐 중첩되게 배치됨으로써 맴스 디바이스의 입력으로 주어지는 구동전압과 출력으로 얻어지는 스테이지의 회전각 사이에 이상적인 선형 관계가 유지될 수 있다. 예를 들어, 디스플레이용 광스캐너로 사용되는 맴스 디바이스에서, 선형적인 입출력 관계를 바탕으로, 주사 위치가 정밀하게 제어됨으로써 영상 왜곡이나 잔주름 등이 제거되며, 고품질의 디스플레이가 구현될 수 있다.

본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.

Claims

제1 실리콘 기판의 일면에 소정 간격을 두고 다수의 트랜치를 병렬적으로 형성하여, 상기 일면을 따라 서로 단차진 제1 영역과 제2 영역을 교번되게 형성하는 단계;

상기 제1 실리콘 기판에 대해 산화공정을 수행하여, 상기 제1, 제2 영역을 따라 단차진 산화막을 형성하는 단계;

상기 산화막 위에 적어도 상기 단차를 매립하는 폴리 실리콘막을 형성하는 단계;

준비된 제2 실리콘 기판을 상기 폴리 실리콘막 위에 직접 접합하는 단계;

상기 제2 실리콘 기판 및 폴리 실리콘막을 제1 마스크로 선택적으로 식각하여, 상기 제1 영역에 수직 정렬된 상부 콤전극을 형성하는 단계;

상기 제1 실리콘 기판을 제2 마스크로 선택적으로 식각하여, 상기 제2 영역에 수직 정렬된 하부 콤전극을 형성하는 단계; 및

상기 상부 콤전극과 하부 콤전극 사이의 산화막을 제거하는 산화막 제거 단계;를 포함하는 맴스 디바이스의 콤전극 형성 방법.
제1항에 있어서,

상기 폴리 실리콘막의 형성단계 이후에는 상기 폴리 실리콘막을 평탄화하기 위한 CMP(Chemical Mechanical Polishing) 연마단계가 더 포함되는 것을 특징으로 하는 맴스 디바이스의 콤전극 형성 방법.
제1항에 있어서,

상기 트랜치의 깊이에 따라, 상기 폴리 실리콘막의 형성단계 이후에는 상기 폴리 실리콘막 위에 추가로 실리콘 에피텍셜층을 성장시키는 단계가 더 포함되는 것을 특징으로 하는 맴스 디바이스의 콤전극 형성 방법.
제1항에 있어서,

상기 제2 실리콘 기판의 직접접합 단계 이후에는 상기 제2 실리콘 기판의 상면을 CMP 연마하여 요구되는 두께로 박막화하는 단계가 더 포함되는 것을 특징으로 하는 맴스 디바이스의 콤전극 형성 방법.
제1항에 있어서,

상기 제2 실리콘 기판은 상기 폴리 실리콘막이 형성된 제1 실리콘 기판에 대해 실리콘 직접 접합(Silicon Direct Bonding, SDB)되는 것을 특징으로 하는 맴스 디바이스의 콤전극 형성 방법.
제1항에 있어서,

상하로 단차진 산화막의 제1 영역 및 제2 영역에 각각 형성된 상부 콤전극 및 하부 콤전극은 상기 단차 깊이에 대응하여 수직방향으로 상호 중첩된 전극 면을 갖는 것을 특징으로 하는 맴스 디바이스의 콤전극 형성 방법.
제1항에 있어서,

상기 제1 마스크는 상기 산화막 패턴을 기준으로 제1 영역에 수직 정렬되는 것을 특징으로 하는 맴스 디바이스의 콤전극 형성 방법.
제1항에 있어서,

상기 제2 마스크는 선행 공정을 통해 형성된 상부 콤전극 패턴을 기준으로 제2 영역에 수직 정렬되는 것을 특징으로 하는 맴스 디바이스의 콤전극 형성 방법.
제1항에 있어서,

상기 제1 영역은 상기 상부 콤전극의 폭 보다 넓게 형성되는 것을 특징으로 하는 맴스 디바이스의 콤전극 형성 방법.
제1항에 있어서,

상기 제2 영역은 상기 하부 콤전극의 폭 보다 넓게 형성되는 것을 특징으로 하는 맴스 디바이스의 콤전극 형성 방법.
삭제
삭제