KR100789094B1 - 패턴스페이서가 구비된 액정표시장치 - Google Patents

Abstract

본 발명에 따른 액정표시장치는, 공통전극, 칼라필터, 유리기판이 순차적으로 적층 형성된 상판부와, 상기 상판부와 소정 간격 이격되어 마련되며 유리기판, 트랜지스터 및 화소전극이 순차적으로 적층 형성된 하판부와, 상기 상판부와 하판부의 이격거리를 일정하게 유지시켜주기 위한 복수개의 패턴 스페이서와, 상기 상판부와 하판부 사이의 공간에 채워진 액정을 구비하는 칼라 액정표시장치에 있어서, 상기 복수개의 패턴 스페이서는 직사각형 형상으로 상기 상판부와 하판부에 각각 형성되며, 상기 상판부와 하판부의 합착시에 서로 겹쳐지도록 형성된다.

여기서, 상기 패턴 스페이서는 상기 트랜지스터 또는 트랜지스터의 배선과 대응되는 위치에 형성되고, 또한, 포토 공정을 통해 형성되는 것이 바람직하다.

또한, 상기 상판부와 하판부에 형성된 패턴 스페이서의 각각의 높이는 1~3㎛이고, 겹쳐져서 맞닿았을 때의 높이는 3~7㎛인 것이 바람직하다.

이와 같은 본 발명은, 액정표시장치에 있어서 패턴 스페이서가 있는 영역과 화소영역 사이의 높이차를 감소시켜 패턴 스페이서 주변에서의 배향막의 러빙이 잘 이루어지도록 하여 액정표시장치의 빛샘영역을 없앨 수 있으며, 액정주입시간을 단축시킬 수 있는 장점이 있다.

Description

패턴스페이서가 구비된 액정표시장치{Liquid crystal display having patterned spacer}

도 1은 액정표시장치의 트랜지스터 부분을 보여주는 도면.

도 2는 종래의 액정표시장치에서의 도 1의 A-A' 부분의 단면도.

도 3은 본 발명에 따른 액정표시장치에서의 패턴 스페이서를 보여주는 평면도.

도 4는 본 발명에 따른 액정표시장치에서의 도 1의 B-B' 부분의 단면도.

도 5는 도 4의 상판부와 하판부가 합착된 것을 보여주는 도면.

<도면의 주요 부분에 대한 부호의 설명>

101...게이트라인 102...데이터라인

103...픽셀전극 201, 302a, 302b...패턴 스페이서

202...배향막 301a...상판부

301b...하판부 401...블랙매트릭스

402...컬러필터 403...공통전극

404a...제1유리기판 404b...제2유리기판

본 발명은 액정표시장치 및 이의 제조 방법에 관한 것으로서, 특히 패턴 스페이서 주변에서의 배향막의 러빙이 잘 이루어지도록 하기 위한 액정표시장치 및 이의 제조 방법에 관한 것이다.

액정(liquid crystal)은 고체와 액체의 중간 특성을 갖는 물질로서, 전압의 변화에 따라 그 배열이 변화하는데, 그러한 성질을 이용하여 특정 부분의 인가전압을 적절히 조절함으로써 액정의 배열을 제어하여 빛을 투과 또는 차단시키고, 상기 인가전압을 다르게 하여 액정의 배열상태를 조절함으로써, 빛의 투과 정도를 다르게 하여 명암을 구분하여 원하는 영상을 표시하는 것이 액정표시장치이다.

이러한 액정표시장치는 시계, 계산기, 휴대용 단말기 등의 소형표시장치부터, 현재에는 컴퓨터용 모니터, TV 등의 대형표시장치까지 다양한 크기의 생산이 가능하며, 소비전력이 다른 디바이스에 비해 매우 작고, 휴대성이 양호한 장점으로 인해 표시장치 분야에서 중요한 위치를 차지하고 있다.

특히 CRT는 전자를 가속하여 스크린의 형광체와 충돌시켜 발광하는 빛을 이용하여 영상을 표시하는 장치로, 높은 소비전력과, 전자를 가속할 공간이 필요하여 그 크기가 커지는 반면, 액정표시장치는 낮은 소비전력과 작은 크기로 인해 현재 표시장치의 가장 많은 부분을 차지하는 CRT의 대체상품으로 큰 주목을 받고 있다.

한편, 상기 액정표시장치의 제작과정을 간략히 살펴보면 다음과 같다.

먼저, 공통전극, 칼라필터, 유리기판이 순차적으로 적층 형성된 상판부와, 상기 상판부와 소정 간격 이격되어 마련되며 유리기판, 트랜지스터 및 화소전극이 순차적으로 적층 형성된 하판부를 제작한다.

그리고, 상기 하판부에 형성된 트랜지스터의 배선 또는 트랜지스터와 대응된 면에 상기 상판부와 하판부의 이격거리를 유지시켜주기 위한 패턴 스페이서를 형성시킨 다음, 상판부와 하판부에 배향막을 형성시킨다.

그리고, 액정의 배열을 유도하기 위해 상기 배향막을 일정방향으로 정렬되도록 하는 러빙과정을 거친 후, 상판부에 실링재를 도포한다. 그 후, 상기 상판부와 하판부를 합착하고 상기 합착된 상, 하판부를 원하는 크기로 절단하고, 액정을 상판부와 하판부 사이로 주입시킨다. 그리고, 상기 액정주입구를 봉하고, 세정하여 액정표시장치를 제작한다.

한편, 상기 러빙과정은 배향막을 특정방향으로 골이 생기게 하여 상기 배향막의 골과 동일한 방향으로 액정이 배열되도록 하는 과정으로서, 도 1 및 도 2에 도시된 바와 같이, 하판부의 트랜지스터의 게이트라인(101) 또는 데이터라인(102) 또는 트랜지스터와 대응된 면에 상기 상판부와 하판부의 이격거리를 유지시켜주기 위한 패턴 스페이서(201)가 형성되어 있고, 그 위에 배향막(202)이 형성되어 있는데, 상기 배향막(202)을 천등을 이용하여 일정한 방향으로 문지르게 되면, 그 방향으로 골이 생기게 된다.

여기서, 상기 상판부와 하판부의 배향막(202)의 골은 그 방향이 서로 교차하고, 액정은 상기 골과 동일한 방향으로 배열되며, 빛은 그 액정을 통해 전파하여, 전압을 인가하기 전에는 액정을 통과하여 빛을 투과시키고, 상기 액정에 전압을 인가하면 액정을 일방향으로 배열하여 액정을 통해 전파한 빛을 차단하여 액정표시장 치의 동작을 제어하게 된다.

그러나, 상기 패턴 스페이서(201)는 상판부와 하판부를 일정간격으로 이격시키기 위한 것으로서, 그 높이가 3~7㎛ 정도가 되는데, 상기 패턴 스페이서(201)가 갖는 높이로 인하여, 상기 러빙과정에서 패턴 스페이서(201) 주변에는 러빙이 잘 이루어지지 않는 문제점이 발생한다.

그리고, 상기 패턴 스페이서(201) 주변은 화소전극이 위치하는 픽셀(103)로서, 빛이 투과하는 영역인데, 상기와 같이 배향막(202)의 러빙이 잘 되지 않으면, 액정의 배열이 잘 이루어지지 않게 되어 빛이 새어 나오게 되고, 상기와 같이 패턴 스페이서(201) 주변에 빛이 새어 나오는 영역을 빛샘영역이라 하는데, 상기 빛샘영역은 액정의 콘트라스트를 저하시키는 문제점을 발생시킨다.

한편, 상기와 같이 빛샘영역이 발생하는 것을 방지하기 위해, 공개실용신안공보 공개번호 95-4453에 개시된 바와 같이 상판부와 하판부에 1~3㎛의 패턴 스페이서를 스트라이프 형상으로 각각 형성시켰다.

그러나, 상기와 같은 스트라이프 형상으로 패턴 스페이서를 형성시킨 액정표시장치는, 그 제작공정에서 액정을 주입하는 시간이 길어지게 되는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 상판부와 하판부의 이격거리를 유지시켜주는 패턴 스페이서를 상판부와 하판부에 각각 형성시켜 패턴 스페이서가 있는 영역과 화소영역 사이의 높이차를 감소시킴으로써 배향막의 러빙이 잘 이루어지도록 하여 빛샘영역이 발생하는 것을 방지할 수 있는 액정표시장치 및 이의 제조 방법을 제공하는 데에 그 목적이 있다.

상기의 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 공통전극, 칼라필터, 블랙매트릭스 및 제1유리기판이 순차적으로 적층 형성된 상판부, 상기 상판부에 배치된 제1 패턴 스페이서, 상기 제1 패턴 스페이서를 덮는 제1 배향막, 상기 제1유리기판과 마주하는 제2유리기판, 상기 제2유리기판상에 배치된 트랜지스터 및 화소전극을 갖는 하판부, 상기 하판부상에 배치되며 상기 제1 패턴 스페이서와 마주하는 제2 패턴 스페이서 및 상기 제2 패턴 스페이서를 덮는 제2 배향막을 포함한다.여기서, 상기 패턴 스페이서는, 상판부에서는 상기 블랙매트릭스와 대응되는 위치에 형성되고, 하판부에서는 상기 트랜지스터 또는 트랜지스터의 배선과 대응되는 위치에 형성되는 것이 바람직하다.

삭제

그리고, 상기 패턴 스페이서는 액정표시장치의 모든 픽셀에 형성되거나, 다수개의 픽셀에 대해 하나의 패턴 스페이서가 형성되는 것이 바람직하다.

또한, 상기 패턴 스페이서는 포토 공정을 통해 형성되는 것이 바람직하다.

또한, 상기 상판부와 하판부에 형성된 패턴 스페이서의 각각의 높이는 1~3㎛이고, 겹쳐져서 맞닿았을 때의 높이는 3~7㎛인 것이 바람직하다.
또한, 상기의 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 제조 방법은 공통전극, 칼라필터, 블랙매트릭스, 제1유리기판이 순차적으로 적층 형성된 상판부를 형성하는 단계, 상기 상판부상에 제1 패턴 스페이서를 형성하는 단계, 상기 제1 패턴 스페이서를 덮는 제1 배향막을 형성하는 단계, 상기 제1 배향막에 러빙 공정을 수행하는 단계, 상기 상판부와 소정 간격 이격된 제2유리기판, 상기 제2유리기판상에 배치된 트랜지스터 및 화소전극을 갖는 하판부를 형성하는 단계, 상기 하판부상에 배치되며 상기 제1 패턴 스페이서와 마주하는 제2 패턴 스페이서를 형성하는 단계, 상기 제2 패턴 스페이서를 덮는 제2 배향막을 형성하는 단계, 상기 제2 배향막에 러빙 공정을 수행하는 단계 및 상기 상판부 및 상기 하판부를 어셈블리하는 단계를 포함한다.

이와 같은 본 발명은, 액정표시장치에 있어서 패턴 스페이서가 있는 영역과 화소영역 사이의 높이차를 감소시켜 패턴 스페이서 주변에서의 배향막의 러빙이 잘 이루어지도록 하여 액정표시장치의 빛샘영역을 없앨 수 있으며, 액정주입시간을 단축시킬 수 있는 장점이 있다.

이하 첨부된 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.

도 3은 본 발명에 따른 패턴 스페이서의 평면도이고, 도 4는 본 발명에 따른 패턴 스페이서의 측면도이고, 도 5는 도 4의 상판부와 하판부가 합착된 것을 보여주는 도면이다.

도 3 내지 도 5를 참조하면, 공통전극(403), 칼라필터(402), 블랙매트릭스(401), 제1유리기판(404a)이 순차적으로 적층 형성된 상판부(301a)와, 상기 상판부(301a)와 소정 간격 이격되어 마련되며 제2유리기판(404b), 트랜지스터 및 화소전극이 순차적으로 적층 형성된 하판부(301b)와, 상기 상판부(301a)와 하판부(301b)의 이격거리를 일정하게 유지시켜주기 위한 복수개의 패턴 스페이서(302a, 302b)와, 상기 상판부(301a)와 하판부(301b) 사이의 공간에 채워진 액정을 구비하는 칼라 액정표시장치에 있어서, 상기 복수개의 패턴 스페이서(302a, 302b)는 직사각형 형상으로 상기 상판부(301a)와 하판부(301b)에 각각 형성되며, 상기 상판부(301a)와 하판부(301b)의 합착시에 서로 겹쳐지도록 형성된다.

여기서, 상기 패턴 스페이서(302a, 302b)를 형성시킬 때, 먼저, 상판부(301a)에서는 블랙매트릭스(401)와 대응되는 위치에 형성되고, 하판부(301b)에서는 상기 트랜지스터 또는 트랜지스터의 게이트라인(101) 또는 데이터라인(102)에 대응되는 위치에 형성된다.

또한, 상기 패턴 스페이서(302a, 302b)는 액정표시장치의 모든 픽셀에 형성 되거나, 다수개의 픽셀에 대해 하나의 패턴 스페이서가 형성되도록 한다.

또한, 상기 패턴 스페이서(302a, 302b)는 극히 미세한 구조로 되어 있으므로, 보다 정확하게 형성시키기 위해 포토 공정을 통해 형성시키는 것이 바람직하다.

먼저, 액정표시장치에 있어서, 상기와 같은 구조의 패턴 스페이서를 갖는 액정표시장치에 대해 설명하면 다음과 같다.

상기 상판부(301a)와 하판부(301b)의 높이차는 3~7㎛인 것이 바람직한데, 상기와 같은 구조를 갖는 패턴 스페이서(302a, 302b)는 상판부(301a)와 하판부(301b)에 각각 패턴 스페이서(302a, 302b)가 형성되어 있고, 각 패턴 스페이서(302a, 302b)의 높이는 1~3㎛이고, 상기 상판부(301a)와 하판부(301b)가 합착되었을 때 상기 상판부(301a)의 패턴 스페이서(302a)와 하판부(301b)의 패턴 스페이서(302b)가 겹쳐져서 맞닿았을 때의 높이는 3~7㎛이다.

따라서, 전술한 바와 같이, 패턴 스페이서(302a, 302b)는 상판부(301a)와 하판부(302b)의 이격거리를 일정하게 유지시켜주는 것으로서, 상기 상판부(301a)의 패턴 스페이서(302a)와 하판부(301b)의 패턴 스페이서(302b)가 겹쳐진 부분이 상판부(301a)와 하판부(301b)의 이격거리를 3~7㎛로 유지시켜주게 된다.

또한, 액정표시장치의 러빙공정에서, 패턴 스페이서의 높이가 3㎛ 이상일 때는 그 패턴 스페이서의 높이로 인하여 그 주변에 러빙이 잘 되지 않으며, 러빙이 잘 되지 않으면 액정이 배향막의 러빙방향으로 잘 배열되지 않게 되어, 해당하는 화소에서 전압을 인가하여도 빛의 차단이 잘 이루어지지 않고, 상기 러빙이 잘 이 루어지지 않는 부분에서 빛이 투과를 하는 빛샘영역이 발생한다.

그러나, 패턴 스페이서의 높이가 1~3㎛일 때는 러빙이 잘 이루어져 상기와 같은 빛샘영역이 발생하지 않는다.

따라서, 본 발명의 패턴 스페이서(302a, 302b)에서, 상기 상판부(301a)와 하판부(301b)에 각각 형성된 패턴 스페이서(302a, 302b)의 높이는 1~3㎛이기 때문에, 러빙공정에서 러빙이 잘 이루어지도록 하여 빛샘영역이 발생하는 것을 방지할 수 있다.

한편, 상기 패턴 스페이서(302a, 302b)는, 상판부(301a)에서는 블랙매트릭스(401)와 대응되는 위치에 형성되고, 하판부(301b)에서는 상기 트랜지스터 또는 트랜지스터의 게이트라인(101) 또는 데이터라인(102)에 대응되는 위치에 형성되어 액정표시장치의 투과율에 영향을 끼치지 않도록 한다.

또한, 상기 패턴 스페이서(302a, 302b)의 구조로 인해, 액정표시장치의 모든 픽셀에 패턴 스페이서(302a, 302b)가 형성되는 것과, 다수개의 픽셀에 대해 하나의 패턴 스페이서(302a, 302b)가 형성되는 것에 따라 액정주입의 속도가 달라질 수 있는데, 본 발명의 액정표시장치는, 상기 패턴 스페이서(302a, 302b)가 액정표시장치의 모든 픽셀에 형성되거나, 다수개의 픽셀에 대해 하나의 패턴 스페이서가 형성되어 있기 때문에, 액정표시장치의 면적에 따라, 패턴 스페이서(302a, 302b)에 의해 상판부(301a)와 하판부(301b)의 이격거리를 잘 유지할 수 있는 한도내에서 패턴 스페이서(302a, 302b)를 어떻게 형성시킬 것인가를 선택한다.

이와 같이 본 발명의 패턴 스페이서 구조체는 상판부와 하판부에 형성되는 각각의 패턴 스페이서는 1~3㎛로서 러빙공정시 빛샘영역이 발생하지 않도록 하고, 상기 상판부와 하판부가 합착되었을 때, 각각의 패턴 스페이서가 겹쳐져서 맞닿았을 때의 높이는 3~7㎛가 되어, 액정표시장치의 상판부와 하판부의 이격거리를 3~7㎛로 유지시켜 주게 된다.

이상의 설명에서와 같이, 본 발명에 따른 액정표시장치는, 상판부와 하판부의 이격거리를 유지시켜주는 패턴 스페이서를 상판부와 하판부에 각각 형성시켜, 패턴 스페이서가 있는 영역과 화소영역 사이의 높이차를 감소시켜 패턴 스페이서 주변에서의 배향막의 러빙이 잘 이루어지도록 하여 액정표시장치의 빛샘영역을 없앨 수 있는 장점이 있다.

또한, 패턴 스페이서가 직사각형 형상으로 형성되어 액정 주입시간을 단축시킬 수 있는 장점이 있다.

Claims (11)

1. 공통전극이 형성된 상판부와, 트랜지스터 및 화소전극을 갖는 하판부를 갖는 액정표시장치에 있어서,

   상기 상판부에 배열된 제1 패턴 스페이서;

   상기 제1 패턴 스페이서를 덮는 제1 배향막;

   상기 하판부 상에 배열되며 상기 제1 패턴 스페이서와 마주하는 제2 패턴 스페이서; 및

   상기 제2 패턴 스페이서를 덮는 제2 배향막을 포함하고,

   상기 상판부와 하판부 사이 액정주입공간의 이격을 유지하는 상기 패턴 스페이서들은 각 배열 평면상에서 인접한 패턴 스페이서들과 떨어져서 점배열 형태로 배열되고, 다수개의 픽셀에 대해 하나가 형성되는 것을 특징으로 하는 액정표시장치.
2. 삭제
3. 삭제
4. 삭제
5. 제 1항에 있어서,

   상기 패턴 스페이서 들의 각각의 높이는 1~3㎛ 범위이고, 겹쳐졌을 때의 높이는 3~7㎛ 범위인 것을 특징으로 하는 액정표시장치.
6. 삭제
7. 제 1항에 있어서,

   상기 패턴 스페이서들은 각각 독립된 직사각형 형상으로 형성되며, 접촉평면상에서 제1 및 제2 패턴 스페이서들이 서로 다른 방향으로 마주하도록 배열된 것을 특징으로 하는 액정표시장치.
8. 삭제
9. 삭제
10. 삭제
11. 삭제

Images