KR100786726B1 - 프로브빔 슬롯 구조체 - Google Patents

Abstract

본 발명은 프로브빔 슬롯 구조체에 관한 것이다.

본 발명의 프로브빔 슬롯 구조체는 한 쌍으로 이용되며, 그 상부면에 등간격으로 다수의 슬롯을 형성하고 있고, 각 구조체는 상부면이 대향한 상태로 슬롯에 프로브빔의 본체 일측과 타측이 일부 삽입·수용된다.

이러한 프로브빔 슬롯 구조체는 구성면에서 종래에 비해 복잡도가 낮고, 다수의 프로브빔을 한 번에 정렬하여 보지(保持)할 수 있으며, 포토리소그래피 및 반응성 이온 식각을 이용하여 제조되는바, 슬롯의 등간격 배치 정밀도가 종래 기계 가공 방식에 의한 구조체보다 높다. 또한, 반도체 칩과 동일하게 실리콘 웨이퍼 재질이므로 테스트 시 발생하는 열팽창에 의한 제반 문제를 최소화시킬 수 있다.

프로브카드, 프로브빔, 슬롯, 실리콘 웨이퍼

Description

프로브빔 슬롯 구조체{SLOT STRUCTURE FOR PROBE BEAM}

도 1은 종래 프로브빔 조립체를 나타낸 예시도,

도 2는 본 발명에 따른 프로브빔 슬롯 구조체를 나타낸 예시도,

도 3은 프로브빔을 나타낸 개략도,

도 4는 본 발명에 따른 한 쌍의 프로브빔 슬롯 구조체를 나타낸 예시도,

도 5a 내지 도 5c는 본 발명에 따른 한 쌍의 프로브빔 슬롯 구조체가 프로브빔을 삽입·수용하는 과정을 나타낸 예시도,

도 6은 본 발명에 따른 한 쌍의 프로브빔 슬롯 구조체가 다수의 프로브빔을 삽입·수용한 상태를 나타낸 예시도,

도 7a는 본 발명에 따른 프로브빔 슬롯 구조체 제조 공정을 나타낸 흐름도,

도 7b는 도 7a의 흐름도에 따른 공정 상태 예시도.

** 도면의 주요 부분에 대한 부호의 설명 **

100 : 프로브빔 슬롯 구조체 110 : 슬롯

200 : 프로브빔 210 : 본체

220 : 접촉부 230 : 접합부

본 발명은 반도체 칩 검사용 프로브 카드의 구성에 포함되는 것으로, 다수의 프로브빔(probe beam)을 용이하게 조립할 수 있는 구조를 갖도록 슬롯을 마련한 프로브빔 슬롯 구조체에 관한 것이다.

우선, 종래의 프로브빔 조립체에 대해서 국내 등록실용신안 제20-0396613호(고안의 명칭: 프로브 카드의 프로브핀과 프로브핀 소켓의 조립체, 이하 '선행고안'이라 함)를 살피면, 도 1에 나타난 바와 같이 다수의 프로브핀(20)의 좌측 또는 우측을 삽입 수용하는 다수의 슬롯(3a)을 형성한 프로브핀 소켓(10)으로 구성되어 있음을 볼 수 있다.

프로브핀(20)은 도전성 재질의 얇은 판재로서 프로브빔(probe beam)으로도 일컬어지며, 기본적으로 본체(body)(12), 본체의 상부에 칩의 패드와 접촉되는 접촉부(14), 그 하부에 프로브카드의 PCB와 접합 또는 접촉되는 접합부(16)를 포함한다. 앞서 언급한바와 같이 본체(12)의 일측은 프로브핀 소켓(10)의 슬롯(3a)에 삽입되는 것이다.

위 선행고안의 프로브핀 소켓(10)은 양 측면에 다수의 슬롯(slot)을 등간격으로 형성하고, 부가적으로 슬롯의 중앙을 수평하게 가로지르는 열배출공(7)을 형성하는 등 구조면에서 매우 복잡한 양상을 띠고 있는바, 제조의 어려움, 특히 기계 가공을 통해 등간격으로 오차 없이 슬롯을 형성함에 있어서 어려움이 있다. 또한 구조의 복잡성에 기인하여 제조 비용이 상승한다.

한편, 프로브빔 조립체에 있어서 반도체 칩의 열팽창에 의한 제반 문제가 고려되어야 한다. 구체적으로 온도의 변화에 따라 프로브핀의 간격 역시 변화하게 되는데, 만약 반도체 칩의 열팽창과 상응하게 프로브핀의 간격이 재정렬되지 않을 경우 반도체 칩의 패드에 프로브핀이 잘못 접촉되는 결과를 초래하고, 종국에는 칩 테스트를 원활히 수행할 수 없게 된다.

본 발명은 전술한 문제점들을 해결하기 위해 창안된 것으로서, 본 발명의 제 1 목적은, 다수의 프로브빔을 한 번에 정렬하여 조립할 수 있는 프로브빔 슬롯 구조체를 제공함에 있다.

본 발명의 제 2 목적은, 실리콘 웨이퍼를 기반으로 프로브빔 슬롯 구조체를 제작하되 종래의 기계 가공 방식이 아닌 포토리소그래피 및 이온 식각을 이용함으로써, 등간격의 슬롯 형성 시 슬롯 간의 간격 오차를 최소화시킴에 있다.

본 발명의 제 3 목적은, 프로브빔 슬롯 구조체에 산화막 또는 질화막을 증착시킴으로써, 취성(메짐, brittleness)을 개선하고 절연성과 표면 조도(표면 거칠기, surface roughness)를 개선시킴에 있다.

이러한 기술적 목적을 달성하기 위한 본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서 본 발명에 관련된 공지 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.

첨부도면 도 2는 본 발명의 바람직한 실시예에 따른 프로브빔 슬롯 구조체(100)(이하, '슬롯 구조체'라 한다)를 나타내고 있다.

슬롯 구조체(100)는 실리콘 웨이퍼(silicon wafer)로부터 제조되는 것으로 장방형 또는 정방형의 직육면체를 취한다. 그 상부면은 등간격으로 배치된 다수의 슬롯(slot)(110)을 포함한다. 상기 슬롯(110)은 소정 크기 예컨대 도 3과 같이 프로브빔(200) 본체(body)(210)의 일측 길이에 걸쳐 그리고 그 일측 일부를 삽입·수용할 수 있을 정도의 깊이를 갖는다.

도 3에 예시한 프로브빔(200)은 앞서 언급한 프로브핀과 대등한 의미이며, 본체(210)의 상부에는 접촉부(220)와 하부에는 접합부(230)를 형성하고 있다. 여기서, 설명의 편의를 위해 접촉부 및 접합부의 형상을 단순화시켰으나, 상기 접촉부(220)에는 반도체 칩의 패드와 접촉하는 탐침 또는 팁(tip)을 포함하고, 접합부(230)는 프로브카드의 PCB에 전기적으로 접촉 또는 접합되는 구조를 가지게 될 것임은 당업자라면 이해할 수 있을 것이다. 따라서 본 발명에 있어서 프로브빔(200)은 도 3에 예시한 그대로의 형상에 한정되지 않는다.

한편, 본 발명의 슬롯 구조체(100)는 그 전체면(6면)에, 또는 하부면(슬롯이 형성된 면의 반대면)을 제외한 5면에 1,000Å 내지 10,000Å 두께의 산화막 또는 질화막을 포함하고 있다. 이러한 산화막 및 질화막은 슬롯 구조체(100)의 취성(brittleness)은 물론이고 절연 효과를 향상시키게 되며, 아울러 표면 조도(surface roughness) 또한 개선시키게 된다.

상술한 슬롯 구조체(100)는 도 4와 같이 한 쌍을 이루게 되며, 각 구조체의 상부면, 즉 슬롯이 형성된 상부면이 서로 대향한 상태에 있게 되고, 이들 구조체 간에 대향하는 슬롯(110) 각각은 프로브빔(200)의 본체(210)의 일측을 삽입·수용하게 된다. 첨부된 도 5a 내지 도 5c는 프로브빔(200)을 삽입·수용하게 되는 과정을 시계열적으로 예시하고 있으며, 도 6은 슬롯 구조체(100)에 형성된 슬롯(110)의 개수만큼 프로브빔(200)이 삽입·수용된 상태를 예시하고 있다.

이와 같이 슬롯 구조체(100)는 반도체 칩의 기본 재료인 실리콘과 동일한 재료로 구성되기 때문에 열팽창 계수가 유사하거나 동일하다. 따라서 테스트 시 열에 의해 반도체 칩의 열팽창과 상응하게 프로브빔(200)의 간격이 재정렬되므로 테스트를 원활히 수행할 수 있게 된다.

이하, 본 발명의 특징적인 슬롯 구조체(100) 제조 공정에 대해 도 7a 및 도 7b를 참조하여 설명한다.

먼저, 실리콘 웨이퍼(silicon wafer)에 산화막(SiO₂)을 증착하고(S710), 증착된 산화막 위에 감광액(PR: Photoresist) 도포 및 PR패턴을 형성한다(S720).

여기서, 산화막을 증착하기 전에 실리콘 웨이퍼에 잔존해 있는 이물질 제거를 위한 세정 공정이 선행되어야 함은 자명하다. 도포되는 PR의 해상력은 주지된바 와 같이 PR의 두께와 밀접한 관계가 있는데 두께가 얇을수록 해상력이나 공정의 여유율(margin)이 커지게 되지만, 너무 얇으면 PR패턴 형성에 심각한 문제를 유발할 수 있으므로 적절히 조절되어야 할 것이다. 그리고 PR패턴은 상세히 도시하지 않았으나, 상기 도포된 PR 위에 슬롯의 평면 형상이 기록된 마스크(mask)를 마련하고, 노광(expose)과 현상(develop)에 의해 형성된 패턴(pattern)이다.

뒤미처, 상기 제 S720 공정에 의해 노출된 산화막을 제거하고(S730), PR패턴을 제거한다(S740).

다음으로 상기 제 S720 공정의 산화막 제거에 의해 노출된 실리콘 웨이퍼의 상부를 반응성 이온 식각하여 소정 깊이의 슬롯(slot)을 형성하고(S750), 실리콘 웨이퍼 상부에 잔존한 산화막을 제거한다(S760). 바람직하게 제 S760 공정 후에는 반응성 이온 식각에 의한 잔유물을 제거하기 위해 세정 공정이 이루어져야 한다.

부연하여, 상기 반응성 이온 식각에 의한 잔유물은 슬롯의 내부 측벽에 잔존할 수 있고, 일반적으로 유기물질 형태로 존재한다. 유기물질 형태의 잔유물은 플라즈마 애싱(Plasma Ashing)에 의하여 제거된다. 플라즈마 애싱에 의하여 제거되지 않는 유기물질은 초음파 세정에 의하여 제거할 수 있다.

이어서 실리콘 웨이퍼를 앞서 언급한 슬롯 구조체(100)의 크기에 맞게 절단하고(S770), 절단에 의한 잔유물을 세정한다.

다음으로 슬롯 구조체(100)의 하부면을 제외한 나머지 5면에 산화막 또는 질화막을 소정 두께를 갖도록 형성한다(S780). 첨부된 도 7b의 [F]에는 상기한 바와 같이 하부면을 제외하고 나머지 면에 형성되는 것으로 나타내었으나, 이와 달리 슬 롯(slot)의 내부를 포함한 전체 6면에 형성되도록 할 수도 있다.

이 공정에서 형성된 산화막 또는 질화막은 전술한 바와 같이 실리콘 웨이퍼 고유의 취성을 개선하고, 절연 특성을 높이며, 표면 조도를 향상시키게 되는 것이다.

이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.

상기와 같은 본 발명의 프로브림 슬롯 구조체에 의하면 다음과 같은 이점을 갖는다.

① 다수의 프로브빔을 한 번에 정렬하여 보지(保持)할 수 있고, 살펴본 바와 같이 종래의 기계 가공 방식이 아닌 포토리소그래피 및 반응성 이온 식각을 이용함으로써 슬롯의 등간격 배치 정밀도를 높일 수 있다.

② 슬롯의 내부면을 포함하여 프로브빔 슬롯 구조체에 형성된 산화막 또는 질화막을 통해, 취성, 절연성 및 표면 조도가 개선된다.

③ 본 발명의 프로브빔 슬롯 구조체는 반도체 칩과 동일하게 실리콘 웨이퍼 재질이므로 테스트 시 발생하는 열팽창에 의한 제반 문제를 최소화시킬 수 있다.

④ 본 발명의 프로브빔 슬롯 구조체는 종래에 비해 구성의 복잡도가 낮다.

Claims (5)

1. 다수의 프로브빔(200)을 보지하는 실리콘 재질의 한 쌍의 구조체(100)로서,

   상기 구조체는 그 상부면에 등간격으로 소정 깊이를 갖는 다수의 슬롯(110)을 형성하며, 전체면에 또는 하부면을 제외한 나머지 면에 소정 두께의 질화막 또는 산화막을 포함하고,

   각 구조체는 상부면이 대향한 상태로 상기 슬롯(110)에 상기 프로브빔(200) 본체(210)의 일측과 타측 일부를 삽입·수용하는 것을 특징으로 하는 프로브빔 슬롯 구조체.
2. 삭제
3. 삭제
4. 삭제
5. 삭제

Images