KR100778919B1 - 패턴 시퀀스의 동기화 - Google Patents
패턴 시퀀스의 동기화 Download PDFInfo
- Publication number
- KR100778919B1 KR100778919B1 KR1020057025351A KR20057025351A KR100778919B1 KR 100778919 B1 KR100778919 B1 KR 100778919B1 KR 1020057025351 A KR1020057025351 A KR 1020057025351A KR 20057025351 A KR20057025351 A KR 20057025351A KR 100778919 B1 KR100778919 B1 KR 100778919B1
- Authority
- KR
- South Korea
- Prior art keywords
- symbols
- pattern sequence
- correlation
- sequence
- phase information
- Prior art date
Links
- 230000002596 correlated effect Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 52
- 238000004590 computer program Methods 0.000 claims description 4
- 238000012549 training Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 19
- 238000004088 simulation Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 8
- 230000010363 phase shift Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 5
- 238000009432 framing Methods 0.000 description 4
- 238000001903 differential pulse voltammetry Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/02—Channels characterised by the type of signal
- H04L5/12—Channels characterised by the type of signal the signals being represented by different phase modulations of a single carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2668—Details of algorithms
- H04L27/2673—Details of algorithms characterised by synchronisation parameters
- H04L27/2676—Blind, i.e. without using known symbols
- H04L27/2679—Decision-aided
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0083—Signalling arrangements
- H04L2027/0089—In-band signals
- H04L2027/0093—Intermittant signals
- H04L2027/0095—Intermittant signals in a preamble or similar structure
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
패턴 시퀀스를 포함하는 동기화가 제공된다. 동기화에서, 제 1 패턴 시퀀스의 심볼들은 일반적으로 상관되는데, 상기 심볼들은 일반적으로 진폭 및/또는 위상 정보를 포함하며, 이에 따라 제 1 차동 위상 정보 시퀀스를 일정하게 획득하게 되며, 제 2 패턴 시퀀스의 심볼들이 상관되며, 상기 심볼들은 일반적으로 진폭 및/또는 위상 정보를 포함하며, 이에 따라 전형적으로 제 2 차동 위상 정보 시퀀스를 획득하며, 이후에 상기 제 1 및 제 2 차동 위상 정보 시퀀스들은 일반적으로 상관되며, 이에 따라 상관 결과를 획득하게 된다. 이후에, 상기 제 1과 제 2 패턴 시퀀스들 간의 동기화는 종종 상기 획득된 상관 결과에 기초하여 결정된다.
동기화, 패턴 시퀀스, 상관관계, 심볼.
Description
본 발명은 일반적으로 제 1과 제 2 패턴 시퀀스 간의 패턴 시퀀스 동기화를 위한 장치 및 방법에 관한 것이다. 본 발명에서 설명된 특정 실시예들은 예를 들어, 송신 디바이스에서 생성된 수신 패턴 디바이스와 수신 디바이스의 기준 패턴 시퀀스 간의 동기화에 관한 것이다. 특정 실시예들은 파일롯 검출을 위한 프레임 동기화를 갖는 단일 캐리어 송수신기들, 단일 캐리어 검출을 위한 단일 캐리어 직각위상 다이렉트 변환 송수신기들, 및/또는 트레이닝(training) 시퀀스들을 찾기 위한 OFDM(직교 주파수 분할 멀티플렉싱) 시스템들에 응용가능하다.
프레임 동기화는 종종 수신기 체인에서 추가 블록들 및/또는 에러 교정 루프들을 가능하게 하는데 사용된다. 수신기에서 일반적으로 알려진, 전형적으로 파일롯 검출과 동기화 방식에 의해 동기화된 기준 패턴 시퀀스는 일반적으로 필요한 정보를 수신기 데이터 보조 에러 검출기 루프들에 제공하여, 통상적으로 수신기 성능을 개선한다.
연속적인 전송 기반 시스템에서, 종종 극단적인 신호 왜곡을 허용하는 아키텍처를 구비하는 것이 필요하다. 주요 에러들 중 하나는 송신기/수신기 캐리어-주파수 부정합이다.
기준 파일롯 심볼 시퀀스의 수신 데이터의 파일롯 심볼 시퀀스에 동기화는 일반적으로 종래기술에 따라 수신 패턴 시퀀스의 IQ 심볼과 기준 패턴 시퀀스의 파일롯 심볼들을 상관시킴으로써 수행된다. 이러한 절차는 또한 전형적으로 파일롯 벡터(PV) 상관 절차로 불린다.
종래 PV 상관 절차에 대한 하기 설명에서, 일반적으로 송신기와 수신기 간에 어떤 주파수 부정합도 없는 것으로 가정한다.
상관은 일반적으로 수신 파일롯 심볼들상에서 영구적으로 실행된다. 각 수신 파일롯 심볼(s(n))에 대해, 상관은 일반적으로 기준 파일롯 심볼들(r(1)..r(Z))과 함께 마지막 "Z"개의 수신 심볼들(s(n)..s(n-Z))상에서 수행된다.
Z: 검색 시퀀스 길이
어떤 불완전함도 없는 것으로 가정하고, 만일 기준 패턴 시퀀스가 파일롯 심볼의 수신 패턴 시퀀스와 정합하며 
인 경우에, 상관 출력 corrPV은 일반적으로 다음과 같다:
송수신기 시스템의 아날로그 단은 전형적으로 송신기/수신기 캐리어-주파수 및/또는 위상 부정합(이에 국한되지는 않음)과 같은 원하지 않는 불완전성을 도입한다. 일반적으로, 캐리어 주파수가 높을수록, 송신기 및/또는 수신기 캐리어-주파수 부정합에 영향은 높아질 것이다. 예를 들어, 시스템 시작 과정 동안에, 확장된 부정합이 일반적으로 예상된다. 수신기는 일반적으로 가능한한 넓은 범위에서 이 효과들을 검출 및/또는 교정할 수 있어야 한다. 캐리어-주파수 부정합은 전형적으로 수신 IQ 심볼(s(n)) 상의 증가된 위상 편이
로서 보여진다.
관련 기술에 따른 종래 방법은 일반적으로 수신 IQ 패턴 시퀀스와 기준 패턴 시퀀스의 파일롯 심볼들을 상관시키는 것이다. 이 방식은 일반적으로 각 상관 결과가 일반적으로 IQ 심볼 회전(0..n
)으로서 보여지는 부정합에 의해 영향받기에 캐리어-주파수 부정합에 다소 민감하다. 전체 패턴 시퀀스 길이에 대해 일반적으로 계산된 상관 결과들은 일반적으로 합산된다. 마지막으로, 캐리어 주파수 부정합의 영향은 일반적으로 상관 결과를 크게 왜곡시킨다.
상술된 바와같이, 캐리어 부정합은 전형적으로 상술된 패턴 시퀀스 상관에 큰 영향을 미친다. 캐리어 부정합이 일정 범위를 초과하는 경우에, 상관은 일반적으로 필요한 주기적 최대 피크들을 전달하지 않는다. 결과적으로, 파일롯 시퀀스의 정확한 위치 및/또는 프레이밍(framing)은 일반적으로 발견되지 않을 것이다. 더욱이, 프레임-의존 작업 블록들뿐만 아니라 검출 블록들(이들은 대개 기준 및/또는 수신 파일롯 심볼들 상에서 동작하며)은 대개 필요한 입력들을 얻지 않을 것이다. 심지어 추가적으로, 수신기는 종종 "록(lock)" 상태에 들어가지 않는데, 이는 파일롯 시퀀스가 일반적으로 발견되지 않기 때문이다.
바꾸어 말하면, 종래 프레임 동기화 방법이 사용되는 경우에, 디지털 수신기는 일반적으로 부정합 드레쉬홀드(threshold) 이상에서 시작할 수 없게 된다. 관련 기술 상관-기반 동기화 기법은 전형적으로 단지 일정 한계까지의 이 캐리어-주파수 오프셋을 허용하는데, 이는 캐리어 주파수 부정합 영향이 일반적으로 상관 결과를 크게 왜곡시키기 때문이다.
따라서, 본 발명의 특정 실시예들의 목적은 캐리어-주파수 부정합의 허용가능 범위를 증가시키는 것이다.
본 발명의 특정 실시예에 따르면, 이러한 목적은 예를 들어, 본원에서 논의되며 청구범위에서 인용된 방법들, 장치들, 시스템들, 및/또는 컴퓨터 프로그램 물들에 의해 달성된다.
본 발명의 특정 실시예들은 일반적으로 상관을 위한 심볼들의 패턴 시퀀스에 포함된 차동 위상 정보를 사용한다. 관련 종래기술에 비교할 때에, 하기의 이점들이 얻어진다:
- 디지털 수신기 입력에서, 보다 높은 캐리어-주파수 부정합이 일반적으로 파일롯 검출이 동작할 때까지 허용된다.
- 패턴 시퀀스 동기화에서. 상관의 결과로서, 일정한 캐리어-주파수 부정합이 전형적으로 획득된다;
- 수신기에서 파일롯 심볼 생성이 일반적으로 개선된다;
- 고속 캐리어-주파수 및/또는 위상 에러 검출기들이 일반적으로 열악한 부정합 범위들에서 작동하는데, 이는 일반적으로 본 발명의 특정 실시예들에 따라 상관 절차로부터 직접 유도될 수 있다.
- 수신 및 기준 파일롯 심볼들에서 작동하는 검출기들은 종종 열악한 캐리어 부정합에서 개선된 입력들을 얻는다.
본 발명의 특정 실시예들에 따르면, 패턴 시퀀스의 동기화 방법이 제공된다. 방법은 전형적으로 제 1 패턴 시퀀스의 심볼들을 상관시켜, 제 1 차동 위상 정보 시퀀스를 획득하는 제 1 상관 단계와, 상기 심볼들은 진폭과 위상 정보를 포함하며; 제 2 패턴 시퀀스의 심볼들을 상관시켜, 제 2 차동 위상 정보 시퀀스를 획득하는 제 2 상관 단계와, 상기 심볼들은 진폭과 위상 정보를 포함하며; 상기 제 1 및 제 2 차동 위상 정보 시퀀스들을 상관시켜, 상관 결과를 획득하는 제 3 상관 단계와; 그리고 상기 획득된 상관 결과에 기초하여 상기 제 1 과 제 2 패턴 시퀀스들 간의 동기화를 결정하는 단계를 포함한다.
다른 특정 실시예들에 따르면, 패턴 시퀀스의 동기화를 위한 장치가 제공된다. 상기 장치는 일반적으로 제 1 패턴 시퀀스의 심볼들을 상관시켜, 제 1 차동 위상 정보 시퀀스를 출력하는 제 1 상관 수단과, 상기 심볼들은 진폭과 위상 정보를 포함하며; 제 2 패턴 시퀀스의 심볼들을 상관시켜, 제 2 차동 위상 정보 시퀀스를 출력하는 제 2 상관 수단과, 상기 심볼들은 진폭과 위상 정보를 포함하며; 상기 제 1 및 제 2 차동 위상 정보 시퀀스들을 상관시켜, 상관 결과를 획득하는 제 3 상관 수단과; 그리고 상기 획득된 상관 결과에 기초하여 상기 제 1 과 제 2 패턴 시퀀스들 간의 동기화를 결정하는 수단을 포함한다.
또 다른 실시예들에 따르면, 패턴 시퀀스를 동기화하는 시스템이 제공된다. 상기 시스템은 일반적으로 송신 디바이스를 포함하는데, 상기 송신 디바이스는 동기화를 위해 사용될 패턴 시퀀스의 심볼들을 생성하는 수단과; 그리고 상기 패턴 시퀀스의 심볼들을 송신하는 송신 수단을 포함한다. 상기 시스템은 일반적으로 또한 수신 디바이스를 포함하는데, 상기 수신 디바이스는 기준 패턴 시퀀스의 심볼들을 상관시켜, 제 1 차동 위상 정보 시퀀스를 출력하는 제 1 상관 수단과, 상기 심볼들은 진폭과 위상 정보를 포함하며; 상기 송신 디바이스에 의해 송신된 상기 패턴 시퀀스의 심볼들을 수신하는 수신 수단과; 상기 패턴 시퀀스의 수신 심볼들을 상관시켜, 제 2 차동 위상 정보 시퀀스를 출력하는 제 2 상관 수단과, 상기 심볼들은 진폭과 위상 정보를 포함하며; 상기 제 1 과 제 2 차동 위상 정보 시퀀스들을 상관시켜, 상관 결과를 출력하는 제 3 상관 수단과; 그리고 상기 상관 결과에 기초하여 상기 수신과 기준 패턴 시퀀스들 간의 동기화를 결정하는 수단을 포함한다.
다른 실시예들에 따르면 컴퓨터 프로그램 물이 제공된다. 이 컴퓨터 프로그램 물은 일반적으로 컴퓨터상에서 실행될 때에 상기 방법 단계들을 수행하기 위한 소프트웨어 코드 부분들을 포함한다. 상기 방법은 일반적으로 제 1 패턴 시퀀스의 심볼들을 상관시켜, 제 1 차동 위상 정보 시퀀스를 획득하는 제 1 상관 단계와, 상기 심볼들은 진폭과 위상 정보를 포함하며; 제 2 패턴 시퀀스의 심볼들을 상관시켜, 제 2 차동 위상 정보 시퀀스를 획득하는 제 2 상관 단계와, 상기 심볼들은 진폭과 위상 정보를 포함하며; 상기 제 1 및 제 2 차동 위상 정보 시퀀스들을 상관시켜, 상관 결과를 획득하는 제 3 상관 단계와; 그리고 상기 획득된 상관 결과에 기초하여 상기 제 1 과 제 2 패턴 시퀀스들 간의 동기화를 결정하는 단계를 포함한다.
본 발명의 또 다른 실시예들에 따르면, 패턴 시퀀스를 동기화하는 시스템이 제공된다. 상기 시스템은 일반적으로 송신 디바이스를 포함하는데, 상기 송신 디바이스는 동기화를 위해 사용될 패턴 시퀀스의 심볼들을 생성하는 심볼 생성기와; 그리고 상기 패턴 시퀀스의 심볼들을 송신하는 송신기를 포함한다. 상기 시스템은 종종 또한 수신 디바이스를 포함하는데, 상기 수신 디바이스는 기준 패턴 시퀀스의 심볼들을 상관시켜, 제 1 차동 위상 정보 시퀀스를 출력하는 제 1 프로세서와, 상기 심볼들은 진폭과 위상 정보를 포함하며; 상기 송신 디바이스에 의해 송신된 상기 패턴 시퀀스의 심볼들을 수신하는 수신기와; 상기 패턴 시퀀스의 수신 심볼들을 상관시켜, 제 2 차동 위상 정보 시퀀스를 출력하는 제 2 프로세서와, 상기 심볼들은 진폭과 위상 정보를 포함하며; 상기 제 1 과 제 2 차동 위상 정보 시퀀스들을 상관시켜, 상관 결과를 출력하는 제 3 프로세서와; 그리고 상기 상관 결과에 기초하여 상기 수신과 기준 패턴 시퀀스들 간의 동기화를 결정하는 제 4 프로세서를 포함한다.
본 발명의 특정 실시예들의 적절한 이해를 위해, 첨부 도면들에 대한 참조가 있을 것이다.
도 1은 본 발명의 특정 실시예에 따라 공통적인 패턴 시퀀스의 동기화 방법을 예시하는 대표적인 흐름도이다.
도 2는 본 발명의 특정 실시예에 따라 패턴 시퀀스의 동기화를 위한 전형적인 장치를 예시하는 예시적 개략 블록도이다.
도 3은 본 발명의 특정 실시예에 따라 파일롯 검출 원리를 포함하는 공통 단일 캐리어 시스템의 대표적인 블록도이다.
도 4는 TCM 32 변조 데이터 심볼들과 QPSK 변조 파일롯 심볼들의 예시적 배치도(constellation diagram)이다.
도 5는 본 발명의 특정 실시예에 따라 주기적으로 삽입된 파일롯 심볼들의 소정의 패턴 시퀀스에 의해 일반적으로 구현되는 대표적인 IQ 데이터 스트림 프레이밍이다.
도 6은 본 발명의 특정 실시예에에 따라 공통 파일롯 위치 관찰 블록의 예시적 블록도이다.
도 7은 기준 패턴 시퀀스를 포함하는 파일롯 심볼들의 대표적인 패턴 시퀀스이다.
도 8은 전형적인 이상적인 QPSK 변조 파일롯 심볼 위치들을 예시하는 예시적 배치도이다.
도 9는 캐리어-주파수 부정합에 기한 공통으로 회전된 파일롯 심볼 위치들을 예시하는 대표적인 배치도이다.
도 10 내지 12는 관련 기술에 따라 공통의 상관 기법을 예시하는 예시적 배치도이다.
도 13 내지 18은 대표적인 모의실험 결과들이다.
도 1은 본 발명의 특정 실시예에 따라 제 1 패턴 시퀀스와 제 2 패턴 시퀀스를 동기화하는 대표적인 방법을 도시하는 흐름도이다. 단계(S11)에서, 제 1 패턴 시퀀스의 심볼들(r(k)=rI(k)+jrQ(k))이 상관되며, 여기서 제 1 상관 단계는 제 1 차동 위상 정보 시퀀스(αr(k))를 산출한다. 단계(S21)에서, 제 2 패턴 시퀀스의 심볼 들(s(k)=sI(k)+jsQ(k))이 상관되는데, 여기서 제 2 상관 단계는 제 2 차동 위상 정보 시퀀스(αs(n))를 산출한다. 단계(S13)에서, 제 1 및 제 2 차동 위상 정보 시퀀스들이 상관되며, 여기서 제 3 상관 단계는 상관 결과(corrDPV(n))를 산출한다. 이후에, 단계(S14)에서, 제 1과 제 2 패턴 시퀀스들 간의 동기화가 일반적으로 획득된 상관 결과에 기초하여 결정된다.
도 2는 일반적으로 본 발명의 특정 실시예들에 따라 두 패턴 시퀀스들을 동기화하기 위한 일반적으로 사용되는 동기화기(20)를 예시하는 블록도이다. 동기화기(20)는 일반적으로 제 1 패턴 시퀀스의 상관 심볼들(r(k)=rI(k)+jrQ(k))을 상관시키며, 및/또는 제 1 차동 위상 정보 시퀀스(αr(k))를 출력하기 위한 적어도 제 1 상관 블록(21)과, 제 2 패턴 시퀀스의 심볼들(s(k)=sI(k)+jsQ(k))을 상관시키며, 및/또는 제 2 차동 위상 정보 시퀀스(αs(n))를 출력하기 위한 제 2 상관 블록과, 일반적으로 상기 제 1 및/또는 제 2 차동 위상 정보 시퀀스들을 상관시키며, 및/또는 상관 결과(corrDPV(n))를 출력하기 위한 제 3 상관 블록(23)과, 및 일반적으로 상기 상관 결과에 기초하여 상기 제 1과 제 2 패턴 시퀀스들 간의 동기화를 결정하기 위한 블록(24)을 포함한다.
상술된 상관 기법의 목적들 중 하나는 종종 제 2 패턴 시퀀스에서 제 1 패턴 시퀀스의 절대 위치를 찾는 것이다. 상관 기법은 일반적으로 차동 위상 정보 및/또 는 차동 위상 벡터(DPV) 시퀀스들의 사용에 기초한다. DPVαs는 일반적으로 현재 수신된 심볼(s(n))인 제 2 패턴 시퀀스의 심볼(s(n)), 및 제 2 패턴 시퀀스의 이전 심볼(s(n-1))로부터 계산된다. 제 1 패턴 시퀀스의 DPVαr(k)는 일반적으로 심볼(r(k+1))과 심볼(r(k))로부터 계산된다.
제 1 DPV들의 개수는 일반적으로 심볼의 제 1 패턴 시퀀스의 길이(Z)보다 작은 것이다.
제 3 상관은 일반적으로 제 1 패턴 시퀀스(αr(Z-1)..αr(1))와 제 2 패턴 시퀀스(αs(n)..αs(n-Z-1))의 마지막 "Z-1"개의 DPV들에서 수행된다. 만일 어떤 불완전성도 없으며, 제 1 및 제 2 패턴 시퀀스들이 정합하며, 
인 때에, 상관은 다음과 같다:
따라서, 적어도 식(3)과 식(6)으로부터 보여지는 바와같이, 특정 바람직한 및/또는 이상적인 경우에서, 관련 기술의 상관 기법과 본 발명의 상관 기법간의 차이는 종종 단지 "a"의 거듭제곱으로 보여진다.
제 2 및 제 3 상관 단계들은 예를 들어, 제 2 패턴 시퀀스의 심볼들에서 영구적으로 실행될 수 있다. 각 심볼(s(n))에 대해, 제 2 상관은 전형적으로 마지막(Z)개의 심볼들(s(n)..s(n-Z))에서 수행된다. 바꾸어 말하면, 각 반복(m)에 대해, 심볼들은 일반적으로 한 심볼씩 이동하며, 이에 따라 제 2 패턴 시퀀스의 Z개의 심볼들(1+m 내지 Z+m)은 정상적으로 한번에 두 개씩 상관된다.
제 2 패턴 시퀀스를 송신하는 송신기와 송신기로부터의 제 2 패턴 시퀀스를 수신하는 수신기의 캐리어-주파수들 간의 부정합에 기인한 제 1 및 제 2 패턴 시퀀스들의 심볼들 간의 캐리어-주파수 부정합의 경우에, 관련 기술에 따른 PV 상관 기법 결과는 정상적으로 크게 감소할 것이다. 도 8은 상당히 바람직하며 및/또는 이상적인 심볼 위치들을 도시하는데, 여기서 심볼들은 일반적으로 본 발명의 특정 실시예에 따른 QPSK(직교 위상 변조 방식)이 된다. 도 9는 캐리어-주파수 부정합에 기인하여 회전된 예시적 심볼 위치들을 도시한다. 부접합(Δf)은 종종 심볼들에서 제 2 패턴 시퀀스에서 증가적인 위상 편이(
)에 의한 회전으로서 보여지며, 일반적으로 심볼마다 증가한다. 바꾸어 말하면, 많은 경우들에서, s(0)에 비교하면, s(2)의 회전=2* 
이다.
캐리어 부정합의 경우에, 제 2 패턴 시퀀스의 s'(n)과 DPV들 α's(n)에 대해 다음과 같다.
따라서, 심볼(s'(n))은 전형적으로 "n
"(식8a) 및 DPV는 단지 
에 의해 회전된다.
관련 기술 및 본 발명의 특정 실시예들에 따른 상관 기법들에 대해, 다음과 같다.
패턴 시퀀스 정합이 가정되며, 
이지만, 캐리어-주파수 부정합이 있는 경우에, 다음과 같다:
도 10 내지 12에서 또한 일반적으로 보여진 바와같이, PV 상관 결과 corr'PV는 전형적으로 corrPV(식 5)에 관하여 증가적인 위상 편이(
)의 경우에 감소한다. corrPV의 합산에서 각 단은 일반적으로 제 1 및 제 2 심볼들(n=2)의 대표적인 상관 결과(cv)를 도시하며, 도 11은 3개의 연속적인 제 1 및 제 2 파일롯 심볼들의 대표적인 상관 결과들(cv(0..2))을 도시하며, 도 12는 전형적으로 cv(0)과 cv(2)의 합산인 공통 상관 벡터 corrPV를 도시한다.
이에 비교하면, 캐리어-주파수 부정합을 갖는 본 발명의 특정 실시예에 따른 corr'PV 결과는 일반적으로 단지 하나의 위상 편이(
)(식 6)에 의해 회전된다.
적은 구현 노력 때문에, 상관 결과는 일반적으로 실수부와 허수부의 제곱으로서 취해진다.
관련 기술(식(13))의 파일롯 벡터(PV) 방식 상관 결과상의 캐리어-주파수 부정합 영향은 일반적으로 가능한 최대값의 상당한 감소로서 보여진다. 도 11에 도시된 바와같이, 각 cv(n)는 전형적으로 더 회전된다.
본 발명의 특정 실시예들의 DPV 상관 방식에 대하여(식(14)), 주파수 에러 영향은 종종 전체적으로 감소된다. DPV 상관 결과의 절대값은 일반적으로 캐리어-주파수 부정합이 없는 것에 비교할 때에 변경되지 않는다. 이에 부가하여, DPV 상관 기법은 일반적으로 캐리어-주파수 에러 검출기의 역할을 한다. 이는 일반적으로 상관 결과(corrDPV)의 위상 정보 및/또는 위상각을 일정 캐리어-주파수 부정합으로서 전달한다.
제 2 패턴 시퀀스의 심볼들은 데이터 심볼 스트림에 포함되고, 데이터 심볼 스트림의 데이터 스트림과 다른 방식으로 변조되며, 다른 변조에 기초하여 데이터 심볼 스트림에서 검출될 수 있다.
상술된 바와같이, 제 2 패턴 시퀀스는 송신 디바이스로부터 수신 디바이스에 의해 수신되며, 전형적으로 적어도 제 2 패턴 시퀀스의 일부를 형성하는 제 1 패턴 시퀀스는 제 1 내지 제 3 상관 단계들이 정상적으로 수행되는 수신 디바이스에서 일반적으로 알려져 있다.
송신 디바이스는 적어도 제 2 패턴 시퀀스의 심볼들을 생성하기 위한 수단 및/또는 제 2 패턴 시퀀스의 심볼들을 수신 디바이스로 송신하기 위한 수단을 포함한다. 더욱이, 송신 디바이스는 일반적으로 제 1 변조 방식에 따라 제 2 패턴 시퀀스의 데이터를 변조하여, 이에 따라 일반적으로 제 2 패턴 시퀀스의 심볼들을 제공하기 위한 제 1 변조 수단과, 제 2 변조 방식에 따라 페이로드 데이터를 변조하여, 이에 따라 일반적으로 데이터 심볼 스트림을 제공하기 위한 제 2 변조 수단과, 및/또는 제 2 패턴 시퀀스의 심볼들을 데이터 심볼 데이터에 삽입하기 위한 수단을 포함할 수 있다.
하기에서, 일반적으로 상관 방식이 전형적으로 프레임 동기화를 갖는 단일 캐리어 송수신기 시스템에 적용되는 본 발명의 특정 실시예가 도시된다. 하지만, 본 발명은 단일 캐리어 송수신기 시스템에 국한되지 않으며, 또한 예를 들어, 단일 캐리어 검출을 위한 단일 캐리어 직교위상 다이렉트 변환 송수신기, 및/또는 적어도 주파수 에러의 경우에 트레이닝 시퀀스들을 찾기 위한 OFDM 시스템들에 적용될 수 있다.
도 3은 본 발명의 특정 실시예들에 따라 파일롯 검출을 사용하여 프레임 동기화를 갖는 대표적인 단일 캐리어 시스템의 블록도이다. 프레이밍은 일반적으로 주기적으로 삽입된 파일롯 심볼들의 패턴 시퀀스에 기초한다. 파일롯 검출은 일반 적으로 디지털 수신기에서 중요한 과정이며, 종종 프레임 동기화를 담당한다. 그 목적은 일반적으로 수신 데이터에서 패턴 시퀀스의 절대 위치를 찾는 것이다.
도 3에 도시된 바와같이, 송신기에서 Tx(송신기) 파일롯 생성 블록(44)은 전형적으로 파일롯 심볼들의 소정의 패턴 시퀀스를 생성한다. 이 생성은 일반적으로 PRBS(유사 랜덤 이진 시퀀스) 비트 시퀀스 및/또는 추가의 QPSK(직교좌표 위상 편이 방식) 변조에 기초한다. 바꾸어 말하면, 블록(44)에서, 생성된 PRBS 비트 시퀀스들은 일반적으로 QPSK 변조이며, 및/또는 QPSK 변조 IQ(동위상, 직교위상) 파일롯 심볼들이 전형적으로 출력된다. 따라서, 도 4에 도시된 바와같이, 파일롯 심볼들은 모두 일반적으로 동일한 절대 진폭값을 갖지만, 종종 예를 들어, 45°,135°,225°, 및/또는 315°에 의해 위상 관계에서 다를 수 있다. QAM(직교좌표 진폭 변조)/TCM(트레리스 부호화 변조) 변조 블록(45)에서, 페이로드 데이터는 일반적으로 M-어레이 QAM 또는 TCM 변조이며, M-어레이 QAM 또는 TCM 변조된 IQ 페이로드 심볼은 일반적으로 출력된다.
파일롯 멀티플렉싱 블록(46)에서, 파일롯 심볼들은 종종 등거리로 IQ 페이로드 심볼 데이터 스트림으로 삽입되며, 도 5에 도시된 바와같이 전형적으로 조정가능하지만, 일반적으로 페이로드 데이터 심볼들 사이의, 일정한 간격들 PS(파일롯 간격)를 사용한다. 주기적으로 삽입된 파일롯 심볼 패턴 시퀀스는 일반적으로 전송 및/또는 페이로드 데이터의 프레이밍, 프레임 동기화 및/또는 캐리어-주파수 검출 및/또는 위상 부정합에 사용된다. 프레임 길이는 종종 PRBS 길이 및/또는 PS에 의해 정의된다. 안테나(50)를 통한 전송 이전에, 데이터 스트림은 일반적으로 블록 (47)을 통과하여, 샘플 업되고, 삽입(interpolate)되며, 로우 패스 필터링 및 캐리어 주파수로 업-컨버젼된다.
전형적으로 수신기 내의 Rx(수신기) 다운-컨버젼 블록(52)은 일반적으로 안테나(51)에 의해 수신된 IQ 데이터 스트림을 다운-컨버젼하며, 여기서 수신 IQ 데이터 스트림은 일반적으로 페이로드 및/또는 파일롯 심볼 시퀀스를 포함한다. ADC(아날로그/디지털 컨버터)에서, 입력 데이터는 종종 AWGN(부가 백색 가우시안 잡음), 에코, 캐리어-주파수 및 캐리어-위상 부정합과 같은(다만, 이에 국한되지는 않는) 특정한 에러들에 의해 손상된다. 블록(54)에서, 예를 들어, 직각위상, 균형(balance), 바이어스 및/또는 이득뿐만 아니라 예를 들어, IQ 심볼상의 에코에서의 에러는 전형적으로 감소한다. 블록(55)에서, 로우 패스 필터링 및/또는 다운 샘플링이 일반적으로 뒤따른다.
파일롯 결정 블록(40)으로 입력된 IQ 심볼들은 일반적으로 CMA(일정한 모듈러스 알고리즘) 적응성 등화기 및/또는 다른 데이터-보조없는 교정 블록(미도시)에서 사전에 교정된다. 파일롯 결정 블록(40)은 종종 두개의 서브블록들로 나뉘어진다. 제 1 서브블록은 종종 PPO(파일롯 위치 관측) 블록(41)인데, 이는 수신 데이터 스트림상의 파일롯 심볼들의 등거리 위치를 일정하게 식별한다.
PPO 블록(41)은 일반적으로 수신 데이터 스트림에서 삽입된 파일롯 심볼들(파일롯 1 - 파일롯 n)의 등거리 위치를 식별하며, 일반적으로 알려진 파일롯 간격 및/또는 동일한 절대 파일롯 심볼 진폭 지식을 사용한다. 도 6은 PPO 블록(41)의 대표적인 실시예의 예시적 블록도이다. 블록(62)에서, 심볼들(s(n))의 절대값이 일 반적으로 계산된다. 이후에, 일반적으로 블록(62)에 뒤이어서, 일반적으로 파일롯 간격(PS)에 의해 지연된 수신 심볼 진폭 
이 일반적으로 현재 심볼 진폭 
으로부터 감해지며, 일반적으로 블록(65)에 후속하여, 최소 검색이 종종 수행된다.
일반적으로 일정한 파일롯 심볼 진폭 및/또는 균일하게 분포된 데이터 심볼 진폭 때문에, 이 감산 
은 일반적으로 최소 PS 거리를 주기적으로 발생한다. 카운터(61)의 선택을 갖는 블록(63)의 디멀티플렉싱을 고려하면, 파일롯 위치가 일반적으로 최소 결과를 갖는 누산기(64)의 인덱스로서 제공된다. PPO 블록(41)의 강인성은 N개의 연속적인 최소 위치들이 동일하도록 요구함으로써 더 개선될 수 있다.
PPO 블록(41)은 데이터 스트림에 파일롯들을 표시하며, 전형적으로 제 2 서브블록, 예를 들어 파일롯 시퀀스 동기화기 PSS(42)를 가능하게 한다. 바꾸어 말하면, 만일 파일롯 심볼 위치가 PPO 블록(41)에 의해 발견된 경우에, PSS(42)가 일반적으로 인에이블되며, 교정 절차가 일반적으로 시작된다. PSS(42)는 종종 파일롯 결정 블록(40)의 제 2 서브블록이며, 이는 수신 패턴 시퀀스 및/또는 기준 패턴 시퀀스를 일정하게 동기화한다.
PSS(42)의 임무는 일반적으로 도 1 및 2 및 식(4) 내지 (6)에 연관하여 설명된 방식에 따라 파일롯 심볼들의 수신기에서 알려진 기준 패턴 시퀀스(제 1 패턴 시퀀스)와 파일롯 심볼들의 수신 패턴 시퀀스(제 2 패턴 시퀀스)를 상관함으로써 일반적으로 수신 데이터 스트림에서 프레임 구조를 찾는 것이다. 만일 프레임이 발 견된 경우에, PSS는 일반적으로 Rx 파일롯 생성 블록(43)을 가능하게 하는데, 이는 전형적으로 송신기에서 포함된 바와같이 파일롯 심볼들의 동일한 패턴 시퀀스를 생성한다. 생성된 파일롯 심볼 시퀀스는 일반적으로 수신 데이터로 동기화되며, 후속하는 고속 데이터 보조의 에러 검출기 블록(56 및 58)에 의해 사용될 수 있다. 이 블록들은 일반적으로 추가 에러 계산을 위해, 생성된 파일롯 심볼 패턴 시퀀스를 수신 파일롯 심볼 패턴 시퀀스에 비교한다. 고속 교정 블록(56) 이후에, 데이터 심볼들은 일반적으로 블록(57)에서 QAM/TCM 복조를 받게 된다.
상술한 바와같이, 프레임 구조 검출은 전형적으로 DPV(차동 위상 벡터) 시퀀스의 상관에 의해 PSS(42)에서 일정하게 수행되며, 일반적으로 파일롯 심볼들의 수신(s(n)) 및 기준(r(k)) 패턴 시퀀스로부터 계산된다. 파일롯 심볼들의 기준 시퀀스는 도 7에 도시된 바와같이 파일롯 심볼들의 송신 패턴 시퀀스와 동일 길이일 필요가 없다. 하지만, 기준 패턴이 일 프레임에서 다중 검출을 피하기 위해 전체 송신된 패턴 시퀀스에서 단한번 존재하는 것이 상당히 바람직하며 종종 요구된다. 기준 패턴 시퀀스의 길이(Z)는 일반적으로 조정가능하며, 송신기에 포함된 패턴 시퀀스의 길이(P)도 그러하다.
식(4) 내지 (6)과 관련되어 설명된 바와같이, DPV는 두 연속적 파일롯 심볼들의 컨쥬게이트 복소 곱셈으로서 일정하게 제공된다. 이는 일반적으로 파일롯 심볼의 수신 패턴 시퀀스 및/또는 파일롯 심볼의 기준 패턴 시퀀스상에서 수행된다. 수신 데이터의 영구적으로 계산된 DPV 시퀀스는 전형적으로 파일롯 심볼들의 기준 패턴 시퀀스의 DPV 시퀀스와 상관된다. 수신 파일롯 시퀀스와 기준 패턴 시퀀스가 정합하는 경우에, DPV 상관의 절대값은 일반적으로 최대를 발생한다. 프레임 검출은 만일 일정하게 예상된 주기적인 거리에서 검출되는 경우에 일반적으로 성공적이다. 내부 상태 머신은 일반적으로 주기적인 거리로 계산된 정확한 최대 개수를 관찰한다. 바람직한 개수의 연속적인 최대에 도달한 경우에, 수신기 체인에서 하기 블록들(바꾸어 말하면, 도 3의 블록(43,56,57,58))이 일반적으로 가능하게 된다.
무선 송수신기 시스템들에서 종종 주요한 에러들 중 하나인 송신기와 수신기의 캐리어-주파수 부정합의 경우에, DQPSK-기반 파일롯 검출은 종래 기술보다 이 에러에 대한 보다 높은 강인성을 일정하게 보여준다. 게다가, 식(12)에서 알 수 있는 바와같이, 파일롯 검출 블록(40)은 종종 일정한 캐리어 주파수 부정합을 상관 결과의 위상각으로서 전달한다. 동기화된 수신 및/또는 기준 파일롯에 기초하여, IQ 위상 편이의 계산이 전형적으로 가능하게 된다. 더욱이, 데이터-보조의 IQ 진폭 에러 검출기는 일반적으로 이 정보를 사용할 수 있다. 가능한 에러 검출기는 고속-캐리어 주파수, 바이어스, 직교위상, 불균형 및/또는 심볼간 간섭 검출기들을 포함한다(다만, 이에 국한되지는 않는다).
상술한 바와같이, DPV(차동 위상 벡터) 상관에 기초한 교정 기법은 일반적으로 양호한 상관 및/또는 상호상관 특성들을 유지하면서 캐리어-주파수 에러에 매우 강인하다. 송신기/수신기 캐리어-주파수 부정합은 일반적으로 적어도 일정 한계까지는 DPV 기법에 어떤 영향을 미치지 않는데, 이는 일반적으로 파일롯-대-파일롯 차동 위상 정보를 사용하기 때문이다. 상관 결과에서, 에러는 일반적으로 단지 위상 편이로서 보여진다. 절대값, 상관 피크값은 일반적으로 영향받지 않는다. 캐리 어-주파수 에러의 허용가능 범위는 일반적으로 파일롯 검출 블록(40)의 심볼 레이트 입력, PS 및/또는 파일롯-대-파일롯 이상적인 90°위상 편이에 의해 제한된다.
DPV 상관에 기초한 상관 기법은 일반적으로 ASIC(응용-특정 집적 회로) 및/또는 DSP(디지털 신호 처리기)의 소프트웨어에서 구현될 수 있다.
본 발명의 특정 실시예에 따르면, 패턴 시퀀스 검출은 종래 상관 기법에 비교할 때에 매우 높은 캐리어-주파수 부정합을 허용함으로써 종종 개선된다. 게다가, 제 1 및 제 2 패턴 시퀀스들을 동기화하기 위한 동기화 시간은 감소될 수 있다 특히, 수신 데이터 스트림에서 파일롯 심볼들의 패턴 시퀀스 검출은 개선되며, 및/또는 전체 수신기의 동기화 시간은 감소할 수 있다.
하기에서, 종래 상관 기법 및/또는 본 발명의 특정 실시예들의 DPV 상관 기법으로부터 유도된 모의실험 결과가 제공된다.
모의실험 시나리오는 일반적으로 알려진 파일롯 벡터(PV) 상관 방식 및 본 발명의 특정 실시예에 따라 차동 위상 벡터(DPV) 상관 방식에 대해 일반적으로 수행된다. 비교를 위한 모의실험 환경은 일정하게 다음과 같다:
450kHz 까지의 캐리어-주파수 부정합
데이터 변조 방식 QAM16
파일롯 심볼 기준 패턴 시퀀스 길이 = 32 파일롯 심볼들
전송 데이터 스트림에 삽입된 파일롯 심볼 패턴 시퀀스 길이 = 2047
심볼 레이트 fs = 9.425MHz
파일롯 간격 PS = 9
파일롯 심볼 진폭 = 
이 설정들로부터 상관 최대는 일반적으로 주기적 거리에서 보여져야 함을 알 수 있다.
특정 실시예에 따르면, 이상적인 상관 최대값은 PV 상관의 경우에 다음과 같다:
DPV 상관의 경우에, 상관 최대는 일반적으로 다음과 같다:
도 13은 AWGN과 6dB의 SNR(신호 대 잡음비)을 갖는 알려진 PV 상관 방식의 예시적 모의실험 결과를 도시한다. AWGN의 경우에, 교정 최대값은 전형적으로 변한다. 본 발명의 특정 실시예들에 따라 이상적인 교정 결과로 고려되는 것에 관하여, 상관 최대(예를 들어, n=17128,n=35551) 및/또는 다른 상관 결과들(예를 들어, n≠17128, n≠35551) 간의 상관 최대 차이는 일반적으로 잡음의 경우에 감소하지만, 피크들은 일반적으로 잘 검출된다.
도 13에 따르면, 최대는 일반적으로 n=17128 및 n=35551에서 볼 수 있다. 따라서, 주기적 시퀀스가 일반적으로 일정한 주기를 갖는 바람직한 위치들에서 검출된다. 본 발명의 특정 실시예에 따르면, 상관 최대는 예상된 위치에서 일정한 주기로 보여져야 함이 종종 상당히 중요하다.
도 14는 AWGN과 6dB의 SNR을 갖는 차동 위상 벡터 상관 방식에 대한 대표적인 상관 결과를 도시한다. 특정 실시예에 의해 이상적인 경우로 고려되는 것에 비교할 때에, AWGN의 경우에서 상관 최대 차이는 예를 들어, 도 13에 도시된 PV 상관 경우에서와 같이 감소한다. 이에 불구하고, 전형적인 최대 주기뿐만 아니라 전형적인 상관 최대 위치가 양자의 경우에 제공된다.
후속 모의실험 시나리오는 일반적으로 캐리어-주파수 부정합을 포함한다. 파일롯 벡터 상관 방식에 대해 일반적으로 예상되는 최대 동작 범위는 전형적으로 대략 16 내지 18kHz까지 가정된다. 바꾸어 말하면, 캐리어-주파수 부정합 및 AWGN을 갖는 양 방식에 대한 모의실험 결과는 450kHz 까지 제공될 것이다.
오직 캐리어-주파수 부정합의 경우에, PV 상관 결과는 일반적으로 상당히 감소한다. 더욱이, 도 15에 도시된 바와같이, SNR=6db의 추가 AWGN의 경우에, 결과는 일반적으로 다시 감소하지만, 이는 종종 충분한 것이다. 최대 위치들 및 주기는 일반적으로 예상되며, 따라서 전형적으로 바람직한 기능성이 달성된다.
DPV 상관 방식에 대해, 적어도 캐리어-주파수 부정합의 경우에, 상관 최대는 일반적으로 상기 식(4) 내지 (6)과 관련하여 설명한 바와같이 종종 이상적인 경우로서 언급되는 것과 동일하다.
도 16에 도시된 바와같이, 적어도 SNR=6dB에서 AWGN의 경우에, 상관 최대로부터 다른 상관 결과들과의 차이는 전형적으로 감소한다. 적어도 본 예에서, 최대는 예상된 위치 및 주기에 있다. 양 방식의 모의실험 결과의 비교는, DPV 방식이 일반적으로 양호한 성능을 전달하는 것을 보여준다. 피크들은 일반적으로 보다 많 이 검출되며, 및/또는 주파수 에러는 일반적으로 상관 결과에 아무런 영향을 미치지 않는다.
도 17은 6dB의 SNR을 갖는 추가 AWGN을 갖는 21 kHz 캐리어-주파수 부정합의 대표적인 경우에서 PV 방식의 모의실험 결과를 도시한다. 본 예에 따른 상관 최대는 예상된 위치 및 주기에서 발견되지 않는다. 본 예에서 모의실험 결과는, PV 방식 성능이 종종 파일롯 심볼 시퀀스를 찾기에 충분히 효율적이지 않음을 보여준다. 도시된 바와같이, 허용가능 캐리어-주파수 부정합 한계를 초과하였다. 유사한 모의실험 결과는 일반적으로 또한 추가 AWGN 없이 달성된다.
도 18은 본 발명의 특정 실시예에 따라 차동 위상 벡터 방식의 적어도 하나의 이점을 명백하게 도시한다.
심지어 캐리어-주파수 부정합이 놀라울 정도인 450kHz 까지 증가하는 경우에서, AWGN이 있거나 없는 DPV 상관 모의실험 결과는 일반적으로 양호한 성능을 보여준다. 상관 최대 및 주기는 양자의 경우에 일반적으로 예상한 바와 같다. 상관 최대에서 다른 상관 결과들과의 차이는 또한 일반적으로 예상한 바와 같다. 따라서, 모의실험 결과는 일반적으로 보다 높은 캐리어-주파수 부정합을 허용하기 위해 DPV 상관의 이론적으로 계산된 성능을 확인시켜 준다.
특정 실시예에 따르면, 본 발명은 차동 위상 벡터 기반의 파일롯 시퀀스 동기화, 및 이에 따라 파일롯 검출 기법을 제공한다. 본 발명의 특정 실시예들의 적어도 하나의 기법은 종래의 파일롯 벡터 상관 방식과의 비교에 의해 일반적으로 증명되었다.
도 13 내지 18에 도시된 모의실험들은 일반적으로 적어도 파일롯 벡터 방식에 비교한 때에 캐리어-주파수 부정함 및/또는 추가 AWGN의 경우에서 양호한 성능을 예시한다. 공통 캐리어-주파수 부정합의 영향이 계산되었으며, 모의실험에 의해 도시되었다. 차동 위상 정보를 사용함으로써, 프레임 동기화 기법은 전형적으로 일정한 주파수 에러의 경우에 종래의 기법보다 더 양호하게 동작한다. 일정한 주파수 에러의 영향은 일반적으로 완전히 제거된다.
상기 설명은 본 발명의 특정 실시예들의 예시적인 것이며, 본 발명을 제한하는 것으로서 해석되지 않음을 이해해야 한다. 다양한 변형들 및 응용들이 첨부된 청구항들에서 정의된 바와같이 본 발명의 진정한 사상과 범주를 벗어남이 없이 종래기술 분야의 당업자에게 발생할 수 있다.
Claims (21)
- 패턴 시퀀스를 동기화하는 방법에 있어서,제 1 패턴 시퀀스의 심볼들을 상관시켜 제 1 차동 위상 정보 시퀀스를 획득하는 제 1 상관 단계와, 상기 심볼들은 진폭과 위상 정보를 포함하며;제 2 패턴 시퀀스의 심볼들을 상관시켜 제 2 차동 위상 정보 시퀀스를 획득하는 제 2 상관 단계와, 상기 심볼들은 진폭과 위상 정보를 포함하며;상기 제 1 및 제 2 차동 위상 정보 시퀀스들을 상관시켜 상관 결과를 획득하는 제 3 상관 단계와; 그리고상기 획득된 상관 결과에 기초하여 상기 제 1 과 제 2 패턴 시퀀스들 간의 동기화를 결정하는 단계를 포함하는 것을 특징으로 하는 패턴 시퀀스의 동기화 방법.
- 제 1항에 있어서,상기 제 1 상관 단계에서, 상기 제 1 패턴 시퀀스의 소정의 수(Z)의 심볼들은 한번에 두 개씩 상관되며;상기 제 2 상관 단계에서, 상기 제 2 패턴 시퀀스의 1에서 Z까지의 Z개의 심볼들은 한번에 두 개씩 상관되며; 그리고상기 제 2 및 제 3 상관 단계들은 반복되며, 여기서 상기 제 2 상관 단계에서 각 반복(m)에 대해, 상기 소정의 수(Z)의 심볼들은 한 심볼씩 이동하여, 이에 따라 상기 제 2 패턴 시퀀스의 1+m에서 Z+m까지의 Z개의 심볼들이 한번에 두 개씩 상관되는 것을 특징으로 하는 패턴 시퀀스의 동기화 방법.
- 제 1항에 있어서, 상기 제 1 패턴 시퀀스의 심볼들과 상기 제 2 패턴 시퀀스의 심볼들 간의 주파수 정보 부정합에 기인한 위상 정보는 상기 상관 결과에 기초하여 검출되는 것을 특징으로 하는 패턴 시퀀스의 동기화 방법.
- 제 1항에 있어서, 상기 제 2 패턴 시퀀스의 심볼들은 데이터 심볼 스트림에 포함되며, 상기 데이터 심볼 스트림에서의 상기 데이터 심볼들과 다른 방식으로 변조되며,상기 다른 변조에 기초하여 상기 데이터 심볼 스트림에서 상기 제 2 패턴 시퀀스의 심볼들을 검출하는 것을 특징으로 하는 패턴 시퀀스의 동기화 방법.
- 제 1항에 있어서, 상기 결정 단계에서, 송신 디바이스로부터의 상기 제 2 패턴 시퀀스는 수신 디바이스에 의해 수신되며, 상기 제 1 패턴 시퀀스는 적어도 상기 제 2 패턴 시퀀스의 일부를 형성하며, 상기 수신 디바이스에 저장되는 것을 특징으로 하는 패턴 시퀀스의 동기화 방법.
- 제 1항에 있어서, 상기 결정 단계에서, 상기 제 2 패턴 시퀀스는 수신 데이터 심볼 스트림에 포함된 IQ 파일롯 심볼들의 시퀀스를 포함하며, 상기 제 1 패턴 시퀀스는 IQ 파일롯 심볼들의 기준 패턴 시퀀스를 포함하는 것을 특징으로 하는 패턴 시퀀스의 동기화 방법.
- 제 6항에 있어서, 상기 결정 단계에서, 상기 IQ 파일롯 심볼들은 QPSK 변조된 심볼들을 포함하며, 상기 제 2 패턴 시퀀스의 IQ 파일롯 심볼들은 상기 송신 디바이스에서의 데이터 심볼 스트림으로 주기적으로 삽입되는 것을 특징으로 하는 패턴 시퀀스의 동기화 방법.
- 제 1항에 있어서, 상기 결정 단계에서, 상기 제 2 패턴 시퀀스는 트레이닝 시퀀스를 포함하는 것을 특징으로 하는 패턴 시퀀스의 동기화 방법.
- 패턴 시퀀스를 동기화하는 장치에 있어서,제 1 패턴 시퀀스의 심볼들을 상관시켜 제 1 차동 위상 정보 시퀀스를 출력하는 제 1 상관 수단과, 상기 심볼들은 진폭과 위상 정보를 포함하며;제 2 패턴 시퀀스의 심볼들을 상관시켜 제 2 차동 위상 정보 시퀀스를 출력하는 제 2 상관 수단과, 상기 심볼들은 진폭과 위상 정보를 포함하며;상기 제 1 및 제 2 차동 위상 정보 시퀀스들을 상관시켜 상관 결과를 획득하는 제 3 상관 수단과; 그리고상기 획득된 상관 결과에 기초하여 상기 제 1 과 제 2 패턴 시퀀스들 간의 동기화를 결정하는 수단을 포함하는 것을 특징으로 하는 패턴 시퀀스의 동기화 장치.
- 제 9항에 있어서,상기 제 1 상관 수단은 상기 제 1 패턴 시퀀스의 소정의 수(Z)의 심볼들을 한번에 두 개씩 상관시키며;상기 제 2 상관 수단은 상기 제 2 패턴 시퀀스의 1에서 Z까지의 Z개의 심볼들을 한번에 두 개씩 상관시키며; 그리고상기 제 2 및 제 3 상관 수단은 상기 상관 동작들을 반복하며,여기서, 상기 장치는 상기 제 2 상관 단계에서 각 반복(m)에 대해, 상기 소정의 수(Z)의 심볼들이 한 심볼씩 이동하여, 이에 따라 상기 제 2 패턴 시퀀스의 1+m에서 Z+m까지의 Z개의 심볼들이 한번에 두 개씩 상관되게 하는 이동 수단을 포함하는 것을 특징으로 하는 패턴 시퀀스의 동기화 장치.
- 제 9항에 있어서,상기 제 3 상관 수단에 의한 상기 상관 결과 출력으로부터 상기 제 1 패턴 시퀀스의 심볼들과 상기 제 2 패턴 시퀀스의 심볼들 간의 주파수 정보 부정합에 기인한 위상 정보를 검출하는 수단을 더 포함하는 것을 특징으로 하는 패턴 시퀀스의 동기화 장치.
- 제 9항에 있어서, 상기 제 1 패턴 시퀀스를 저장하기 위한 저장 수단을 더 포함하는 것을 특징으로 하는 패턴 시퀀스의 동기화 장치.
- 제 9항 내지 제 12항 중 어느 한 항에 있어서, 데이터 심볼 스트림에서 상기 제 2 패턴 시퀀스의 심볼들을 검출하는 수단을 더 포함하는 것을 특징으로 하는 장치.
- 패턴 시퀀스를 동기화하는 시스템에 있어서,송신 디바이스와 수신 디바이스를 포함하여 구성되며,상기 송신 디바이스는:동기화를 위해 사용될 패턴 시퀀스의 심볼들을 생성하는 수단과; 그리고상기 패턴 시퀀스의 심볼들을 송신하는 송신 수단을 포함하며,상기 수신 디바이스는:기준 패턴 시퀀스의 심볼들을 상관시켜, 제 1 차동 위상 정보 시퀀스를 출력하는 제 1 상관 수단과, 여기서 상기 심볼들은 진폭과 위상 정보를 포함하며;상기 송신 디바이스에 의해 송신된 상기 패턴 시퀀스의 심볼들을 수신하는 수신 수단과;상기 패턴 시퀀스의 수신 심볼들을 상관시켜, 제 2 차동 위상 정보 시퀀스를 출력하는 제 2 상관 수단과, 여기서 상기 심볼들은 진폭과 위상 정보를 포함하며;상기 제 1 과 제 2 차동 위상 정보 시퀀스들을 상관시켜, 상관 결과를 출력하는 제 3 상관 수단과; 그리고상기 상관 결과에 기초하여 상기 수신 패턴 시퀀스와 기준 패턴 시퀀스들 간의 동기화를 결정하는 수단을 포함하는 것을 특징으로 하는 패턴 시퀀스의 동기화 시스템.
- 제 14항에 있어서, 상기 송신 디바이스는:제 1 변조 방식에 따라, 동기화를 위해 사용될 상기 패턴 시퀀스의 데이터를 변조하며. 이에 따라 상기 패턴 시퀀스의 심볼들을 제공하는 제 1 변조 수단과;제 2 변조 방식에 따라 페이로드 데이터를 변조하며, 이에 따라 데이터 심볼 스트림을 제공하는 수단과; 그리고상기 패턴 시퀀스의 심볼들을 상기 데이터 심볼 스트림에 삽입하는 수단을 포함하는 것을 특징으로 하는 패턴 시퀀스의 동기화 시스템.
- 제 15항에 있어서, 상기 제 1 변조 수단은 QPSK 변조 방식에 따라 상기 패턴 시퀀스의 데이터를 변조하며, 상기 제 2 변조 수단은 QAM 또는 TCM 변조 방식에 따라 상기 페이로드 데이터를 변조하는 것을 특징으로 하는 패턴 시퀀스의 동기화 시스템.
- 제 15항에 있어서, 상기 삽입 수단은 QPSK 변조된 심볼들을 주기적으로 상기 QAM 또는 TCM 변조된 데이터 심볼 스트림에 삽입하는 것을 특징으로 하는 패턴 시 퀀스의 동기화 시스템.
- 컴퓨터상에서 실행될 때에, 제 1 항 내지 제 8항 중 어느 한 항에 따라 상기 방법 단계들을 수행하기 위한 소프트웨어 코드 부분들을 포함하는 것을 특징으로 하는 컴퓨터 판독가능 기록매체.
- 삭제
- 제 18항에 있어서, 상기 소프트웨어 코드 부분들은 상기 컴퓨터의 내부 메모리에 직접 로딩가능한 것을 특징으로 하는 컴퓨터 판독가능 기록매체.
- 패턴 시퀀스를 동기화하는 시스템에 있어서,송신 디바이스와 수신 디바이스를 포함하여 구성되며,상기 송신 디바이스는:동기화를 위해 사용될 패턴 시퀀스의 심볼들을 생성하는 심볼 생성기와; 그리고상기 패턴 시퀀스의 심볼들을 송신하는 송신기를 포함하며,상기 수신 디바이스는:기준 패턴 시퀀스의 심볼들을 상관시켜, 제 1 차동 위상 정보 시퀀스를 출력하는 제 1 프로세서와, 여기서 상기 심볼들은 진폭과 위상 정보를 포함하며;상기 송신 디바이스에 의해 송신된 상기 패턴 시퀀스의 심볼들을 수신하는 수신기와;상기 패턴 시퀀스의 수신 심볼들을 상관시켜, 제 2 차동 위상 정보 시퀀스를 출력하는 제 2 프로세서와, 여기서 상기 심볼들은 진폭과 위상 정보를 포함하며;상기 제 1 과 제 2 차동 위상 정보 시퀀스들을 상관시켜, 상관 결과를 출력하는 제 3 프로세서와; 그리고상기 상관 결과에 기초하여 상기 수신 패턴 시퀀스와 기준 패턴 시퀀스들 간의 동기화를 결정하는 제 4 프로세서를 포함하는 것을 특징으로 하는 패턴 시퀀스의 동기화 시스템.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP03015374 | 2003-07-08 | ||
| EP03015374.6 | 2003-07-08 | ||
| US10/657,078 US7412012B2 (en) | 2003-07-08 | 2003-09-09 | Pattern sequence synchronization |
| US10/657,078 | 2003-09-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060036410A KR20060036410A (ko) | 2006-04-28 |
| KR100778919B1 true KR100778919B1 (ko) | 2007-11-22 |
Family
ID=33560757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020057025351A KR100778919B1 (ko) | 2003-07-08 | 2004-07-07 | 패턴 시퀀스의 동기화 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7412012B2 (ko) |
| EP (1) | EP1642410B1 (ko) |
| KR (1) | KR100778919B1 (ko) |
| CN (1) | CN1813438B (ko) |
| WO (1) | WO2005004379A1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7616724B2 (en) * | 2004-09-30 | 2009-11-10 | Alcatel-Lucent Usa Inc. | Method and apparatus for multi-modulation frame synchronization in a digital communication system |
| US8126089B2 (en) * | 2004-09-30 | 2012-02-28 | Alcatel Lucent | Method and apparatus for providing frame synchronization in a digital communication system that supports multiple modulation formats |
| KR101137345B1 (ko) * | 2005-07-03 | 2012-04-23 | 엘지전자 주식회사 | 이동 통신 시스템에서 분산된 파일럿 신호가 포함된 신호를송수신하는 방법 |
| ATE412297T1 (de) | 2005-12-02 | 2008-11-15 | Alcatel Lucent | Mehrträgersignal mit wählbarem pilotmuster |
| EP1793549B1 (en) * | 2005-12-02 | 2008-10-15 | Alcatel Lucent | Digital receiver for FDM signals |
| KR100799539B1 (ko) * | 2006-09-21 | 2008-01-31 | 한국전자통신연구원 | Ｏｆｄｍ 통신망에 있어 이웃 시퀀스간 곱의 자기 상관성이좋은 프리앰블을 이용한 시간 동기 방법 및 이를 이용한주파수 옵셋 추정 방법 |
| KR100891267B1 (ko) * | 2007-01-11 | 2009-03-30 | 성균관대학교산학협력단 | 무선통신시스템을 위한 훈련 시퀀스 |
| FI20075282A0 (fi) * | 2007-04-23 | 2007-04-23 | Nokia Corp | Taajuusvirheen estimointialgoritmi |
| GB2504057A (en) * | 2012-05-11 | 2014-01-22 | Neul Ltd | Frequency error estimation |
| CN107453853B (zh) * | 2016-05-31 | 2020-10-16 | 华为技术有限公司 | 一种导频传输的方法及设备 |
| DE102017206248B3 (de) * | 2017-04-11 | 2018-07-26 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Sender und empfänger und entsprechende verfahren |
| KR101997982B1 (ko) | 2017-10-20 | 2019-07-08 | 김찬호 | 싱글 포트 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4477912A (en) | 1982-02-12 | 1984-10-16 | Arinc Research Corporation | Correlation data communications system |
| US5644591A (en) | 1994-07-29 | 1997-07-01 | Qualcomm Incorporated | Method and apparatus for performing search acquisition in a CDMA communications system |
| EP1005204A2 (en) * | 1998-11-26 | 2000-05-31 | Matsushita Electric Industrial Co., Ltd. | Symbol synchronization in an OFDM receiver |
| WO2000077961A1 (en) * | 1999-06-15 | 2000-12-21 | Samsung Electronics Co., Ltd. | Apparatus and method for achieving symbol timing and frequency synchronization to orthogonal frequency division multiplexing signal |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69106209T2 (de) * | 1990-04-27 | 1995-08-31 | Mitsubishi Electric Corp | Aufsichtsvorrichtung. |
| US5548293A (en) * | 1993-03-24 | 1996-08-20 | Leland Stanford Junior University | System and method for generating attitude determinations using GPS |
| US6047192A (en) * | 1996-05-13 | 2000-04-04 | Ksi Inc. | Robust, efficient, localization system |
| CA2213909C (en) * | 1996-08-26 | 2002-01-22 | Nec Corporation | High quality speech coder at low bit rates |
| US6466840B1 (en) * | 1998-11-03 | 2002-10-15 | The Minster Machine Company | Detailed die process severity analysis and optimization methodology |
| JP4352557B2 (ja) * | 2000-02-02 | 2009-10-28 | ミツミ電機株式会社 | 同期回路 |
| JP2003087218A (ja) * | 2001-06-29 | 2003-03-20 | Matsushita Electric Ind Co Ltd | マルチキャリア送信装置、マルチキャリア受信装置およびマルチキャリア無線通信方法 |
| US7003056B2 (en) * | 2002-07-29 | 2006-02-21 | Freescale Semiconducter, Inc. | Symbol timing tracking and method therefor |
| KR100702456B1 (ko) * | 2004-12-10 | 2007-04-03 | 한국전자통신연구원 | 심벌 동기 검출 방법 및 그 장치 |
-
2003
- 2003-09-09 US US10/657,078 patent/US7412012B2/en not_active Expired - Fee Related
-
2004
- 2004-07-07 CN CN2004800183539A patent/CN1813438B/zh active Active
- 2004-07-07 EP EP04743884A patent/EP1642410B1/en active Active
- 2004-07-07 KR KR1020057025351A patent/KR100778919B1/ko not_active IP Right Cessation
- 2004-07-07 WO PCT/IB2004/002221 patent/WO2005004379A1/en active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4477912A (en) | 1982-02-12 | 1984-10-16 | Arinc Research Corporation | Correlation data communications system |
| US5644591A (en) | 1994-07-29 | 1997-07-01 | Qualcomm Incorporated | Method and apparatus for performing search acquisition in a CDMA communications system |
| EP1005204A2 (en) * | 1998-11-26 | 2000-05-31 | Matsushita Electric Industrial Co., Ltd. | Symbol synchronization in an OFDM receiver |
| WO2000077961A1 (en) * | 1999-06-15 | 2000-12-21 | Samsung Electronics Co., Ltd. | Apparatus and method for achieving symbol timing and frequency synchronization to orthogonal frequency division multiplexing signal |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060036410A (ko) | 2006-04-28 |
| CN1813438A (zh) | 2006-08-02 |
| US7412012B2 (en) | 2008-08-12 |
| WO2005004379A1 (en) | 2005-01-13 |
| US20050008089A1 (en) | 2005-01-13 |
| EP1642410B1 (en) | 2012-10-31 |
| EP1642410A1 (en) | 2006-04-05 |
| CN1813438B (zh) | 2011-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9712316B2 (en) | Reception apparatus, phase error estimation method, and phase error correction method | |
| RU2303856C2 (ru) | Устройство и способ для осуществления пост-бпф коррекции точного сдвига по частоте | |
| JP5546358B2 (ja) | データ処理装置及びデータ処理方法 | |
| US6774829B2 (en) | Apparatus and method for receiving signals including data carriers and pilot carriers modulated by multi-carrier modulation method | |
| US7627049B2 (en) | Sampling frequency offset tracking method and OFDM system using the same | |
| KR100778919B1 (ko) | 패턴 시퀀스의 동기화 | |
| KR20070056881A (ko) | 직교 주파수 다중 접속 시스템에서의 주파수 복원 장치 및방법 | |
| JP2001086092A (ja) | Ｏｆｄｍ通信装置および検波方法 | |
| JP5540733B2 (ja) | 信号処理装置，信号処理方法とそれを有する受信装置 | |
| JP5624527B2 (ja) | シングルキャリア受信装置 | |
| US20080025431A1 (en) | Transmitting apparatus and method, receiving apparatus and method | |
| KR100845416B1 (ko) | 각각의 ｏｆｄｍ 심볼에서의 대칭적 위상 조정에 의한주파수 정정 | |
| US20210184901A1 (en) | Lora advanced receiver | |
| JP4044022B2 (ja) | Ｍｆｓｋ受信システム | |
| JP4597767B2 (ja) | ダイバーシチ受信機のサンプリングクロック制御方法およびダイバーシチ受信機 | |
| JP4520825B2 (ja) | ガードインターバル検出装置およびガードインターバル検出方法、並びに、周波数オフセット検出装置 | |
| RU2423002C1 (ru) | Устройство приема и передачи ofdm-сигналов с повышенной помехоустойчивостью | |
| EP4012933A1 (en) | Lora advanced receiver | |
| JP2001060935A (ja) | 直交周波数分割多重変復調装置及びその方法 | |
| JP5237665B2 (ja) | 同期確立方法、直交周波数分割多重変調方法、通信装置 | |
| JP2005323077A (ja) | 直交周波数分割多重受信装置 | |
| KR20080077845A (ko) | 신호 수신 장치 및 신호 수신 방법 | |
| WO2015045000A1 (ja) | 受信装置および遅延プロファイル生成方法 | |
| JPH08195779A (ja) | バースト復調器 | |
| JP2005269182A (ja) | Ｏｆｄｍ信号受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20121019 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |