KR100766477B1

KR100766477B1 - 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치

Info

Publication number: KR100766477B1
Application number: KR1020060021419A
Authority: KR
Inventors: 송성준; 유회준
Original assignee: 한국과학기술원
Priority date: 2006-03-07
Filing date: 2006-03-07
Publication date: 2007-10-12
Also published as: US7650113B2; US20070211828A1; KR20070091818A

Abstract

본 발명은 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치에 관한 것으로서, 인체를 데이터 전송매질로 사용하는 통신채널에서 출력되는 미약한 광대역 펄스신호를 디지털 신호로 복원할 때 50Ω 임피던스 매칭과 광대역 증폭 및 대칭 문턱전압을 이용한 광대역 대칭 트리거링 기술을 사용하여 저전력이면서 높은 데이터 전송율을 제공하고 단일 신호전극만을 사용하므로 사용이 간편하고 장치를 착용하기에 편리하며 소형화의 이점이 있으며, 신호증폭과 비교기능을 분리함으로써 최대한 수신감도를 낮출 수 있고 외부의 기준 전압의 필요성을 제거하여 소비면적을 줄이는 이점을 가지며 피드백 저항의 간단한 조절로 통신 거리에 따른 수신감도를 쉽게 조절할 수 있는 이점이 있다.

또한, 완전 상보적 폴디드 캐스코드 구조를 갖는 연산증폭기로 구성됨으로써 광대역으로 동작하면서도 소비전력을 줄일 수 있는 이점이 있다.

인체, 전송매체, 광대역, 대칭 트리거링, 저전력, 수신감도

Description

인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치{APPARATUS FOR RECEIVING WIDE BAND PULSE SIGNAL IN COMMUNICATION CHANNEL USING HUMAN BODY}

도 1은 커패시티브 커플링 인터페이스에서 필요로 하는 비교기를 사용한 펄스 수신기의 회로도를 나타낸다.

도 2는 AC 커플드 인터페이스를 위해서 개발한 피드백을 가진 인버터를 사용한 펄스 수신기의 회로도를 나타낸다.

도 3은 디지털 신호를 인체통신 채널인 인체에 인가할 때 수신되는 미약한 펄스 신호를 디지털 신호로 복원하는 방법을 순서대로 도시한 순서도이다.

도 4는 본 발명에 의한 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치를 나타낸 블록구성도이다.

도 5는 본 발명에 의한 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치를 나타낸 회로구성도이다.

도 6은 본 발명에 의한 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치의 입력 임피던스 소신호 등가 모델을 나타낸다.

도 7은 본 발명에 의한 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치의 바이어스 정합회로의 DC 바이어스 생성회로를 나타낸 회로구성도이다.

도 8은 본 발명에 의한 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치에 적용되는 연산증폭기를 나타낸 회로구성도이다.

- 도면의 주요부분에 대한 부호의 설명 -

10, 11 : 비교기 12 : 멀티플렉서

14 : 플립플롭 16 : 샘플링 회로

21 , 22 : 인버터 42 : 바이어스 회로

44 : 광대역 전치증폭기 46 : 슈미트 트리거

48 : 반전버퍼 52 : DC 바이어스 생성회로

54, 56 : 연산증폭기 82 : 소스 플로워 입력단

84 : 저전압 캐스코드 로드

86 : 완전 상보적 폴디드 차동 입력 페어

87 : 이득단

88 : 클래스-AB 출력단

본 발명은 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치에 관한 것으로서, 보다 상세하게는 인체를 데이터 전송매질로 사용하는 통신채널에서 출력 되는 미약한 광대역 펄스신호를 디지털 신호로 복원할 때 50Ω 임피던스 매칭과 광대역 증폭 및 대칭 문턱전압을 이용한 광대역 대칭 트리거링 기술을 사용하여 전력 소모가 작으면서도 고속으로 통신하기 위한 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치에 관한 것이다.

최근에 차세대 PC 또는 착용형 컴퓨팅 시스템에서 인체를 데이터 전송매질로 사용하는 통신채널로 사용하려는 연구가 많이 진행되고 있다.

인체는 염화나트륨 0.9% 농도의 생리식염수와 흡사한 구성성분을 가지며 주파수에 따라 다른 약간의 전도성을 가지기 때문에 전기적 신호의 전송이 가능할 뿐만 아니라 인체가 갖는 저항 성분으로 인해 약 10~20dB 정도의 손실을 가진다.

단일 신호전극과 50Ω 송수신 임피던스를 이용하여 인체에 디지털 신호를 직접 가하면 수신전극에서 감지되는 신호는 DC 오프셋이 없는 양과 음의 크기로 약 5~10ns의 폭을 갖는 펄스 신호로 나타난다. 이는 단일 송수신전극에 대해서 주파수 특성으로 인체가 약 100MHz 대역의 대역통과 필터의 특성을 가지며 송신장치와 수신장치의 접지(GND)가 서로 분리되어 있고 DC 신호를 포함한 10kHz 미만의 신호가 인체를 통해 잘 전송되지 않기 때문이다.

이와 같이 단일 신호전극과 50Ω 송수신 임피던스를 사용할 때 나타나는 인체의 전기적 특성은 PCB 기판상의 capacitive coupled 인터페이스에서 나타나는 특성과 비슷하기 때문에 인체를 데이터 전송매질로 사용하는 통신채널에서도 capacitively 또는 AC coupled 인터페이스에서 쓰이는 수신 방법과 장치를 응용할 수 있다.

따라서, 펄스신호를 디지털 신호로 복원하기 위한 방법과 장치는 PCB 기판에서 칩들간의 고속 데이터 전송을 위해 개발된 capacitively coupled 인터페이스에서 많이 사용되어 왔다.

또한, 최근에는 고속의 메모리 버스 I/O 인터페이스를 위한 캐패시티브 커플링(capacitive coupling) 인터페이스 기술 특허가 Perino에 의해 등록이 되었다.(참고특허: Donald V. Perino, et al., "Integrated Circuit Device Having a Capacitive Coupling Element", U.S. Patent 6,854,030, Feb. 8, 2005, Fig. 15)

여기에 도시된 바와 같이 입력 펄스 신호를 두 개의 비교기(10)(11)를 사용하여 음과 양의 문턱 전압 VRL과 VRH로 비교한 후, 멀티플렉서(12)의 출력신호를 플립플롭(14)의 클럭 신호로 사용하여 비교기(10)(11)의 출력 신호를 차례로 선택하면 디지털 신호로 복원할 수 있다. 그 후, 복원된 디지털 신호는 수신부 클럭 신호로 동작하는 샘플링 회로(16)를 사용하여 수신부 클럭 신호와 위상이 일치된 신호로 바뀐다.

이와 같이 비교기를 사용한 펄스 수신기는 간단한 회로로 구성됨으로써 펄스신호를 디지털 신호로 복원하는데 드는 소비전력이 작지만, 입력 펄스 신호가 DC 바이어스를 가져야 하며 VRL과 VRH 같은 문턱 전압이 추가로 필요하다.

또한, 고속으로 동작하면서 디지털 출력 신호를 내주는 비교기가 필요하고, 비교기가 제한적인 히스테리시스(Hysteresis)를 가지므로 수신감도에 한계를 갖는 다.

따라서, 이러한 수신감도의 한계를 해결하기 위해서 수신감도를 높인 수신기를 사용한 인터페이스 기술이 Luo에 의해서 발표되었다.(참고논문: Lei Luo, et al., "3 Gb/s AC Coupled Chip-to-Chip Communication Using a Low Swing Pulse Receiver", IEEE Journal of Solid-State Circuit, vol. 41, no. 1, pp. 287 ~ 296, January 2006, Fig. 11)

여기에 도시된 바와 같이 AC Coupling은 DC 신호가 전달되지 않으므로 수신기는 자기 바이어스(Self-Bias) 기능을 가져야 하고 입력 펄스 신호를 증폭한 후에 디지털 신호로 변환해야 한다.

이때 두 개의 인버터(21)(22)는 트랜지스터 M₁~M₆로 구성된 부궤환(negative feedback)을 갖는다. 그리고, 트랜지스터 M₁~M₄는 다이오드 형태로 연결이 되어 인버터(21)(22)의 출력의 크기를 제한하고 바이어스 전압을 어느 정도 잡아주는 역할을 한다. 또한, 입력 펄스 신호의 폭이나 크기 또는 데이터 패턴에 무관하게 바이어스 전압을 안정화시키기 위해 트랜지스터 M₅~M₆를 V_DD에 연결하여 일정하고 약한 피드백을 걸어준다. 트랜지스터 M₇~M₉는 차동 증폭기의 입력단을 구성하여 입력 펄스 신호를 더욱 증폭해주며 트랜지스터 M₁₁~M₁₂는 크로스커플드(cross-coupled) PMOS 로드의 역할을 하여 디지털 신호로 복원하기 위해 클럭 신호가 필요 없는 래치로 동작한다. 트랜지스터 M₁₀은 클램핑(clamping) NMOS로서 출력 신호의 진폭을 제한하면서 폭이 좁은 신호도 충분히 래치를 할 수 있게 해준다.

따라서 이와 같은 수신기는 간단한 피드백을 가진 인버터(21)(22)를 사용하여 수신감도를 높이면서 고속으로 펄스 신호를 디지털 신호로 변환할 수 있다.

그러나 차동 입력 신호로 동작을 해야 하므로 인체를 데이터 통신 채널로 사용하여 인체를 단일 전송선으로 사용하는 수신기에서는 사용하기에 부적합하며, 제한적인 피드백 기능과 디지털적으로 동작하는 인버터의 특성상 120mV_pp의 수신감도까지만 동작이 가능한 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 차동 신호 전송과 수신감도의 한계, DC 바이어스와 문턱 전압을 필요로 하는 고속의 비교기의 필요성이라는 종래 기술의 문제점을 해결하기 위해서, 인체를 데이터 전송매질로 사용하는 통신채널에서 출력되는 미약한 광대역 펄스신호를 디지털 신호로 복원할 때 50Ω 임피던스 매칭과 광대역 증폭 및 대칭 문턱전압을 이용한 광대역 대칭 트리거링 기술을 사용하여 전력 소모가 작으면서도 고속으로 통신하기 위한 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치를 제공함에 있다.

상기와 같은 목적을 실현하기 위한 본 발명은 인체를 데이터 전송매질로 전달되어 수신된 광대역의 펄스신호에 대해서 DC 바이어스를 설정해주기 위한 바이어스 회로와, 바이어스 회로에서 DC 바이어스가 설정된 펄스신호에 대해 넓은 범위의 주파수 대역에 걸쳐 높은 전압 이득을 제공하기 위한 광대역 전치증폭기와, 광대역 전치증폭기에서 증폭된 펄스신호를 대칭적인 문턱전압을 사용하여 안정적인 전압상태로 트리거링하기 위한 슈미트 트리거와, 슈미트 트리거에서 트리거링된 펄스신호를 반전시켜 수신된 입력 신호와 위상이 일치된 디지털 신호로 출력하기 위한 반전버퍼로 이루어진 것을 특징으로 한다.

본 발명에서 인체를 데이터 전송매질로 전달되는 광대역의 펄스신호가 수신되도록 하나의 전극만 입력단자에 연결되는 것을 특징으로 한다.

본 발명에서 바이어스 회로의 수신입력 임피던스는 50Ω 인 것을 특징으로 한다.

본 발명에서 인체를 데이터 전송매질로 전달되어 수신되는 입력단자에 직렬로 AC 커플링 커패시터가 더 설치되는 것을 특징으로 한다.

본 발명에서, 바이어스 회로는 DC 바이어스를 생성하는 DC 바이어스 생성회로와, DC 바이어스 생성 회로에 의해서 제어되는 한 쌍의 상보적 소스 플로워와, 소스 플로워의 각 출력 단자 사이에 각각 직렬로 연결되고 중간 단자가 상기 광대역 전치증폭기의 입력 단자에 연결된 풀업 저항 및 풀다운 저항으로 이루어진 것을 특징으로 한다.

본 발명에서 광대역 전치증폭기는 피드백 저항을 조절하여 전압이득을 조절할 수 있는 비반전 연산증폭기로 구성된 것을 특징으로 한다.

본 발명에서, 슈미트 트리거는 광대역 전치증폭기의 출력단자와 - 단자가 연결되고, 동일한 크기의 저항 두 개가 전원 전압과 GND 사이에 연결되며 그 중간 단자가 + 단자와 피드백 저항에 연결되며, 피드백 저항을 조절하여 문턱 전압을 조절하는 반전 연산증폭기로 이루어진 것을 특징으로 한다.

본 발명에서 트리거링된 펄스신호는 50%의 듀티 사이클을 갖는 것을 특징으로 한다.

본 발명에서, 광대역 전치증폭기와 슈미트 트리거의 연산증폭기는 완전 상보적 폴디드 캐스코드 구조를 갖는 것을 특징으로 한다.

본 발명에서 연산증폭기는 소스 플로워 입력단과, 상기 소스 플로워 입력단을 통해 입력된 신호를 증폭하기 위한 완전 상보적 폴디드 차동 입력 페어와 저전압 캐스코드 로드로 구성된 이득단과, 상기 이득단에서 증폭된 신호를 출력하기 위한 클래스-AB 출력단으로 구성된 것을 특징으로 한다.

이와 같이 대칭 문턱 전압을 이용한 광대역 대칭 트리거링 기술은 광대역으로 동작하면서 높은 전압 이득을 가지는 전치증폭기와 고속으로 동작하는 슈미트 트리거를 사용하여 신호 증폭과 신호 비교 기능을 분리함으로써 넓은 주파수 대역에서 1/2 전압의 동일한 간격으로 떨어진 펄스 신호를 양과 음의 문턱 전압으로 디 지털 신호로 트리거링하는 기술로써 본 발명은 인체를 데이터 전송매질로 전달되어 수신된 펄스 신호를 충분히 증폭을 한 후 자체적으로 생성된 대칭적인 문턱 전압을 조절함으로써 양과 음의 펄스 신호를 트리거링하여 디지털 신호로 변환하여 수신함으로써 전치증폭기가 허용되는 범위에서 최대한 수신감도를 낮출 수 있고 통신거리에 따라 최적의 수신감도를 제공할 수 있으며, 광대역으로 동작하기 때문에 데이터 전송율에 상관없이 낮은 소비전력으로 높은 데이터 전송율을 갖게 된다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 내에서 많은 변형이 가능할 것이다.

먼저, 단일 신호전극과 50Ω 송수신 임피던스를 가지는 인터페이스를 인체통신 채널에 적용하면 인체는 약 100MHz의 대역을 가지는 대역 통과 필터로 동작하고 인체 내의 저항 성분과 송수신 사이에 GND 경로가 존재하지 않고 서로 분리되어 있는 인터페이스 특성 때문에 약 50~60dB의 손실을 갖고 DC 신호가 전달되지 않는 전기적 특성을 갖는다.

이와 같이 인체와 인체에 적용한 인터페이스의 전기적 특성 때문에, 인체에 50Ω 송신 임피던스의 단일 송신전극 인터페이스를 사용하여 디지털 신호를 직접 인가하면(S31), 인체통신 채널을 통해 전송(S32)되어 인체통신 채널의 출력 신호, 정확히 말하면, 인체와 접촉되어 있는 50Ω 수신 임피던스의 단일 수신전극 인터페이스에서 수신된 신호는 진폭이 10mV_pp보다 작은 매우 미약한 펄스 신호가 된다. 또한 DC 바이어스가 0이고 펄스폭이 약 5-10ns 정도인 광대역의 양과 음의 펄스 신호로 나타난다(S33).

이러한 펄스신호를 디지털 신호로 복원하기 위한 방법으로 본 발명에서는 광대역 대칭 트리거링 기술을 적용하여 수신된 펄스 신호를 트리거링하는데 문제가 없도록 광대역으로 증폭한 후(S34), 대칭 문턱 전압을 사용하여 대칭적으로 트리거링을 한다(S35).

그리고 트리거링된 신호를 반전을 하면 50%의 듀티 사이클(duty cycle)을 갖는 디지털 신호로 복원할 수 있게 된다(S36).

이와 같은 수신방법은 인체 통신채널에서 낮은 전력 소모로 고속의 데이터 통신이 가능한 I/O 시그널링을 제공하기도 한다.

여기에 도시된 바와 같이 본원발명에 의한 수신장치는 광대역 펄스 수신기의 아날로그 프런트 엔드의 역할을 한다. 아날로그 프런트 엔드에서 광대역 대칭 트리거링 기술을 적용하기 위해서 인체를 이용한 통신채널에서의 광대역 펄스신호 수신 장치는 바이어스 회로(42)와, 광대역 전치증폭기(44)와, 슈미트 트리거(46)와, 반전버퍼(48)로 구성된다.

이때, 바이어스 회로(42)는 인체를 데이터 전송매질로 전달되어 수신된 광대역의 펄스 신호에 대해서 고속 인터페이스에 적합한 50Ω 정합을 제공하고 입력 신호의 DC 바이어스를 설정해준다.

또한, 광대역 전치증폭기(44)는 넓은 범위의 주파수 대역에 대해서 높은 전압 이득을 제공하며, 슈미트 트리거(46)는 고속으로 동작이 가능하고 대칭적인 문턱 전압을 사용하여 안정적인 전압 상태로 트리거링한다.

이때, 트리거링된 신호는 내부적으로 생성한 대칭적인 문턱 전압을 사용하기 때문에 50%의 듀티 사이클을 갖는다.

그리고, 반전버퍼(48)는 신호를 반전시켜 수신된 입력 신호와 위상이 일치된 디지털 신호를 얻기 위해 사용된다.

먼저, 인체를 데이터 전송매질로 전달되어 수신된 펄스 신호가 DC 영역의 낮은 주파수 대역에서는 거의 존재하지 않고 인체와 수신장치 사이에 전도성 전류의 흐름을 완전 차단시키며 인체의 DC 퍼텐셜 변화와 상관없이 입력 신호의 DC 바이어스를 안정하게 잡아주기 위한 바이어스 회로(42)는 AC 커플링 커패시터 C_IN을 단일 수신전극, 즉 본 발명에서 인체를 데이터 전송매질로 전달되는 광대역의 펄스신호가 수신되도록 하나의 전극만 연결된 입력단자에 직렬로 연결한다.

이때 수신입력 임피던스를 R_IN이라고 하면, 낮은 3dB 주파수 f_L-3dB는,

으로 결정된다.

이때 인체 통신채널의 주파수 특성은 10kHz ~ 100MHz에서 -5dB이상의 신호 전력을 가지므로 주파수 f_L-3dB는 10kHz이상의 크기를 가지면 충분하다.

그러나 수신입력 임피던스 R_IN이 50Ω으로 너무 작은 값으로 정해져 있고 실제로 수신된 펄스신호의 전력은 1MHz이상의 주파수 영역에서 주로 존재하므로, AC 커플링 커패시터 C_IN의 값을 줄이기 위해서 주파수 f_L-3dB가 대략 1MHz이상이 되도록 AC 커플링 커패시터 C_IN의 값을 결정하면 된다.

따라서, 바이어스 회로(42)는 DC 바이어스 생성 회로(52)에 의해서 제어되는 한 쌍의 상보적 소스 플로워(Source Follower: I_BP-M_P,I_BN-M_N)와 풀업(Pull-Up) 저항 R_P와 풀다운(Pull-Down) 저항 R_N으로 구성된다.

즉, 바이어스 회로(42)는 DC 바이어스를 생성하는 DC 바이어스 생성회로(52)와, DC 바이어스 생성 회로(52)에 의해서 제어되는 한 쌍의 상보적 소스 플로워(I_BP-M_P,I_BN-M_N)와, 소스 플로워(I_BP-M_P,I_BN-M_N)의 각 출력단자 사이에 각각 직렬로 연 결되고 중간 단자가 광대역 전치증폭기(44)의 입력단자에 연결된 풀업 저항 R_P 및 풀다운 저항 R_N 으로 이루어진 것을 특징으로 한다.

따라서 인체를 데이터 전송매질로 전달되어 수신된 신호가 대칭적인 양과 음의 펄스 신호로 나타나기 때문에 양과 음의 펄스 신호에 대해서 동일한 조건의 수신입력 임피던스 50Ω과 바이어스를 제공하기 위해 바이어스 회로(42)도 역시 대칭적으로 구성되어 있다.

이 등가 모델에서 수신입력 임피던스 R_IN은,

으로 표현할 수 있다.

여기서, r_oP, r_oN은 전류 전원 I_BP과 I_BN의 각각의 출력 임피던스이고, g_mP, g_mN은 트랜지스터 M_P와 M_N의 각각의 트랜스컨덕턴스를 나타낸다.

만약 R_P=R_N=R이고, g_mP=g_mN=g_m이면, 수신된 펄스 신호의 DC 바이어스 값은 전원 전압 V_DD의 1/2이 되고 수신입력 임피던스 R_IN은 다시

으로 간단하게 표현할 수 있다.

이때, 바이어스 회로(42)의 수신입력 임피던스가 50Ω을 가지기 위해서는 R_IN의 값이 50Ω이어야 한다.

따라서 R의 값을 0으로 하면, g_m의 값은 0.01이 되고 R_IN의 값이 50Ω이 된다.

그러나 도 5에서 R_P=R_N의 값이 0이면, AC 커플링 커패시터 C_IN이 각 소스 플로워의 출력단자에 바로 연결이 되므로, 수신된 펄스신호 크기의 변화가 소스 플로워의 출력에 직접적으로 영향을 주기 때문에 각 트랜지스터의 드레인-소스 간의 전압(V_DS)이 바뀌게 되고 결국 소스 플로워의 I_BP와 I_BN의 값의 변화를 일으킨다. 이는 트랜지스터 M_P와 M_N의 g_m값이 바뀌어 R_IN의 변화를 초래하게 되고, 그 반대로 소스 플로워의 전원 전압에서 발생되는 노이즈가 수신된 펄스 신호에 바로 영향을 줄 수 있다.

따라서 R의 값이 0이 되면, R_IN의 변화가 심해지고 PSRR(Power Supply Rejection Ratio: 전원 노이즈에 대한 민감도를 나타내는 척도)이 나빠지는 반면, R의 값을 증가시키면, g_m의 값도 커져야 한다. 하지만, g_m의 값이 커지면 I_BP와 I_BN의 값이 커져야 하고 따라서 트랜지스터 M_P와 M_N의 크기가 증가하여 소비전력과 소모면적이 증가한다는 단점을 가진다. 따라서 R과 g_m의 관계를 고려하여 적합한 값을 선택하는 것이 중요하다.

여기에서 R_BIAS의 값에 따라 V_BP과 V_BN의 값이 변하므로 원하는 전류 전원의 바이어스 값의 선택이 가능하다.

또한, 도 5에 도시된 바와 같이 광대역 전치증폭기(44)는 무한대의 입력 임피던스를 갖기 위해서 피드백 저항을 조절하여 전압이득을 조절할 수 있는 저전력 광대역 비반전 연산증폭기(54)로 구성되며, 전압 이득 A_v는 다음의 식으로 표현할 수 있다.

이 식에서 알 수 있듯이, 피드백 저항 R₂의 값을 조절함으로써 간단하게 전압 이득을 조절할 수 있다.

이때, 광대역 전치증폭기(44)의 입력 신호의 바이어스 값이 전원 전압 V_DD의 1/2에 해당되므로 R₂의 다른 한 쪽도 전원 전압 V_DD의 1/2에 해당되는 기준전압 V_REF를 인가해준다.

본 발명에 의한 수신장치의 동작 주파수 대역의 범위를 f_L-3dB~ f_H-3dB라고 하면, f_L-3dB는 앞서 설명했듯이 AC 커플링 커패시터 C_IN과 수신입력 임피던스 R_IN에 의해서 결정이 되고 높은 3dB 주파수 f_H-3dB는 광대역 전치증폭기(44)의 3dB 주파수로 결정된다.

즉, 연산증폭기(54)의 DC 전압 이득을 A_o, 3dB 주파수를 f_o-3dB, 피드백 루프의 이득을 b라고 하면, f_H-3dB는 다음의 식에 의해서 결정된다.

이 때, 높은 전압 이득을 얻기 위해서 R₂와 R₁의 비를 증가시키면 f_H-3dB는

으로 표현될 수 있다.

이 식에 의해서, 높은 전압 이득과 넓은 동작 주파수 대역은 서로 상반되는 관계를 가짐을 알 수 있다.

따라서 수신된 펄스신호의 전력은 200MHz이하의 주파수 영역에서 주로 존재 하므로 f_H-3dB가 200MHz가 되도록 최대 전압 이득을 결정하고 그 이하의 값에서 전압 이득을 조절하면 된다.

또한, 슈미트 트리거(46)는 광대역 전치증폭기(44)의 출력단자와 - 단자가 연결되고, 동일한 크기의 저항 R₃, R₄두 개가 전원 전압과 GND 사이에 연결되며 그 중간 단자가 + 단자와 피드백 저항 R₅에 연결되며, 피드백 저항 R₅를 조절하여 문턱 전압을 조절하는 반전 연산증폭기(56)로 구성할 수 있다.

따라서 3개의 저항 R₃, R₄, R₅로 구성되어 있는 슈미트 트리거(46)는 광대역 전치증폭기(44)의 출력 신호의 DC 바이어스가 1/2V_DD이기 때문에 R₃과 R₄의 값을 같게 할 경우 고속으로 동작하면서 1/2V_DD를 중심으로 대칭적인 양과 음의 문턱 전압을 내부적으로 생성할 수 있고 피드백 저항 R₅에 의해서 간단하게 문턱 전압을 조절할 수 있다.

또한, 대칭적인 트리거링으로 50% 듀티 사이클을 가진 디지털 신호로 복원할 수 있다.

따라서 종래 기술의 문제점인 외부 기준 전압의 필요성을 제거할 수 있으며, 슈미트 트리거(46)의 양과 음의 문턱 전압 V_TH, V_TL은 다음과 같이 결정된다.

이 식에 의해서, 수신장치의 수신감도 (V_RX)_min 는

이다.

단, R₃=R₄에 의해서 대칭적인 문턱 전압을 가지므로 V_TH+V_TL=V_DD가 성립한다.

따라서 본 발명에 의한 광대역 펄스신호 수신장치의 수신감도는 광대역 전치증폭기(44)의 전압 이득과 슈미트 트리거(46)의 대칭 문턱 전압을 조절함으로써 최대한 수신감도를 낮출 수 있다.

예를 들면, 1V의 전원 전압에 대해서, 50V/V의 전압 이득을 가진 광대역 전치증폭기(44)와 300mV의 문턱 전압 범위를 가지면, V_DD=1V, V_TH=650mV, A_V=50V/V이므로, 수신감도는 (V_RX)min은 3mV이다. 따라서 종래 기술의 문제점인 수신감도의 한계를 해결할 수 있는 최소의 수신감도를 제공한다.

또한, R₂와 R₅의 값을 조절함으로써 통신 거리에 따라 최적의 수신감도를 제공할 수 있게 된다.

위에서 슈미트 트리거(46)에서 사용되는 연산증폭기(56)는 슈미트 트리거(46)의 입력 신호도 100MHz이상의 광대역에서 동작하기 때문에 설계의 편리성을 위해 광대역 전치증폭기(44)에서 사용되는 연산증폭기(54)는 동일한 구조의 연산증폭기를 사용한다.

그런데, 이와 같은 연산증폭기(54)(56)는 100MHz이상의 광대역에서 동작해야 하므로 소비전력이 증가할 수 있기 때문에 소비전력이 작으면서도 광대역으로 동작할 수 있도록 도 8에 도시된 회로 구성도에서와 같이 완전 상보적 폴디드 캐스코드(Fully Complementary Folded Cascode) 구조를 갖도록 설계하여 수신된 입력신호가 양과 음의 펄스 신호를 가지므로 대칭적인 동작을 위해서 전체적으로 완전 상보적인 구조를 갖도록 구성한다.

여기에 도시된 바와 같이 연산증폭기는 소스 플로워 입력단(82)과, 소스 플로워 입력단(82)을 통해 입력된 신호를 증폭하기 위한 완전 상보적 폴디드 차동 입력 페어(84)와 저전압 캐스코드 로드(86)로 구성된 이득단(87)과, 이득단(87)에서 증폭된 신호를 출력하기 위한 클래스-AB 출력단(88)으로 이루어진다.

일반적으로 아날로그 회로의 소비전력은 전원 전압에 비례하므로, 전원 전압을 낮추면 소비전력을 줄일 수 있다. 따라서 낮은 전원 전압에서 동작하면서 높은 전압 이득을 얻기 위해 이득단(87)을 두 단으로 분리하고 저전압 폴디드 캐스코드 구조를 사용한다. 낮은 전원 전압에서는 각 트랜지스터에서 필요로 하는 오버드라이브 전압(overdrive voltage, (V_DS)_SAT=V_GS-V_TH)이 충분이 크지 않기 때문에, 차동 입력 페어(Differential Input Pair)에서 필요한 오버드라이브 전압을 충분히 크게 하고 면적을 줄이기 위한 방법으로, 입력단(82)은 입력 전압 바이어스를 높이거나 낮출 수 있는 소스 플로워로 구성된다. 대칭적인 출력 신호를 내주면서 저전력에서 높은 슬류율(Slew Rate)을 제공하기 위해 출력단(88)은 클래스-AB 타입으로 구성된다.

마지막으로 슈미트 트리거(46)가 위상을 반전을 시켜서 입력 펄스신호를 트리거링하기 때문에 충분한 크기의 구동 능력을 가진 반전버퍼(48)를 사용하여 수신된 펄스신호를 위상이 일치된 디지털 신호로 복원하게 됨으로써 인체를 데이터 전송 매질로 사용하는 통신 채널에서 낮은 전력 소모로 고속의 광대역 펄스 신호를 디지털 신호로 복원할 수 있게 된다.

상술한 바와 같이 본 발명은 인체를 데이터 전송매질로 사용하는 통신채널에서 출력되는 미약한 광대역 펄스신호를 디지털 신호로 복원할 때 50Ω 임피던스 매칭과 광대역 증폭 및 대칭 문턱전압을 이용한 광대역 대칭 트리거링 기술을 사용하여 저전력이면서 높은 데이터 전송율을 제공하고 단일 신호전극만을 사용하므로 사용이 간편하고 장치를 착용하기에 편리하며 소형화의 이점이 있다.

또한, 광대역 대칭 트리거링 기술을 통해 신호증폭과 비교기능을 분리함으로써 최대한 수신감도를 낮출 수 있고 외부의 기준 전압의 필요성을 제거하여 소비면 적을 줄이는 이점을 가지며 피드백 저항의 간단한 조절로 통신 거리에 따른 수신감도를 쉽게 조절할 수 있는 이점이 있다.

Claims

인체를 데이터 전송매질로 전달되어 수신된 광대역의 펄스신호에 대해서 DC 바이어스를 설정해주기 위한 바이어스 회로와,

상기 바이어스 회로에서 DC 바이어스가 설정된 펄스신호에 대해 넓은 범위의 주파수 대역에 걸쳐 높은 전압 이득을 제공하기 위한 광대역 전치증폭기와,

상기 광대역 전치증폭기에서 증폭된 펄스신호를 대칭적인 문턱전압을 사용하여 안정적인 전압상태로 트리거링하기 위한 슈미트 트리거와,

상기 슈미트 트리거에서 트리거링된 펄스신호를 반전시켜 수신된 입력 신호와 위상이 일치된 디지털 신호로 출력하기 위한 반전버퍼

로 이루어진 것을 특징으로 하는 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치.
제 1항에 있어서, 인체를 데이터 전송매질로 전달되는 광대역의 펄스신호가 수신되도록 하나의 전극만 입력단자에 연결되는 것을 특징으로 하는 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치.
제 1항에 있어서, 상기 바이어스 회로의 수신입력 임피던스는 50Ω 인 것을 특징으로 하는 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치.
제 1항에 있어서, 상기에서 인체를 데이터 전송매질로 전달되어 수신되는 입력단자에 직렬로 AC 커플링 커패시터가 더 설치되는 것을 특징으로 하는 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치.
제 1항 또는 제 3항에 있어서, 상기 바이어스 회로는

DC 바이어스를 생성하는 DC 바이어스 생성회로와,

상기 DC 바이어스 생성 회로에 의해서 제어되는 한 쌍의 상보적 소스 플로워와,

상기 소스 플로워의 각 출력 단자 사이에 각각 직렬로 연결되고 중간 단자가 상기 광대역 전치증폭기의 입력 단자에 연결된 풀업 저항 및 풀다운 저항

으로 이루어진 것을 특징으로 하는 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치.
제 1항에 있어서, 상기 광대역 전치증폭기는 피드백 저항을 조절하여 전압이득을 조절할 수 있는 비반전 연산증폭기로 구성된 것을 특징으로 하는 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치.
제 1항에 있어서, 상기 슈미트 트리거는

상기 광대역 전치증폭기의 출력단자와 - 단자가 연결되고, 동일한 크기의 저 항 두 개가 전원 전압과 GND 사이에 연결되며 그 중간 단자가 + 단자와 피드백 저항에 연결되며, 피드백 저항을 조절하여 문턱 전압을 조절하는 반전 연산증폭기로 이루어진 것을 특징으로 하는 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치.
제 1항에 있어서, 상기에서 트리거링된 펄스신호는 50%의 듀티 사이클을 갖는 것을 특징으로 하는 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치.
제 6항 또는 제 7항에 있어서, 상기 광대역 전치증폭기와 상기 슈미트 트리거의 상기 연산증폭기는 완전 상보적 폴디드 캐스코드 구조를 갖는 것을 특징으로 하는 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치.
제 9항에 있어서, 상기 연산증폭기는

소스 플로워 입력단과,

상기 소스 플로워 입력단을 통해 입력된 신호를 증폭하기 위한 완전 상보적 폴디드 차동 입력 페어와 저전압 캐스코드 로드로 구성된 이득단과,

상기 이득단에서 증폭된 신호를 출력하기 위한 클래스-AB 출력단

으로 구성된 것을 특징으로 하는 인체를 이용한 통신채널에서의 광대역 펄스신호 수신장치.