KR100764327B1 - 실리콘 웨이퍼의 제조방법 - Google Patents

실리콘 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR100764327B1
KR100764327B1 KR1020027011485A KR20027011485A KR100764327B1 KR 100764327 B1 KR100764327 B1 KR 100764327B1 KR 1020027011485 A KR1020027011485 A KR 1020027011485A KR 20027011485 A KR20027011485 A KR 20027011485A KR 100764327 B1 KR100764327 B1 KR 100764327B1
Authority
KR
South Korea
Prior art keywords
heat treatment
silicon wafer
wafer
oxygen
gas
Prior art date
Application number
KR1020027011485A
Other languages
English (en)
Other versions
KR20030042438A (ko
Inventor
고바야시노리히로
아키야마쇼지
다마쓰카마사로
시노미야마사루
마쓰모토유이치
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20030042438A publication Critical patent/KR20030042438A/ko
Application granted granted Critical
Publication of KR100764327B1 publication Critical patent/KR100764327B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/08—Preparation of the foundation plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

실리콘 웨이퍼에 대하여, Ar어닐로 대표되는 불활성가스분위기에 의한 열처리를 실시하여 웨이퍼 표층부의 성장(Grown-in)결함을 소멸시킴과 동시에, 웨이퍼표면의 헤이즈나 마이크로러프니스의 열화가 생기지 않은 열처리를 사용한 실리콘 웨이퍼의 제조방법을 제공한다. 실리콘 웨이퍼를 불활성가스분위기하에서 열처리하는 공정을 가진 실리콘 웨이퍼의 제조방법에 있어서, 해당 불활성가스분위기하에서의 열처리후의 실리콘 웨이퍼를 외기(外氣)와 접촉시키는 것 없이 열처리로의 반응관의 외부에 꺼내는 것이 가능한 퍼지 박스를 사용하여, 해당 퍼지 박스를 질소와 산소의 혼합가스 또는 100% 산소가스로 충전하여, 해당 열처리후의 실리콘 웨이퍼를 해당 퍼지 박스 속에 꺼내도록 하였다.

Description

실리콘 웨이퍼의 제조방법{METHOD FOR MANUFACTURING SILICON WAFER}
본 발명은, 실리콘 웨이퍼(이하, 간단히 웨이퍼라고 하는 경우가 있다)의 표층부의 성장(Grown-in)결함을 소멸시키고 또한 웨이퍼표면의 헤이즈(Haze)나 마이크로러프니스 (Microroughness)의 열화가 생기지 않는 열처리를 사용한 실리콘 웨이퍼의 제조방법에 관한 것이다.
CZ실리콘 웨이퍼에는 COP(Crystal Originated Particle)나 산소석출물 등의, 소위 성장(Grown-in)결함이라고 불리는 결정결함이 존재하는 것이 알려져 있지만, 그 웨이퍼 표면 근방의 성장(Grown-in)결함을 소멸시키는 방법으로서 수소분위기에서 하는 열처리(이하, 수소어닐이라고 부르는 경우가 있다)가 제안되어 있다. 이 열처리는, 1000℃ 이상의 고온에서 수소를 사용할 필요가 있기 때문에, 안전면에서의 대책이 필요하고, 통상의 개방로(예를 들면 횡형로와 같이, 로구(爐口)측이 밀폐되어 있지 않은 로)에서는 처리를 할 수 없기 때문에, 기밀성을 높이기 위한 시일구조나 폭발시의 대책으로서 방폭설비를 구비시킬 필요가 있어, 매우 비용이 상승하고 있었다.
한편, 최근에는 아르곤분위기에서 하는 열처리(이하, Ar어닐이라고 부르는 경우가 있다)에서도 수소어닐과 동등하게 성장(Grown-in)결함을 소멸시킬 수 있는 것을 알게 되었다. Ar어닐은 폭발성이 없기 때문에, 수소와 비교하면 안전하지만, 안전하게 조업을 행할 수 있는 반면, 실리콘 웨이퍼에 대하여 특징적인 행동을 일으키는 것이 알려져 있다. 그 일례로서 Ar어닐을 한 웨이퍼의 표면에는 미소한 피트(Pit)가 형성되기 쉬운 것을 들 수 있다.
이것은 원료가스중에 포함되는 극소량의 불순물로서의 산소나 수분, 혹은 열처리공정중이나 웨이퍼를 꺼낼 때에 반응관의 로구로부터 말려 들어가는 외기중의 산소나 수분에 의해 산화막이 형성되어, 그 산화막과 실리콘(Si)이 SiO2 + Si -> 2SiO 라는 반응을 일으켜 결과적으로 Si가 에칭되어 그 부분이 피트로서 관찰되는 것이다. 이 피트가 웨이퍼표면의 국소적인 면거칠기(마이크로러프니스(Microrough ness)) 및 긴 주기적인 면거칠기(헤이즈(Haze))를 악화시키는 원인이 되고 있다. 이렇게, Ar가스는 미량의 불순물이나, 온도 불균일 등의 미소한 환경의 변화에 대하여 민감하기 때문에, 취급이 어렵다고 하는 단점이 존재한다.
이러한 Ar어닐에 있어서의 웨이퍼표면의 면거칠기를 열화시키지 않는 방법으로서, 원료가스의 수분농도를 저감하는 것 외에, Ar어닐후에 열처리로(熱處理爐)로부터 웨이퍼를 꺼내기 전에, 산소분위기 또는 질소분위기에서 처리함으로써 에칭되지 않은 피막을 형성하는 방법이 제안되어 있다(일본 특개평5-299413호 공보).
그러나, 상기 공보중에 서술되어 있는 바와 같이, 1000도 이상에서 질소처리하면 질화막이 생성하지만, 1000도 이상에서 생성된 질화막은 통상의 자연산화막과 비교하여 HF에 의한 에칭속도는 매우 느리고, 또한 SC1(NH4OH/H2O2/H2 O의 혼합용액) 이나 SC2(HCl/H2O2/H2O의 혼합용액) 등의 세정으로는 용이하게 에칭되지 않기 때문에, 다음 공정에서의 열처리에 영향을 준다. 더구나, 질화막은 산화막에 비하여 유전율이 크고, 바꾸어 말하면 정전용량이 크기 때문에, 전하를 가진 파티클이 부착하기 쉽고, 한번 부착한 파티클은 제거하기 어려워진다. 이것이 표면에 질화막이 성장한 경우의 결점이다.
한편, Ar어닐후의 웨이퍼를 꺼내기 전에, Ar가스로부터 산소가스로 바꾸는 경우에 있어서도, 미소한 피트가 발생하기 쉽다. 그것은, Ar가스중에 일정량 이상의 산소가 존재하지 않으면(바꿔 말하면, 어떤 일정량 이하의 산소농도), 산화막이 형성된 영역이,
SiO2 + Si -> 2SiO
의 반응을 일으켜 에칭을 일으켜 버리기 때문이다. 이 현상은, 가스를 Ar에서 산소로 바꿀 때에, 과도적인 현상으로서 반드시 일어난다. Ar를 진공펌프로 흡인하고 나서 산소를 도입하여도 산소의 분압이 일정 이하인 경우에는 에칭이 일어나 버린다.
또한, Ar가스로부터 산소가스로 바꾸는 경우에 에칭에 의한 피트가 발생하기 쉽다고 하는 문제는, Ar어닐 뿐만 아니라, 다른 불활성가스분위기 혹은 폭발한계 (4%)이하의 수소를 함유하는 불활성가스분위기(이하, 이들을 간단히 불활성가스분위기라고 총칭한다)를 사용한 어닐에 있어서도 발생하는 문제이다. 피트가 발생하면, 동시에 웨이퍼표면의 헤이즈나 마이크로러프니스가 나빠진다. 더욱이, 마이크로러프니스는 산화막 내압(耐壓) 및 MOS구조의 트랜지스터의 산화막 바로 아래의 전자 및 홀의 이동도에 영향을 주는 것이 알려져 있다.
특히 MOS 트랜지스터의 구동주파수가 높아지면 그에 부수하여 캐리어(전자 및 홀)의 이동도를 향상시킬 필요가 있다. 또한, 피트가 있으면 그 부분에서 전계집중이 일어나 누설전류(Leak current)의 증가 및 산화막 내압(耐壓)의 열화가 일어난다. 이러한 사정에 의해, Ar어닐한 웨이퍼의 피트를 감소시켜, 헤이즈나 마이크로러프니스를 향상시킬 필요가 있다.
그래서, 본 발명은, 상기한 종래 기술의 문제점을 감안하여 이루어진 것으로, 실리콘 웨이퍼에 대하여, Ar어닐로 대표되는 불활성가스분위기에 의한 열처리를 실시하여 웨이퍼 표층부의 성장(Grown-in)결함을 소멸시킴과 동시에, 웨이퍼표면의 헤이즈나 마이크로러프니스의 열화가 생기지 않은 열처리를 사용한 실리콘 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명의 실리콘 웨이퍼의 제조방법의 제 1 형태는, 실리콘 웨이퍼를 불활성가스분위기하에서 열처리하는 공정을 가진 실리콘 웨이퍼의 제조방법에 있어서, 해당 불활성가스분위기하에서의 열처리후의 실리콘 웨이퍼를 외기와 접촉시키는 것 없이 열처리로의 반응관의 외부에 꺼내는 것이 가능한 퍼지 박스를 사용하여, 해당 퍼지 박스를 질소와 산소의 혼합가스 또는 100% 산소가스로 충전하여, 해당 열처리후의 실리콘 웨이퍼를 해당 퍼지 박스 속에 꺼내는 것을 특징으로 한다.
본 발명의 실리콘 웨이퍼의 제조방법의 제 2 형태는, 실리콘 웨이퍼를 불활성가스분위기하에서 열처리하는 공정을 가진 실리콘 웨이퍼의 제조방법에 있어서, 해당 불활성가스분위기하에서의 열처리후에 해당 실리콘 웨이퍼를 열처리로의 반응관의 외부로 꺼낼 때에, 질소와 산소의 혼합가스 또는 100% 산소가스를 상기 실리콘 웨이퍼에 내뿜으면서 꺼내는 것을 특징으로 한다.
본 발명의 실리콘 웨이퍼의 제조방법의 제 3 형태는, 실리콘 웨이퍼를 불활성가스분위기하에서 열처리하는 공정을 가진 실리콘 웨이퍼의 제조방법에 있어서, 해당 불활성가스분위기하에서의 열처리에 있어서의 열처리로의 배기압 P(mmH2O)과 가스유량 F(SLM)의 관계가 아래의 식(1)을 만족하는 조건으로 열처리를 하는 것을 특징으로 한다.
F ≥ (-25 / P) + 2.5 ······(1)
상기 열처리로내의 반응관과 실리콘 웨이퍼의 최근접거리는 10mm ∼ 50mm의 범위가 바람직하다. 해당 반응관과 실리콘 웨이퍼의 최근접거리의 상한을 50mm으로 한 것은, 50mm을 넘으면 웨이퍼와 반응관(석영 튜브) 사이의 거리가 지나치게 커지기 때문에, 열처리하는 웨이퍼의 지름에 대하여 상당히 큰 안지름을 가진 석영 튜브가 필요하게 되고, 장치의 대형화나 비용면 등의 단점이 커서, 실용적이지 않기 때문이다.
도 1은, 본 발명의 실리콘 웨이퍼의 제조방법의 제 1 형태의 하나의 실시형 태를 나타내는 설명도이다.
도 2는, 본 발명의 실리콘 웨이퍼의 제조방법의 제 2 형태의 하나의 실시형태를 나타내는 설명도이다.
도 3은, 본 발명의 실리콘 웨이퍼의 제조방법의 제 3 형태의 하나의 실시형태에 있어서의 웨이퍼와 석영 튜브와의 위치관계를 나타내는 단면의 설명도로, (a)는 웨이퍼와 석영 튜브의 중심이 일치하고 있는 경우, (b)는 웨이퍼와 석영 튜브의 중심이 어긋나 있는 경우를 각각 나타낸다.
도 4는, 실험예 1에 있어서의 혼합가스중의 산소농도와 열처리후의 웨이퍼 표면의 헤이즈와의 관계를 나타내는 그래프이다.
도 5는, 실험예 2에 있어서의 꺼낸 웨이퍼에 내뿜는 혼합가스중의 산소농도와 열처리후의 웨이퍼표면의 헤이즈의 관계를 나타내는 그래프이다.
도 6은, 실험예 3에 있어서의 열처리중의 배기압 P와 가스유량 F의 관계를 나타내는 그래프이다.
도 7은, 실험예 4에 있어서의 웨이퍼와 석영 튜브의 최근접거리와 열처리후의 웨이퍼표면의 헤이즈의 관계를 나타내는 그래프이다.
이하에 본 발명방법의 실시형태에 대하여 첨부도면과 함께 설명하는데, 본 발명의 기술적 사상으로부터 일탈하지 않는 한 도시한 예 이외에 여러가지 변형이 가능한 것은 물론이다.
도 1은 본 발명의 제 1 형태의 실리콘 웨이퍼의 제조방법의 하나의 실시형태를 나타내는 설명도이다. 도 1에 있어서의 열처리로(12)는 종형로이다. 해당 열처리로(12)는 반응관(석영 튜브)(12a)을 가지며, 그 내부에는 다수의 웨이퍼(W)가 웨이퍼보트 (13)에 배치되어 있다. 그 로구부(爐口部, 14)측에는 퍼지 박스(16)가 설치되어 있다. 이 퍼지 박스(16)는, 웨이퍼(W)가 열처리되고 있는 동안에는 열처리분위기(18)로부터 차단되어 있고, 열처리종료후에 웨이퍼(W)를 꺼낼 때에 연결부분의 셔터(20)가 열리면 열처리분위기(18)와 퍼지 박스(16)의 분위기(22)가 연이어 통한다. 퍼지 박스(16)내는, 셔터(20)가 열리기 전에 질소와 산소의 혼합가스로 충전해 두고, 열처리종료후의 웨이퍼(W)를 혼합가스분위기(22)로 채워진 퍼지 박스(16)내로 꺼낼 수 있는 구성으로 되어 있다. 도 1에 있어서, (15)는 프로세스 (원료)가스공급관이고, (17)은 배기관이다.
도 2는 본 발명의 제 2 형태의 실리콘 웨이퍼의 제조방법의 하나의 실시형태를 나타내는 설명도이다. 도 2에 있어서의 열처리로(12)도 종형로이다. 열처리로 (12)의 구조는 도 1과 같기 때문에 다시 한번의 설명은 생략한다. 해당 열처리로 (12)의 로구부(14)에는 프로세스가스(Ar가스)의 공급관(15)과는 별도로 가스공급관 (24)이 설치된다. 도 2에 나타낸 바와 같이, 웨이퍼(W)를 꺼내기 위해서 웨이퍼 보트(13)를 하강시키면서, 그 가스공급관(24)으로부터 웨이퍼표면의 대략 평행방향을 향하여 혼합가스(26)가 공급된다. 이에 따라, 대기가 열처리로(12)내에 침입하는 것을 효과적으로 방지함과 동시에, 웨이퍼(W) 표면에 보호막을 형성할 수가 있다.
도 3은 본 발명의 제 3 형태의 실리콘 웨이퍼의 제조방법의 하나의 실시형태 에 있어서의 웨이퍼와 석영 튜브와의 위치관계를 나타내는 단면의 설명도로, (a)는 웨이퍼와 석영 튜브의 중심이 일치하고 있는 경우, (b)는 웨이퍼와 석영 튜브의 중심이 어긋나 있는 경우를 각각 나타낸다.
상술한 바와 같이, 본 발명의 제 3 형태의 실리콘 웨이퍼의 제조방법은, 열처리로(12)의 배기압 P(mmH2O)과 가스유량 F(SLM)의 관계가 아래의 식(1)을 만족하는 조건으로 열처리를 하는 것이다.
F ≥ (-25/P) + 2.5 ······(1)
이 때, 도 3(a) 및 (b)에 나타낸 바와 같이 웨이퍼 보트(13)에 지지된 웨이퍼(W)의 바깥둘레단과 석영 튜브(12a)의 내벽의 거리가 열처리후의 웨이퍼(W)의 헤이즈레벨에 영향을 준다고 하는 지견을 얻어, 후술하는 실험예 4에서 구체적인 예를 나타내었다.
도 3(a)와 같이, 웨이퍼(W)를 석영 튜브(12a)의 거의 중앙부에 세트하면, 웨이퍼(W)의 바깥둘레단과 석영 튜브(12a)의 내벽의 거리 D는 어떤 위치에서도 거의 균일하다. 한편, 웨이퍼(W)를 석영 튜브(12a)내에 세트하는 위치를 어긋나게 하는 [웨이퍼(W)의 중심과 석영 튜브(12a)의 중심을 어긋나게 하는) 것에 의해, 웨이퍼 (W)와 석영 튜브(12a)의 최근접거리 d가 출현하게 된다. 이 최근접거리 d를 10mm ∼ 50mm의 범위로 설정함으로써, 열처리후의 웨이퍼(W)의 헤이즈레벨의 열화를 방지할 수 있는 것이다.
또한, 본 발명의 제 3 형태에 있어서의 열처리후의 웨이퍼를 꺼낼 때에, 제 1 또는 제 2 형태의 웨이퍼 취득 방법을 적용하면, 웨이퍼의 헤이즈레벨의 열화방지에 한층 더 효과적이다.
계속해서, 실험예를 들어 본 발명을 보다 구체적으로 설명한다.
(실험예1)
지름 150 mmØ, p형, 결정방위 <100>, 저항율 10 Ω·cm의 실리콘경면(鏡面) 웨이퍼를 사용하여, 1200 ℃, 60분의 아르곤 100% 분위기에 의한 열처리를 하였다. 도 1과 같은 퍼지 박스를 설치한 종형로를 열처리로로서 사용하였다.
본 실험예에 있어서는, 퍼지 박스내에 충전해 놓은 질소와 산소의 혼합가스의 혼합비를 변화시켜 헤이즈에의 영향을 조사하였다. 열처리중의 아르곤가스유량은 20 SLM, 배기압은 -5 mmH2O이고, 꺼내는 온도는 800 ℃로 하였다.
헤이즈의 측정에는 케이엘에이-텐코(KLA-tencor)사제의 서프스캔(Surfscan) SP1를 사용하였다. 이 측정장치는, 레이저광으로 웨이퍼표면을 스캔하여, 그 산란광 강도를 측정하는 것으로, 입사광에 대한 산란광 강도가 ppm 단위로 구해진다. 헤이즈의 측정결과를 도 4에 나타내었다.
도 4의 결과로부터, 질소와 산소의 혼합가스분위기 또는 산소 100% 분위기이면 헤이즈레벨은 낮고, 또한, 산소농도가 낮을수록 헤이즈는 작아지는 것을 알 수 있다. 그러나, 꺼낼 때에 질소 100%로 처리한 웨이퍼의 헤이즈레벨은 다른 조건에 비해서 극단적으로 커졌다.
(실험예 2)
실험예 1의 퍼지 박스를 사용하는 방법으로 바꾸어, 도 2에 나타낸 것과 같은 열처리후의 웨이퍼를 꺼낼 때에 산소와 질소의 혼합가스를 꺼내는 웨이퍼에 내뿜는 방법을 사용하여, 실험예 1과 같은 실험을 하여, 꺼내는 웨이퍼의 헤이즈레벨을 조사하였다.
본 실험예에 있어서는, 꺼내는 웨이퍼에 내뿜는 혼합가스의 혼합비를 변화시켜 헤이즈에의 영향을 조사하였다. 그 결과를 도 5에 나타내었다.
도 5의 결과로부터, 내뿜는 가스가 질소와 산소의 혼합가스 또는 산소 100% 분위기이면 헤이즈레벨은 낮고, 그 산소농도가 낮을수록 헤이즈는 작아지는 것을 알 수 있다. 그러나, 꺼낼 때에 질소 100%로 처리한 웨이퍼의 헤이즈레벨은 다른 조건에 비해서 극단적으로 커졌다.
이상과 같이, 실험예 1, 2 모두 질소와 산소의 혼합가스 또는 산소 100% 분위기이면 헤이즈레벨은 낮고, 질소 100%의 경우는 헤이즈레벨이 높아진 원인으로서, 다음을 생각할 수 있다.
Ar어닐후의 웨이퍼를 꺼내기 전에, Ar가스로부터 산소가스로 바꾸는 경우에 미소한 피트가 발생하기 쉬운 것은, 상술한 바와 같이, Ar가스중에 일정량 이상의 산소가 존재하지 않기 때문에, 산화막이 형성된 영역이,
SiO2 + Si -> 2SiO
의 반응을 일으켜 에칭을 일으켜 버리기 때문이다. 이 현상은, 가스를 Ar에 서 산소로 바꿀 때에, 과도적인 현상으로서 반드시 일어난다. 여기서 본 실험예 1, 2와 같은 퍼지 박스를 설치하여 어느 정도의 농도(분압)의 산소를 가진 분위기에 직접 투입하는 방법이나, 산소를 함유하는 가스를 직접 내뿜는 방법이면, 어느 정도의 분압의 산소가스에 의해 충분한 보호산화막이 형성된 결과, 헤이즈의 저감에 유효한 것이지만, 이들을 질소 100%의 분위기로 한 경우에는, 꺼내는 온도가 800℃ 이기 때문에 보호막으로서의 질화막의 형성은 불충분하고, 질소가스중에 포함되는 미량인 불순물로서의 수분이 상기의 반응을 국소적으로 일으키기 때문에, 본 실험예에 있어서 헤이즈레벨이 악화한 것으로 추정된다. 또한, 질소와 산소의 혼합가스분위기중의 산소농도가 1% 미만일 때에는, 헤이즈레벨이 악화하지 않은 경우도 있지만, 웨이퍼면내나 열처리배치(Batch) 사이에 있어서의 헤이즈레벨의 불균형이 커지는 것이 실험적으로 확인되었다. 따라서, 혼합가스분위기중의 산소농도는 1% 이상으로 하는 것이 바람직하다.
(실험예 3)
지름 150 mmØ, p형, 결정방위 <100>, 저항율 10 Ω·cm의 실리콘경면 웨이퍼를 사용하여, 1200 ℃, 60분의 아르곤 100% 분위기에 의한 열처리를, 열처리중의 가스유량과 배기압을 바꾼 실험을 하였다.
열처리로는 일반적인 종형로를 사용하고, 웨이퍼의 출입 온도는 600℃로 하였다. 또한, 사용한 열처리로의 석영 튜브의 안지름은 220 mm이고, 그 중앙에 웨이퍼가 위치하도록 세트하였다.
열처리중의 배기압은 로의 배기구 부근에 압력센서를 설치하고, 로 밖에 설 치한 압력 센서와의 차압(대기압과의 차압)으로 정의하였다. 실험조건인 가스유량 F는 3 ∼ 30(SLM)의 범위로 하고, 배기압 P는 -5 ∼ -25(mmH2O)의 범위로 설정하였다. 한편, 1 SLM(Standard Liter per Minute)이란, 표준상태로 1리터의 가스가 1분간 흘렀을 때의 유량을 나타낸다.
열처리후의 웨이퍼를 집광광하에서 관찰하여, 웨이퍼주변부에 백탁(白濁)이 보이는지의 여부에 의해, 헤이즈레벨의 조사를 하였다. 그 결과를 표 1에 나타낸다. 또한, 표 1의 결과를 그래프화하여, 주변부의 백탁의 유무에 의한 경계선을 구한 바, 그 경계선은 약 F = (-25/P) + 2.5 인 것을 알 수 있다(도 6).
한편, 가스유량과 배기압과의 관계에 의해 웨이퍼 주변부의 백탁의 발생에 차이가 생기는 이유는 분명하지 않지만, 웨이퍼주변부근의 가스의 흐름이 에칭에 의한 피트의 형성에 영향을 미치고 있는 것으로 생각된다. 즉, 대기압에 대하여 배기압의 부압(負壓)이 커지면 적은 가스유량이라도 가스의 흐름이 원활하게 되는데 비하여, 부압이 작은 경우에는, 가스유량을 어느 정도 증가시키지 않으면, 웨이퍼사이의 웨이퍼 주변부 부근에 가스가 소용돌이 상태로 체류하기 쉽게 되기 때문에, 주변부에만 피트가 형성되기 쉽게 되는 것으로 추정된다.
표 1
배기압P(mmH2O)
-25 -20 -15 -10 -5
가스유량 F (SLM) 3 × × × × ×
5 ○ ○ ○ ○ ×
10 ○ ○ ○ ○ ○
20 - - ○ ○ ○
30 - - - - ○
표 1에 있어서의 관찰평가는 다음과 같다.
0 : 주변부백탁없음, ×: 주변부백탁발생, - : 실험하지 않음
(실험예 4)
실험예 3의 표 1에 있어서의 배기압 P와 가스유량 F의 조합중에서, F= 10 SLM, P = -15 mmH2O를 선택하여, 웨이퍼와 석영 튜브의 최근접거리와 헤이즈레벨의 관계를 조사하였다. 구체적으로는, 실험예 3에서는 웨이퍼를 석영 튜브의 거의 중앙부에 세트하였기 때문에, 도 3(a)에 나타낸 바와 같이, 웨이퍼바깥둘레단과 석영 튜브의 내벽의 거리 D는 어떤 위치에서도 거의 35mm로 균일하지만, 본 실험예에 있어서는, 도 3(b)에 나타낸 바와 같이, 웨이퍼를 석영 튜브내에 세트하는 위치를 어긋나게 하는(웨이퍼중심과 석영 튜브의 중심을 어긋나게 하는) 것에 의해, 웨이퍼와 석영 튜브의 최근접거리 d를 약 2.5∼30 mm의 범위로 변화시켜 각각 열처리를 하고, 헤이즈레벨의 조사를 하여, 결과를 도 7에 나타내었다.
도 7의 결과로부터, 열처리후의 헤이즈레벨은 웨이퍼와 석영 튜브의 최근접거리 d에 관계하여, 그 거리가 10mm 미만에서는 극단적으로 악화하는 것을 알 수 있다. 이 현상의 원인에 대해서도 분명하지 않지만, 실험예 3의 경우와 마찬가지로, 웨이퍼 주변부근의 가스의 흐름이 에칭에 의한 피트의 형성에 영향을 미치게 하고 있는 것이 예상된다.
이상 서술한 바와 같이, 본 발명에 의하면, 실리콘 웨이퍼에 대하여, Ar어닐 로 대표되는 불활성가스분위기에 의한 열처리를 실시하여 웨이퍼 표층부의 성장 (Grown-in)결함을 소멸시킴과 동시에, 웨이퍼 표면의 헤이즈나 마이크로러프니스의 열화가 생기지 않는다고 하는 효과가 달성된다.

Claims (4)

  1. 실리콘 웨이퍼를 불활성가스분위기하에서 열처리하는 공정을 가진 실리콘 웨이퍼의 제조방법에 있어서,
    해당 불활성가스분위기하에서의 열처리에 있어서의 열처리로의 배기압 P(mmH2O)과 가스유량 F (SLM)의 관계가 아래의 식(1)을 만족하는 조건으로 열처리를 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
    F ≥ (-25/P) + 2.5 ······(1)
  2. 제 1 항에 있어서, 상기 열처리에 있어서, 열처리로의 반응관과 실리콘 웨이퍼의 최근접거리가 10mm ∼ 50mm의 범위인 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  3. 제 1 항에 있어서, 해당 불활성가스분위기하에서의 열처리후의 실리콘 웨이퍼를 외기와 접촉시키는 일없이 열처리로의 반응관의 외부로 꺼내는 것이 가능한 퍼지 박스를 사용하여, 해당 퍼지 박스를 질소와 산소의 혼합가스 또는 100% 산소가스로 충전하여, 해당 열처리후의 실리콘 웨이퍼를 해당 퍼지 박스 속에 꺼내는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  4. 제 1 항에 있어서, 해당 불활성가스분위기하에서의 열처리후에 해당 실리콘 웨이퍼를 열처리로의 반응관의 외부에 꺼낼 때에, 질소와 산소의 혼합가스 또는 100% 산소가스를 상기 실리콘 웨이퍼에 내뿜으면서 꺼내는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
KR1020027011485A 2000-07-13 2001-07-06 실리콘 웨이퍼의 제조방법 KR100764327B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000212583A JP4000583B2 (ja) 2000-07-13 2000-07-13 シリコンウェーハの製造方法
JPJP-P-2000-00212583 2000-07-13
PCT/JP2001/005887 WO2002007206A1 (fr) 2000-07-13 2001-07-06 Procede de fabrication d'une tranche de silicium

Publications (2)

Publication Number Publication Date
KR20030042438A KR20030042438A (ko) 2003-05-28
KR100764327B1 true KR100764327B1 (ko) 2007-10-05

Family

ID=18708490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027011485A KR100764327B1 (ko) 2000-07-13 2001-07-06 실리콘 웨이퍼의 제조방법

Country Status (6)

Country Link
US (1) US6878645B2 (ko)
EP (1) EP1306896A1 (ko)
JP (1) JP4000583B2 (ko)
KR (1) KR100764327B1 (ko)
TW (1) TW508634B (ko)
WO (1) WO2002007206A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208396B2 (en) * 2002-01-16 2007-04-24 Tegal Corporation Permanent adherence of the back end of a wafer to an electrical component or sub-assembly
US20060009011A1 (en) * 2004-07-06 2006-01-12 Gary Barrett Method for recycling/reclaiming a monitor wafer
JP5350623B2 (ja) * 2006-12-28 2013-11-27 グローバルウェーハズ・ジャパン株式会社 シリコンウエハの熱処理方法
US8808513B2 (en) 2008-03-25 2014-08-19 Oem Group, Inc Stress adjustment in reactive sputtering
JP5440901B2 (ja) * 2009-04-24 2014-03-12 株式会社Ｓｕｍｃｏ シリコンウェーハの熱処理方法
US8482375B2 (en) 2009-05-24 2013-07-09 Oem Group, Inc. Sputter deposition of cermet resistor films with low temperature coefficient of resistance

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299413A (ja) * 1992-04-22 1993-11-12 Toshiba Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63233564A (ja) * 1987-03-23 1988-09-29 Canon Inc 接合型トランジスタの製造法
JPH0462840A (ja) 1990-06-25 1992-02-27 Kawasaki Steel Corp 半導体基板の熱処理方法
JP2965094B2 (ja) * 1991-06-28 1999-10-18 キヤノン株式会社 堆積膜形成方法
JPH0582460A (ja) 1991-09-19 1993-04-02 Fujitsu Ltd 横型熱処理装置と熱処理方法
JPH05291269A (ja) 1992-04-10 1993-11-05 Nippon Steel Corp 半導体ウェハーの熱処理装置
JP3447334B2 (ja) 1993-07-22 2003-09-16 株式会社日立国際電気 酸化膜形成装置及び酸化膜形成方法
JPH0774166A (ja) 1993-09-02 1995-03-17 Seiko Epson Corp 熱処理装置
JPH08288232A (ja) 1995-04-10 1996-11-01 Toshiba Ceramics Co Ltd 半導体熱処理炉ガス制御治具
JPH08316163A (ja) 1995-05-22 1996-11-29 Toshiba Ceramics Co Ltd 半導体ウエハ熱処理炉及び熱処理方法
JPH0945597A (ja) * 1995-05-25 1997-02-14 Kokusai Electric Co Ltd 半導体製造装置及びロードロック室酸素濃度の制御方法及び自然酸化膜の生成方法
JP2000174028A (ja) 1998-12-01 2000-06-23 Koyo Thermo System Kk 熱処理装置及びその被処理物取り出し方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299413A (ja) * 1992-04-22 1993-11-12 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20040023518A1 (en) 2004-02-05
KR20030042438A (ko) 2003-05-28
US6878645B2 (en) 2005-04-12
WO2002007206A1 (fr) 2002-01-24
EP1306896A1 (en) 2003-05-02
JP2002033325A (ja) 2002-01-31
TW508634B (en) 2002-11-01
JP4000583B2 (ja) 2007-10-31

Similar Documents

Publication Publication Date Title
KR100733111B1 (ko) 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼
US6129787A (en) Semiconductor silicon wafer, semiconductor silicon wafer fabrication method and annealing equipment
CN102396055B (zh) 退火晶片、退火晶片的制造方法以及器件的制造方法
US6805743B2 (en) Method for manufacturing single-crystal-silicon wafers
US7883628B2 (en) Method of reducing the surface roughness of a semiconductor wafer
KR100396609B1 (ko) 반도체기판의처리방법
KR100764327B1 (ko) 실리콘 웨이퍼의 제조방법
JP2002012499A (ja) 単結晶の引上げ方法およびそれを用いて製造されたエピタキシャルウェーハ
JP4851647B2 (ja) 酸化層及びシリコン層のインサイチュウ成長
EP0973190A2 (en) Silicon wafer and method for producing it
JPH10154713A (ja) シリコンウエーハの熱処理方法およびシリコンウエーハ
EP1189268A1 (en) Method for manufacturing silicon mirror wafer, silicon mirror wafer, and heat treatment furnace
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
KR20150003416A (ko) 실리콘 웨이퍼의 원자 오더 평탄화 표면 처리 방법 및 열처리 장치
JPH06349839A (ja) 半導体基板の熱処理方法
KR20090116646A (ko) 실리콘 웨이퍼 및 이의 제조방법
JP3565068B2 (ja) シリコンウエーハの熱処理方法およびシリコンウエーハ
KR100712057B1 (ko) 실리콘 단결정층의 제조 방법 및 실리콘 단결정층
KR100765639B1 (ko) 웨이퍼의 표면 거칠기 개선 방법
KR100831447B1 (ko) 반도체 웨이퍼의 표면 거칠기 개선 방법
KR101851604B1 (ko) 웨이퍼 및 그 제조방법
CN117133630A (zh) 晶圆清洗方法
KR100657153B1 (ko) 임플란트 희생 산화막의 형성 방법
JP5434239B2 (ja) シリコンウェーハの製造方法
JPH04196119A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190919

Year of fee payment: 13