KR100762901B1 - 테스트 모드 회로 - Google Patents

테스트 모드 회로 Download PDF

Info

Publication number
KR100762901B1
KR100762901B1 KR1020060061342A KR20060061342A KR100762901B1 KR 100762901 B1 KR100762901 B1 KR 100762901B1 KR 1020060061342 A KR1020060061342 A KR 1020060061342A KR 20060061342 A KR20060061342 A KR 20060061342A KR 100762901 B1 KR100762901 B1 KR 100762901B1
Authority
KR
South Korea
Prior art keywords
item
test
signal
address
test mode
Prior art date
Application number
KR1020060061342A
Other languages
English (en)
Inventor
차재훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060061342A priority Critical patent/KR100762901B1/ko
Application granted granted Critical
Publication of KR100762901B1 publication Critical patent/KR100762901B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 장치의 테스트 모드 회로에 관하여 개시한다. 개시된 본 발명은 복수 개의 어드레스 아이템 신호의 레벨 상태를 스트로빙 아이템 신호로 스트로빙하는 테스트 과정을 연속적으로 수행하는 테스트 모드 회로로서, 테스트 모드 설정 어드레스를 포함하는 어드레스와, 모드 레지스터 셋 펄스에 응답하여 테스트 모드 설정 신호 및 아이템 어드레스를 출력하는 테스트 모드 제어부; 테스트 모드 설정 신호에 응답하여 아이템 어드레스를 디코딩하는 디코더 및 디코딩된 아이템 어드레스에 해당하는 아이템 신호가 스트로빙 아이템 신호를 포함하면 이전 테스트 과정의 스트로빙 아이템 신호를 리셋시키는 테스트 아이템 선택부를 포함한다.

Description

테스트 모드 회로{TEST MODE CIRCUIT}
도 1은 종래의 테스트 모드 회로의 문제점을 설명하기 위한 동작 타이밍도,
도 2는 본 발명의 일실시예에 따른 테스트 모드 회로의 블록 구성도,
도 3은 도 2의 테스트 모드 제어부의 테스트 모드 설정 회로의 예시 회로도,
도 4는 도 2의 테스트 아이템 선택부 중 테스트 스트로빙 아이템 선택부의 예시 회로도 및
도 5는 도 4의 테스트 아이템 선택부의 동작을 설명하기 위한 타이밍도이다.
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는 반도체 메모리 장치의 테스트 모드 회로에 관한 것이다.
일반적으로 테스트 모드 회로는 테스트 모드 제어부, 테스트 모드 디코더 및 테스트 아이템 선택부를 포함한다. 테스트 모드 제어부는 모드 레지스터 셋 커맨드와 테스트 모드 설정 어드레스의 상태에 따라 테스트 모드 설정 신호를 출력하고, 테스트 모드 디코더는 테스트 모드 설정 신호에 응답하여 어드레스를 디코딩한다. 테스트 아이템 선택부는 디코딩된 어드레스에 해당하는 테스트 아이템을 선택하여 테스트를 수행할 준비를 한다.
여기서 테스트 아이템은 하나의 테스트를 수행하기 위해 테스트의 상태를 결정하는 복수 개의 어드레스 아이템과 복수 개의 어드레스 아이템의 레벨 상태를 스트로빙하는 스트로빙 아이템을 포함한다. 즉 하나의 테스트 과정은 복수 개의 어드레스 아이템 신호를 하나의 스트로빙 아이템 신호로 스트로빙하는 과정을 포함한다.
그런데 종래 테스트 모드 회로는, 테스트 아이템 선택부가 어드레스 아이템 신호를 스트로브 아이템 신호로 스트로빙(strobing)한 후, 다음 테스트를 진행하기 위하여 다른 스트로브 아이템 신호로 어드레스 아이템 신호를 스트로빙하는 경우, 사용자가 외부 모드 레지스터 셋 명령와 테스트 모드 설정 어드레스를 입력하여 테스트 모드를 종료하고 다시 테스트 모드를 설정하여야 한다.
종래 테스트 모드 회로의 동작 타이밍도인 도 1을 참조하여 좀 더 자세하게 설명한다. 도 1은 하나의 테스트를 진행하기 위해 두 개의 어드레스 아이템 신호(TM1, TM2)를 제1 스트로빙 신호(TM_STP1)로 스트로빙하고, 다음 테스트를 진행하기 위하여, 두 개의 어드레스 아이템 신호(TM1, TM2)를 제2 스트로빙 신호(TM_STP2)로 스트로빙하는 경우를 도시한다.
도 1을 참조하면, 제1 스트로빙 신호(TM_STP1)에 의한 테스트 후, 다음 테스트를 진행하기 위하여 사용자는 외부 모드 레지스터 셋 명령와 테스트 모드 설정 어드레스를 입력하여 테스트 모드를 종료하고 다시 테스트 모드를 설정하여야 함을 알 수 있다.
다시 설명하면, 종래 테스트 모드 회로는, 연속적으로 테스트가 이어지는 경우, 사용자가 매 테스트 과정 마다 테스트 모드를 종료하고 다시 테스트 모드를 설정하는 과정을 반복하여야 하는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 새로운 테스트 를 위한 아이템 신호가 인에이블되면, 이전의 인에이블된 테스트 아이템 신호를 자동으로 리셋 시키는 것을 목적으로 한다.
또한 새로운 신호(TEST3_C, MRSP_DLY)를 이용하여 어드레스 아이템 신호가 인에이블되는 시점에 스트로빙 아이템 신호를 인에이블 시키는 것을 다른 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은 복수 개의 어드레스 아이템 신호의 레벨 상태를 스트로빙 아이템 신호로 스트로빙하는 테스트 과정을 연속적으로 수행하는 테스트 모드 회로로서, 테스트 모드 설정 어드레스(ADD<7>)를 포함하는 어드레스(ADD<0:7)>와, 모드 레지스터 셋 펄스(MRSP)에 응답하여 테스트 모드 설정 신호(T_ENTRY) 및 아이템 어드레스(A_LATCH<0:6>)를 출력하는 테스트 모드 제어부; 상기 테스트 모드 설정 신호(T_ENTRY)에 응답하여 상기 아이템 어드레스(A_LATCH<0:6>)를 디코딩하는 디코더 및 상기 디코딩된 아이템 어드레스에 해당하는 아이템 신호가 상기 스트로빙 아이템 신호를 포함하면 이전 테스트 과정의 스트로빙 아이템 신호를 리셋시키는 테스트 아이템 선택부를 포함한다.
여기서, 상기 어드레스 아이템 신호는 테스트 전압 트리밍을 위한 어드레스로 사용될 수 있다.
또한 상기 테스트 전압은 전원 전압(VDD), 백바이어스 전압(VBB), 워드라인 구동전압(VPP), 주변회로 구동전압(VPERI), 셀 데이터 레벨 전압(VCORE), 셀 플레이트 전압(VCP) 및 비트라인 프리차지 전압(VBLP) 중 어느 하나의 전압인 것이 바람직하다.
또한 상기 스트로빙 아이템 신호는 상기 테스트 전압 중 하나의 테스트 전압을 선택할 수 있다.
또한 상기 테스트 모드 제어부는, 상기 모드 레지스터 셋 펄스(MRSP)가 인에이블되고 상기 테스트 모드 설정 어드레스(ADD<7>)가 인에이블되면 상기 테스트 모드 설정 신호를 인에이블 시켜 출력하는 것이 바람직하다.
또한 상기 테스트 모드 제어부는, 상기 모드 레지스터 셋 펄스가 인에이블되고 상기 테스트 모드 설정 어드레스가 디스에이블되면 테스트 모드 종료 신호를 인에이블 시켜 출력하는 것이 바람직하다.
또한 상기 테스트 모드 제어부는, 상기 모드 레지스터 셋 펄스와 상기 테스트 모드 설정 어드레스를 낸드 연산하는 제1 낸드 게이트, 상기 테스트 모드 설정 어드레스의 위상을 반전하는 인버터, 상기 모드 레지스터 셋 펄스와 상기 인버터의 출력신호를 낸드 연산하는 제2 낸드 게이트, 상기 제1 낸드 게이트의 출력신호의 위상을 반전하여 상기 테스트 모드 설정 신호로 출력하는 제2 인버터, 상기 제2 낸드 게이트의 출력신호의 위상을 반전하여 상기 테스트 모드 종료 신호로 출력하는 제3 인버터를 포함한다.
또한 상기 테스트 아이템 선택부는 복수의 테스트 아이템 블록을 포함하며, 상기 테스트 아이템 블록은 그룹핑된 복수 개의 아이템 신호를 상기 디코딩된 아이템 어드레스에 응답하여 선택적으로 인에이블 시켜 출력하는 것이 바람직하다.
또한 상기 아이템 어드레스는, 상기 복수의 테스트 아이템 블록 중 어느 하나의 테스트 아이템 블록을 선택하는 블록 선택 어드레스를 포함한다.
또한 상기 아이템 어드레스는, 상기 선택된 테스트 아이템 블록의 복수 개의 아이템 신호 중 하나의 아이템 신호를 선택하는 아이템 선택 어드레스를 포함한다.
또한 상기 테스트 아이템 선택부는, 적어도 하나의 테스트 어드레스 아이템 블록과 적어도 하나의 테스트 스트로빙 아이템 블록을 포함하며, 상기 테스트 어드레스 아이템 블록은 상기 복수 개의 테스트 아이템 블록 중 상기 어드레스 아이템 신호를 출력하는 테스트 아이템 블록이며, 상기 테스트 스트로빙 아이템 블록은 상기 복수 개의 테스트 아이템 블록 중 상기 스트로빙 아이템 신호를 출력하는 테스트 아이템 블록인 것이 바람직하다.
또한 상기 테스트 스트로빙 아이템 블록은, 제1 테스트 과정에서 디코딩된 상기 블록 선택 어드레스와 디코딩된 상기 아이템 선택 어드레스에 응답하여 제1 스트로빙 아이템 신호를 인에이블 시켜 출력하는 제1 래치와 제2 테스트 과정에서 디코딩된 상기 블록 선택 어드레스와 디코딩된 상기 아이템 선택 어드레스에 응답하여 제2 스트로빙 아이템 신호와 제2 리셋 신호를 인에이블 시켜 출력하는 제2 래치를 포함하며, 상기 제2 리셋 신호는 상기 제1 래치를 리셋시켜 상기 제1 스트로빙 아이템 신호를 디스에이블 시키는 것이 바람직하다.
또한 상기 테스트 어드레스 아이템 블록은, 디코딩된 상기 블록 선택 어드레스와 디코딩된 상기 아이템 선택 어드레스에 응답하여 어드레스 아이템 신호를 인에이블 시켜 출력하는 적어도 하나의 래치를 포함한다.
또한 상기 테스트 모드 제어부는, 상기 모드 레지스터 셋 펄스를 지연시켜 모드 레지스터 셋 지연 펄스(MRSP_DLY)로 출력하는 것이 바람직하다.
또한 상기 디코더는 상기 블록 선택 어드레스를 디코딩하여 디코딩된 블록 선택 어드레스가 테스트 어드레스 아이템 블록을 선택하면, 상기 스트로빙 아이템 신호를 상기 어드레스 아이템 신호가 인에이블되는 구간에 위치되도록 하는 테스트 신호(TEST3_C)를 인에이블 시켜 출력하는 것이 바람직하다.
또한 상기 테스트 스트로빙 아이템 블록은, 디코딩된 상기 블록 선택 어드레스와 디코딩된 상기 아이템 선택 어드레스에 응답하여 프리 스트로빙 아이템 신호를 인에이블 시켜 출력하는 래치를 포함한다.
또한 상기 테스트 어드레스 아이템 블록은, 디코딩된 상기 블록 선택 어드레스와 디코딩된 상기 아이템 선택 어드레스에 응답하여 어드레스 아이템 신호를 인에이블 시켜 출력하는 적어도 하나의 래치를 포함한다.
또한 상기 테스트 스트로빙 아이템 블록은, 상기 모드 레지스터 셋 지연 펄스와 상기 테스트 신호가 함께 인에이블되는 구간에서 인에이블되는 테스트 펄스 (T_PULSE)로 출력하는 위치 조정부를 포함한다.
또한 상기 위치 조정부는, 상기 모드 레지스터 셋 지연 펄스와 상기 테스트 신호를 낸드 연산하는 낸드 게이트와 상기 낸드 게이트의 출력 신호의 위상을 반전하여 테스트 펄스로 출력하는 인버터를 포함한다.
또한 상기 테스트 아이템 선택부는, 상기 프리 스트로빙 아이템 신호와 상기 테스트 펄스가 함께 인에이블되는 구간에서 인에이블되는 신호를 상기 스트로빙 아이템 신호로 출력하는 스트로빙 아이템 신호 생성부를 더 포함한다.
또한 상기 스트로빙 아이템 신호 생성부는 상기 프리 스트로빙 아이템 신호와 상기 테스트 펄스를 낸드 연산하는 낸드 게이트와 상기 낸드 게이트의 출력신호의 위상을 반전하여 상기 스트로빙 아이템 신호로 출력하는 인버터를 포함한다.
이하 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명한다.
도 2는 본 발명의 일실시예에 따른 테스트 모드 회로의 블록 구성도이다. 도 2를 참조하면, 본 발명의 일실시예에 따른 테스트 모드 회로는, 복수 개의 어드레스 아이템 신호(TM1, TM2)의 레벨 상태를 스트로빙 아이템 신호(TM_STP1, TM_STP2)로 스트로빙하는 테스트 과정을 연속적으로 수행하는 테스트 모드 회로로서, 테스트 모드 제어부(110), 디코더(120) 및 테스트 아이템 선택부(130)을 포함한다.
여기서, 어드레스 아이템 신호(TM1, TM2)는 테스트 전압 트리밍을 위한 어드레스로 사용될 수 있다. 테스트 전압은 전원 전압(VDD), 백바이어스 전압(VBB), 워드라인 구동전압(VPP), 주변회로 구동전압(VPERI), 셀 데이터 레벨 전압(VCORE), 셀 플레이트 전압(VCP) 및 비트라인 프리차지 전압(VBLP) 중 어느 하나의 전압인 것이 바람직하다. 스트로빙 아이템 신호(TM_STP1, TM_STP2)는 테스트 전압에 대응한다.
상기 테스트 모드 제어부(110)는 테스트 모드 설정 어드레스(ADD<7>)를 포함하는 어드레스(ADD<0:7)>와, 모드 레지스터 셋 펄스(MRSP)에 응답하여 아이템 어드레스(A_LATCH<0:6>), 테스트 모드 설정 신호(T_ENTRY), 테스트 모드 종료 신호(T_EXIT) 및 모드 레지스터 셋 지연 펄스(MRSP_DLY) 를 출력한다.
이를 위해 테스트 모드 제어부(110)는 MRSP지연부(도시되지 않음)와 테스트 모드 설정 신호 생성부(도시되지 않음)를 포함하는 것이 바람직하다. MRSP 지연부는 모드 레지스터 셋 펄스(MRSP)를 지연시켜 모드 레지스터 셋 지연 펄스(MRSP_DLY)로 출력하는 구성을 가진다. 모드 레지스터 셋 지연 펄스(MRSP_DLY)는 테스트 신호(TEST3_C)와 타이밍을 맞추기 위해 필요한 신호로서, 테스트 아이템 선택부(132)에서 테스트 신호(TEST3_C)와 논리 연산되어 테스트 펄스(T_PULSE)를 생성하는데 사용된다. 테스트 모드 설정 신호 생성부는 아래 도 3에서 좀 더 상세하게 설명한다.
여기서 아이템 어드레스(A_LATCH<0:6>)는, 복수의 테스트 아이템 블록(132, 134, 136, 138) 중 어느 하나의 테스트 아이템 블록을 선택하는 블록 선택 어드레 스를 포함하고, 선택된 테스ㅌ 아이템 블록의 복수 개의 아이템 신호(TM_STP1, TM_STP2, TM1, TM2) 중 하나의 아이템 신호를 선택하는 아이템 선택 어드레스를 포함한다.
상기 디코더(120)는 테스트 모드 설정 신호(TM_ENTRY)에 응답하여 아이템 어드레스(A_LATCH<0:6>)를 디코딩한다. 즉, 디코더(120)는 블록 선택 어드레스를 TMSET<0:3>으로 디코딩하고, 아이템 선택 어드레스를 TRG<20:27>, TRG<50:53>으로 디코딩한다.
또한 디코더(120)는 디코딩된 아이템 어드레스가 어드레스 아이템 신호(TM1, TM2)에 해당하면 인에이블되는 테스트 신호(TEST3_C)를 출력한다. 보다 구체적으로 디코더(120)는 블록 선택 어드레스를 디코딩하여 디코딩된 블록 선택 어드레스(TMSET<0:3>)가 테스트 어드레스 아이템 블록(138)을 선택하면, 스트로빙 아이템 신호(TM_STP1, TM_STP2)를 어드레스 아이템 신호(TM1, TM2)가 인에이블되는 구간에 위치되도록 하는 테스트 신호(TEST3_C)를 인에이블 시켜 출력한다.
본 실시예에서 테스트 신호(TEST3_C)는 네번째 테스트 아이템 블록인 테스트 어드레스 아이템 블록(138)에서 어드레스 아이템 신호(TM1, TM2)가 생성됨을 나타낸다. 즉 테스트 신호(TEST3_C)는 디코딩된 블록 선택 어드레스(TMSET<3>)에 의해 생성되며, 이로 인하여 어드레스 아이템 신호(TM1, TM2) 인에이블됨과 동시에 해당 스트로빙 아이템 신호(TM_STP1, TM_STP2)를 인에이블 시킬 수 있게 한다. 이를 위해 테스트 신호(TEST3_C)는 복수의 외부 모드 레지스터 셋 명령에 의해 발생하는 복수의 모드 레지스터 셋 펄스(MRSP) 중 필요한 모드 레지스터 셋 펄스(MRSP)를 선 택하기 위해 사용된다.
상기 테스트 아이템 선택부(130)는 복수의 테스트 아이템 블록(132, 134, 136, 138)을 포함한다. 테스트 아이템 블록(132, 134, 136, 138)은 디코딩된 아이템 어드레스(TMSET<0:3>, TRG<20:27>, TRG<50:53>)에 응답하여, 그룹핑된 복수 개의 아이템 신호(TM_STP1, TM_STP2; TM1, TM2)를 선택적으로 인에이블 시켜 출력한다.
테스트 아이템 선택부(130)는, 적어도 하나의 테스트 어드레스 아이템 블록(138)과 적어도 하나의 테스트 스트로빙 아이템 블록(132)을 포함한다. 테스트 어드레스 아이템 블록(138)은 복수 개의 테스트 아이템 블록(132, 134, 136, 138) 중 어드레스 아이템 신호(TM1, TM2)를 출력하는 테스트 아이템 블록이며, 테스트 스트로빙 아이템 블록(132)은 복수 개의 테스트 아이템 블록(132, 134, 136, 138) 중 스트로빙 아이템 신호(TM_STP1, TM_STP2)를 출력하는 테스트 아이템 블록이다.
보다 구체적으로, 테스트 어드레스 아이템 블록(138)은, 디코딩된 블록 선택 어드레스(TMSET<0:3>)와 디코딩된 아이템 선택 어드레스(TRG<20:27>, TRG<50:53>)에 응답하여 어드레스 아이템 신호(TM1, TM2)를 인에이블 시켜 출력하는 적어도 하나의 래치를 포함하는 구성을 가진다. 테스트 어드레스 아이템 블록(138)은 상술한 기재로부터 당업자가 용이하게 구현할 수 있는 것이므로 상세한 설명은 생략한다. 테스트 스트로빙 아이템 블록(132)는 아래 도 4에서 좀 더 상세하게 설명한다.
도 3은 도 2의 테스트 모드 제어부의 테스트 모드 설정 신호 생성부의 예시 회로도이다. 도 3을 참조하면, 테스트 모드 설정 신호 생성부는, 모드 레지스터 셋 펄스(MRSP)가 인에이블되고 테스트 모드 설정 어드레스(ADD<7>)가 인에이블되면 테스트 모드 설정 신호(T_ENTRY)를 인에이블 시켜 출력하고, 모드 레지스터 셋 펄스(MRSP)가 인에이블되고 테스트 모드 설정 어드레스(ADD<7>)가 디스에이블되면 테스트 모드 종료 신호(T_EXIT)를 인에이블 시켜 출력하는 구성을 가진다.
보다 구체적으로, 테스트 모드 설정 신호 생성부는 모드 레지스터 셋 펄스(MRSP)와 테스트 모드 설정 어드레스(ADD<7>)를 낸드 연산하는 낸드 게이트(ND1), 테스트 모드 설정 어드레스(ADD<7>)의 위상을 반전하는 인버터(INV1), 모드 레지스터 셋 펄스(MRSP)와 인버터(INV1)의 출력신호를 낸드 연산하는 낸드 게이트(ND2), 낸드 게이트(ND2)의 출력신호의 위상을 반전하여 테스트 모드 설정 신호(T_ENTRY)로 출력하는 인버터(INV2), 낸드 게이트(ND2)의 출력신호의 위상을 반전하여 테스트 모드 종료 신호(T_EXIT)로 출력하는 인버터(INV3)를 포함한다.
도 4는 도 2의 테스트 아이템 선택부 중 테스트 스트로빙 아이템 선택부의 예시 회로도이다. 도 4를 참조하면, 테스트 스트로빙 아이템 선택부(200)는, 모드 레지스터 셋 지연 펄스(MRSP_DLY)와 테스트 신호(TEST3_C)에 응답하여, 어드레스 아이템 신호(TM1, TM2)가 인에이블되는 구간 동안, 디코딩된 아이템 어드레스(TMSET<0:3>, TRG<20:27>, TRG<50:53>)에 해당하는 아이템 신호가 스트로빙 아이템 신호(TM_STP1, TM_STP2)를 포함하면 이전 테스트 과정의 스트로빙 아이템 신호를 리셋시키는 구성을 가진다.
보다 구체적으로 테스트 스트로빙 아이템 블록(200)은, 제1 래치(210), 제2 래치(220), 위치 조정부(230) 및 스트로빙 아이템 신호 생성부(240)를 포함한다.
상기 제1 래치(210)는 제1 테스트 과정에서 디코딩된 블록 선택 어드레스(TMSET<0>_1)와 디코딩된 아이템 선택 어드레스(TRG20_1, TRG20_1)에 응답하여 프리 스트로빙 아이템 신호(PRE_TM_STP1)와 리셋 신호(STPB1)를 출력한다. 리셋 신호(STPB1)는 제2 래치(210)를 리셋시켜 제2 스트로빙 아이템 신호(TM_STP2)를 디스에이블 시킬 수 있다.
상기 제2 래치(220)는 제2 테스트 과정에서 디코딩된 블록 선택 어드레스(TMSET<0>_2)와 디코딩된 아이템 선택 어드레스(TRG20_2, TRG20_2)에 응답하여 프리 스트로빙 아이템 신호(PRE_TM_STP2)와 리셋 신호(STPB2)를 출력한다. 리셋 신호(STPB2)는 제1 래치(210)를 리셋시켜 제1 스트로빙 아이템 신호(TM_STP1)를 디스에이블 시킨다.
상기 위치 조정부(230)는 모드 레지스터 셋 지연 펄스(MRSP_DLY)와 테스트 신호(TEST3_C)가 함께 인에이블되는 구간에서 인에이블되는 테스트 펄스(T_PULSE)로 출력한다. 보다 구체적으로 위치 조정부(230)는 모드 레지스터 셋 지연 펄스(MRSP_DLY)와 테스트 신호(TEST3_C)를 낸드 연산하는 낸드 게이트(ND3)와 낸드 게이트(ND3)의 출력 신호의 위상을 반전하여 테스트 펄스(T_PULSE)로 출력하는 인버터(INV6)를 포함한다.
상기 스트로빙 아이템 신호 생성부(240)는 프리 스트로빙 아이템 신호(PRE_TM_STP1, PRE_TM_STP2)와 테스트 펄스(T_PULSE)가 함께 인에이블되는 구간 에서 인에이블되는 신호를 스트로빙 아이템 신호(TM_STP1, TM_STP2)로 출력한다. 보다 구체적으로 스트로빙 아이템 신호 생성부(240)는 프리 스트로빙 아이템 신호(PRE_TM_STP1, PRE_TM_STP2)와 테스트 펄스(T_PULSE)를 낸드 연산하는 낸드 게이트(ND4, ND5)와 낸드 게이트(ND4, ND5)의 출력신호의 위상을 반전하여 스트로빙 아이템 신호(STP1, STP2)로 출력하는 인버터(INV7, INV8)를 포함한다.
본 실시예에서 스트로빙 아이템 선택부(240)는 제1 테스트 과정에서 생성되는 스트로빙 아이템 신호(T_STP1)가 제2 테스트 과정에서 생성되는 제2 래치(220)의 리셋 신호(STPB2)에 의해 리셋될 수 있는 구성을 예시하여 설명하였지만, 이에 한정되는 것은 아니다. 본 발명의 기술분야에 속하는 자는 상술한 구성으로부터 스트로빙 아이템 신호와 리셋 신호를 생성하는 복수의 래치를 이용하여 이전 테스트를 위해 생성된 스트로빙 아이템 신호를 현재 테스트를 위해 생성된 래치 신호로 리셋시키도록 용이하게 구성할 수 있다.
도 5는 도 4의 테스트 아이템 선택부의 동작을 설명하기 위한 타이밍도이다. 도 5를 참조하면, 제1 테스트 과정에서 스트로빙 아이템 신호(TM_STP1)를 생성하기 위해, 디코딩된 어드레스(TMSET<0>_1, TRG20_1, TRG50_1)가 입력되면 제1 래치(210)는 프리 스트로빙 아이템 신호(PRE_TM_STP_1)를 인에이블시킨다. 다음으로 어드레스 아이템 신호(TM1)를 생성하기 위해, 디코딩된 어드레스가 입력되면 테스트 어드레스 아이템 블록(138)은 해당 어드레스 아이템 신호(TM1)을 인에이블 시킨다.
위치 조정부(230)는 테스트 신호(TEST3_C)와 모드 셋 지연 펄스(MRSP_DLY)를 논리 연산하여 테스트 펄스(T_PULSE)를 출력한다. 도시된 바와 같이 테스트 펄스(T_PULSE)는 복수의 모드 셋 지연 펄스(MRSP_DLY) 중 해당 모드 셋 지연 펄스(MRSP_DLY)를 선택하는 데 사용된다.
스트로빙 아이템 신호 생성부(240)는 프리 스트로빙 아이템 신호(PRE_TM_STP_1)와 테스트 펄스(T_PULSE)를 논리 연산하여 스트로빙 아이템 신호(TM_STP1)를 인에이블 시킨다. 따라서, 스트로빙 아이템 신호(TM_STP1)를 이용하여 어드레스 아이템 신호(TM1, TM2)의 레벨 상태를 스트로빙 할 수 있게 된다.
다음으로 제2 테스트 과정에서 다른 스트로빙 아이템 신호(TM_STP2)를 생성하기 위해 디코딩된 어드레스(TMSET<0>_2, TRG20_2, TRG50_2)가 입력되면 제2 래치(220)는 프리 스트로빙 아이템 신호(PRE_TM_STP_2)를 인에이블시키고, 리셋 신호(STPB2)를 출력한다. 따라서 종래와는 달리 테스트를 연속적으로 수행하더라도 외부의 별도 테스트 모드 종료 명령 없이 리셋 신호(STPB2)에 의해 자동적으로 테스트 모드 종료과정이 진행되면서 새로운 테스트를 진행할 수 있게 된다.
그리고, 어드레스 아이템 신호(TM2)를 생성하기 위해, 디코딩된 어드레스가 입력되면 테스트 스트로빙 아이템 블록(132)은 해당 어드레스 아이템 신호(TM2)를 인에이블 시킨다. 위치 조정부(230)는 테스트 신호(TEST3_C)와 모드 셋 지연 펄스(MRSP_DLY)를 논리 연산하여 테스트 펄스(T_PULSE)를 출력한다.
스트로빙 아이템 신호 생성부(240)는 프리 스트로빙 아이템 신호(PRE_TM_STP_2)과 테스트 펄스(T_PULSE)를 논리 연산하여 스트로빙 아이템 신 호(TM_STP2)를 인에이블 시킨다. 따라서, 스트로빙 아이템 신호(TM_STP2)를 이용하여 어드레스 아이템 신호(TM1, TM2)의 레벨 상태를 스트로빙 할 수 있게 된다.
이상에서 설명한 바와 같이, 본 발명의 테스트 모드 회로는 반복적인 테스트를 위해 새로운 테스트 아이템 신호가 인에이블되면, 이전의 인에이블된 테스트 아이템 신호를 자동으로 리셋 시킬 수 있기 때문에, 종래와 달리 반복적인 테스트를 위해 사용자가 직접 테스트 모드 종료 명령을 지정하여야 하는 불편함이 제거되는 효과가 있다.
또한 본 발명의 테스트 모드 회로는 새로운 신호(TEST3_C, MRSP_DLY)를 이용하여 어드레스 아이템 신호가 인에이블되는 시점에 스트로빙 아이템 신호를 인에이블 시킬 수 있기 때문에, 테스트 동작을 안정적으로 수행할 수 있도록 하는 다른 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (21)

  1. 복수 개의 어드레스 아이템 신호의 레벨 상태를 스트로빙 아이템 신호로 스트로빙하는 테스트 과정을 연속적으로 수행하는 테스트 모드 회로로서;
    테스트 모드 설정 어드레스를 포함하는 어드레스와, 모드 레지스터 셋 펄스에 응답하여 테스트 모드 설정 신호 및 아이템 어드레스를 출력하는 테스트 모드 제어부;
    상기 테스트 모드 설정 신호에 응답하여 상기 아이템 어드레스를 디코딩하는 디코더; 및
    상기 디코딩된 아이템 어드레스에 해당하는 아이템 신호가 상기 스트로빙 아이템 신호를 포함하면 이전 테스트 과정의 스트로빙 아이템 신호를 리셋시키는 테스트 아이템 선택부;
    를 포함하는 테스트 모드 회로.
  2. 제 1 항에 있어서, 상기 어드레스 아이템 신호는,
    테스트 전압 트리밍을 위한 어드레스로 사용되는
    테스트 모드 회로.
  3. 제 2 항에 있어서, 상기 테스트 전압은,
    전원 전압(VDD), 백바이어스 전압(VBB), 워드라인 구동전압(VPP), 주변회로 구동전압(VPERI), 셀 데이터 레벨 전압(VCORE), 셀 플레이트 전압(VCP) 및 비트라인 프리차지 전압(VBLP) 중 어느 하나의 전압인
    테스트 모드 회로.
  4. 제 2 항에 있어서, 상기 스트로빙 아이템 신호는,
    상기 테스트 전압 중 하나의 테스트 전압을 선택하는
    테스트 모드 회로.
  5. 제 1 항에 있어서, 상기 테스트 모드 제어부는,
    상기 모드 레지스터 셋 펄스가 인에이블되고 상기 테스트 모드 설정 어드레스가 인에이블되면 상기 테스트 모드 설정 신호를 인에이블 시켜 출력하는
    테스트 모드 회로.
  6. 제 5 항에 있어서, 상기 테스트 모드 제어부는,
    상기 모드 레지스터 셋 펄스가 인에이블되고 상기 테스트 모드 설정 어드레 스가 디스에이블되면 테스트 모드 종료 신호를 인에이블 시켜 출력하는
    테스트 모드 회로.
  7. 제 6 항에 있어서, 상기 테스트 모드 제어부는,
    상기 모드 레지스터 셋 펄스와 상기 테스트 모드 설정 어드레스를 낸드 연산하는 제1 낸드 게이트,
    상기 테스트 모드 설정 어드레스의 위상을 반전하는 인버터,
    상기 모드 레지스터 셋 펄스와 상기 인버터의 출력신호를 낸드 연산하는 제2 낸드 게이트,
    상기 제1 낸드 게이트의 출력신호의 위상을 반전하여 상기 테스트 모드 설정 신호로 출력하는 제2 인버터 및
    상기 제2 낸드 게이트의 출력신호의 위상을 반전하여 상기 테스트 모드 종료 신호로 출력하는 제3 인버터를 포함하는
    테스트 모드 회로.
  8. 제 1 항에 있어서, 상기 테스트 아이템 선택부는,
    복수의 테스트 아이템 블록을 포함하며, 상기 테스트 아이템 블록은 그룹핑된 복수 개의 아이템 신호를 상기 디코딩된 아이템 어드레스에 응답하여 선택적으 로 인에이블 시켜 출력하는
    테스트 모드 회로.
  9. 제 8 항에 있어서, 상기 아이템 어드레스는,
    상기 복수의 테스트 아이템 블록 중 어느 하나의 테스트 아이템 블록을 선택하는 블록 선택 어드레스를 포함하는
    테스트 모드 회로.
  10. 제 9 항에 있어서, 상기 아이템 어드레스는,
    상기 선택된 테스트 아이템 블록의 복수 개의 아이템 신호 중 하나의 아이템 신호를 선택하는 아이템 선택 어드레스를 포함하는
    테스트 모드 회로.
  11. 제 10 항에 있어서, 상기 테스트 아이템 선택부는,
    적어도 하나의 테스트 어드레스 아이템 블록과 적어도 하나의 테스트 스트로빙 아이템 블록을 포함하며,
    상기 테스트 어드레스 아이템 블록은 상기 복수 개의 테스트 아이템 블록 중 상기 어드레스 아이템 신호를 출력하는 테스트 아이템 블록이며,
    상기 테스트 스트로빙 아이템 블록은 상기 복수 개의 테스트 아이템 블록 중 상기 스트로빙 아이템 신호를 출력하는 테스트 아이템 블록인
    테스트 모드 회로.
  12. 제 11 항에 있어서, 상기 테스트 스트로빙 아이템 블록은,
    제1 테스트 과정에서 디코딩된 상기 블록 선택 어드레스와 디코딩된 상기 아이템 선택 어드레스에 응답하여 제1 스트로빙 아이템 신호를 인에이블 시켜 출력하는 제1 래치 및
    제2 테스트 과정에서 디코딩된 상기 블록 선택 어드레스와 디코딩된 상기 아이템 선택 어드레스에 응답하여 제2 스트로빙 아이템 신호와 제2 리셋 신호를 인에이블 시켜 출력하는 제2 래치를 포함하며,
    상기 제2 리셋 신호는 상기 제1 래치를 리셋시켜 상기 제1 스트로빙 아이템 신호를 디스에이블 시키는
    테스트 모드 회로.
  13. 제 11 항에 있어서, 상기 테스트 어드레스 아이템 블록은,
    디코딩된 상기 블록 선택 어드레스와 디코딩된 상기 아이템 선택 어드레스에 응답하여 어드레스 아이템 신호를 인에이블 시켜 출력하는 적어도 하나의 래치를 포함하는
    테스트 모드 회로.
  14. 제 11 항에 있어서, 상기 테스트 모드 제어부는,
    상기 모드 레지스터 셋 펄스를 지연시켜 모드 레지스터 셋 지연 펄스로 출력하는
    테스트 모드 회로.
  15. 제 14 항에 있어서, 상기 디코더는,
    상기 블록 선택 어드레스를 디코딩하여 디코딩된 블록 선택 어드레스가 테스트 어드레스 아이템 블록을 선택하면, 상기 스트로빙 아이템 신호를 상기 어드레스 아이템 신호가 인에이블되는 구간에 위치되도록 하는 테스트 신호를 인에이블 시켜 출력하는
    테스트 모드 회로.
  16. 제 15 항에 있어서, 상기 테스트 스트로빙 아이템 블록은,
    디코딩된 상기 블록 선택 어드레스와 디코딩된 상기 아이템 선택 어드레스에 응답하여 프리 스트로빙 아이템 신호를 인에이블 시켜 출력하는 래치를 포함하는
    테스트 모드 회로.
  17. 제 16 항에 있어서, 상기 테스트 어드레스 아이템 블록은,
    디코딩된 상기 블록 선택 어드레스와 디코딩된 상기 아이템 선택 어드레스에 응답하여 어드레스 아이템 신호를 인에이블 시켜 출력하는 적어도 하나의 래치를 포함하는
    테스트 모드 회로.
  18. 제 17 항에 있어서, 상기 테스트 스트로빙 아이템 블록은,
    상기 모드 레지스터 셋 지연 펄스와 상기 테스트 신호가 함께 인에이블되는 구간에서 인에이블되는 테스트 펄스로 출력하는 위치 조정부를 포함하는
    테스트 모드 회로.
  19. 제 18 항에 있어서, 상기 위치 조정부는,
    상기 모드 레지스터 셋 지연 펄스와 상기 테스트 신호를 낸드 연산하는 낸드 게이트와 상기 낸드 게이트의 출력 신호의 위상을 반전하여 테스트 펄스로 출력하는 인버터를 포함하는
    테스터 모드 회로.
  20. 제 19 항에 있어서, 상기 테스트 아이템 선택부는,
    상기 프리 스트로빙 아이템 신호와 상기 테스트 펄스가 함께 인에이블되는 구간에서 인에이블되는 신호를 상기 스트로빙 아이템 신호로 출력하는 스트로빙 아이템 신호 생성부를 더 포함하는
    테스트 모드 회로.
  21. 제 20 항에 있어서, 상기 스트로빙 아이템 신호 생성부는,
    상기 프리 스트로빙 아이템 신호와 상기 테스트 펄스를 낸드 연산하는 낸드 게이트와 상기 낸드 게이트의 출력신호의 위상을 반전하여 상기 스트로빙 아이템 신호로 출력하는 인버터를 포함하는
    테스트 모드 회로.
KR1020060061342A 2006-06-30 2006-06-30 테스트 모드 회로 KR100762901B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061342A KR100762901B1 (ko) 2006-06-30 2006-06-30 테스트 모드 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061342A KR100762901B1 (ko) 2006-06-30 2006-06-30 테스트 모드 회로

Publications (1)

Publication Number Publication Date
KR100762901B1 true KR100762901B1 (ko) 2007-10-08

Family

ID=39418957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061342A KR100762901B1 (ko) 2006-06-30 2006-06-30 테스트 모드 회로

Country Status (1)

Country Link
KR (1) KR100762901B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298221A (ja) * 1996-05-01 1997-11-18 Yamaha Corp 半導体テスト装置
KR19990003104A (ko) * 1997-06-24 1999-01-15 윤종용 반도체 메모리 장치의 mrs
KR20010047221A (ko) * 1999-11-18 2001-06-15 윤종용 반도체 메모리 장치의 동작모드 세팅회로 및 방법
KR20040056786A (ko) * 2002-12-24 2004-07-01 주식회사 하이닉스반도체 반도체 메모리 장치의 테스트 모드 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298221A (ja) * 1996-05-01 1997-11-18 Yamaha Corp 半導体テスト装置
KR19990003104A (ko) * 1997-06-24 1999-01-15 윤종용 반도체 메모리 장치의 mrs
KR20010047221A (ko) * 1999-11-18 2001-06-15 윤종용 반도체 메모리 장치의 동작모드 세팅회로 및 방법
KR20040056786A (ko) * 2002-12-24 2004-07-01 주식회사 하이닉스반도체 반도체 메모리 장치의 테스트 모드 회로

Similar Documents

Publication Publication Date Title
TWI464742B (zh) 半導體記憶體之測試模式信號產生器以及產生測試模式信號的方法
US8149641B2 (en) Active cycle control circuit for semiconductor memory apparatus
JP3792602B2 (ja) 半導体記憶装置
KR100432886B1 (ko) 높은 주파수의 웨이퍼 테스트 동작을 수행하는 반도체메모리 장치
KR20160058503A (ko) 반도체 메모리 장치
US8593852B2 (en) Test device and test method for resistive random access memory and resistive random access memory device
KR100896463B1 (ko) 웨이퍼 번인 테스트 모드를 가지는 반도체 메모리 소자
KR100327858B1 (ko) 동기형 반도체 기억 장치
KR100400309B1 (ko) 반도체 메모리 소자의 내부 동작명령 발생장치 및 방법
KR100493028B1 (ko) 반도체 메모리 장치에서 ｍｒｓ 코드를 생성하는 회로 및상기 ｍｒｓ 코드를 생성하는 방법
US7426153B2 (en) Clock-independent mode register setting methods and apparatuses
US9001570B1 (en) Pseudo retention till access mode enabled memory
KR20150071470A (ko) 반도체 메모리 장치 및 그 동작방법
US20040260975A1 (en) Semiconductor integrated circuit
JP5150576B2 (ja) 抵抗変化メモリのテスト装置、方法および抵抗変化メモリ装置
KR100762901B1 (ko) 테스트 모드 회로
KR20150006156A (ko) 반도체 장치, 반도체 메모리 장치 및 그것의 구동 방법
US20070168773A1 (en) Semiconductor memory unit with repair circuit
KR100259336B1 (ko) 반도체 소자의 오토 리프레쉬 제어회로
JP2000322887A (ja) 書込みインタラプト書込み機能を有する同期式ｄｒａｍ半導体装置
KR20050113970A (ko) 서브워드라인 드라이버의 안정된 부스팅 마진을 얻을 수있는 워드라인 제어신호 발생회로, 워드라인 제어신호발생방법, 및 그것을 구비한 반도체 메모리 장치
KR101039859B1 (ko) 반도체 메모리 장치
US6256257B1 (en) Memory device including a burn-in controller for enabling multiple wordiness during wafer burn-in
KR100919575B1 (ko) 반도체 메모리 소자의 병렬 테스트회로
KR100225947B1 (ko) 라이트 리커버리 보장 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee