KR100755137B1 - 플래쉬 메모리 소자의 제조 방법 - Google Patents

플래쉬 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR100755137B1
KR100755137B1 KR1020060079277A KR20060079277A KR100755137B1 KR 100755137 B1 KR100755137 B1 KR 100755137B1 KR 1020060079277 A KR1020060079277 A KR 1020060079277A KR 20060079277 A KR20060079277 A KR 20060079277A KR 100755137 B1 KR100755137 B1 KR 100755137B1
Authority
KR
South Korea
Prior art keywords
control gate
source
line
memory device
flash memory
Prior art date
Application number
KR1020060079277A
Other languages
English (en)
Inventor
곽철상
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060079277A priority Critical patent/KR100755137B1/ko
Application granted granted Critical
Publication of KR100755137B1 publication Critical patent/KR100755137B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout

Abstract

본 발명은 플래쉬 메모리(flash memory) 소자의 제조 방법에 관한 것이다.
본 발명은, 소스활성영역(20a)에 형성되는 공통소스라인(50)의 소스컨택(52)에 대응되는 컨트롤게이트라인(40) 부분은 상기 공통소스라인(50)을 기준으로 할 때 보다 외측에 형성되고 셀영역 부분의 상기 컨트롤게이트라인(40)은 상대적으로 내측에 형성되는 플래쉬 메모리 소자의 제조 방법에 있어서, 외측과 내측의 상기 컨트롤게이트라인(40)간을 연결하도록 상기 소스활성영역(20a)의 측단부측에 형성되는 연결 부분이 70~95°범위내의 특정각도를 갖도록 수직되게 형성되는 것을 특징으로 한다.
따라서, 소스컨택에 인접하는 에지셀의 컨트롤게이트라인이 선폭 손실 없이 정확하게 형성될 수 있게 되므로, 제조되는 플래쉬 메모리 소자의 수율 및 신뢰성을 향상시킬 수 있게 되는 효과가 있게 된다.
플래쉬, 메모리, 소자, 에지셀, 공통, 소스, 컨택, 컨트롤, 게이트

Description

플래쉬 메모리 소자의 제조 방법{METHOD FOR MANUFACTURING FLASH MEMORY DEVICE}
도 1은 종래의 플래쉬 메모리 소자에 대한 레이아웃(lay-out)도,
도 2는 본 발명의 바람직한 실시예에 따른 플래쉬 메모리 소자에 대한 레이아웃도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 트렌치라인 20 : 셀활성영역
20a : 소스활성영역 22 : 드레인영역
30 : 드레인컨택 40 : 컨트롤게이트라인
50 : 공통소스라인 52 : 소스컨택
본 발명은 플래쉬 메모리(flash memory) 소자의 제조 방법에 관한 것으로서, 더욱 상세하게는 공통소스라인(common source line)의 소스컨택(source contact)에 인접하는 에지셀(edge cell)의 컨트롤게이트라인(control gate line)이 선폭(line width) 손실없이 정확하게 형성되도록 할 수 있는 플래쉬 메모리 소자의 제조 방법 에 관한 것이다.
일반적으로, 플래쉬 메모리(flash memory) 소자는 프로그래밍 및 소거(erase) 특성을 구비하는 이피롬(EPROM)과 전기적으로 프로그래밍 및 소거 특성을 확보하는 이이피롬(EEPROM)의 장점을 살린 소자로서, 전원이 공급되지 않더라도 메모리 셀에 저장되어 있는 정보를 유지할 뿐만 아니라 고속의 전기적 소거가 가능한 비휘발성 메모리 소자이다.
이러한 플래쉬 메모리 소자는 터널산화막, 절연막의 개재하에 적층(stack)되도록 형성되는 플로팅게이트(floating gate ; 부유게이트)와 컨트롤게이트(control gate ; 제어게이트) 및 노출된 기판 부위에 형성되는 소스(source) 및 드레인(drain)영역을 포함하여 구성되며, 1개의 트랜지스터(transistor)로서 1비트(bit)의 저장 상태를 실현하게 된다.
그리고, 그 소스라인(source line)을 형성하기 위해 각 단위셀(unit cell)의 소스를 연결하는 소스연결층을 갖게 되며, 이러한 소스연결층은 각 단위셀의 소스에 컨택(contact)을 형성하여 연결하는 금속컨택(metal contact) 방법을 통해 형성될 수도 있으나, 이 방법은 컨택마진(contact margin)을 고려해야 하기 때문에 고집적 소자에는 적절하지 않아 최근에는 고집적화의 실현을 위해 공통소스라인(common source line)을 주로 채택하고 있다.
도 1은 종래의 플래쉬 메모리 소자에 대한 레이아웃(lay-out)도이다.
도면을 참조하면, 플래쉬 메모리 소자는, 비트라인(BL) 방향으로 서로 이격되어 평행되도록 소자분리(isolation)영역인 트렌치(trench)라인(10)이 복수개 형 성되게 되고, 이웃하는 트렌치라인(10)간의 사이는 소자가 형성되게 되는 활성(active)영역으로 정의되게 되는데, 이 활성영역은 셀영역에 위치되는 셀활성영역(20)과 후술하는 소스컨택(52)이 형성되게 되는 소스활성영역(20a)으로 구분되게 된다.
그리고, 트렌치라인(10)과 수직되는 워드라인(WL) 방향으로는 서로 이격되도록 복수개의 컨트롤게이트라인(control gate line)(40)이 형성되게 되고, 각 컨트롤게이트라인(40)을 기준으로 일측에는 그에 평행되도록 공통소스라인(50)이 형성되게 되며, 반대되는 측의 셀활성영역(20)은 드레인영역(22)이 되게 되고, 해당 드레인영역(22)에는 드레인컨택(30)이 형성되게 된다.
나아가, 이러한 플래쉬 메모리 소자는 반복되는 단위셀로 이루어지게 되며, 각 단위셀은 각각 드레인컨택(30)을 갖으면서 공통소스라인(50)을 통해 공통으로 연결되게 되는데, 통상 16개 또는 24개의 단위셀마다 1개의 소스컨택(52)이 형성되게 되고, 해당 소스컨택(52)은 공통소스라인(50)과 소스활성영역(20a)이 교차되는 부분에 위치되도록 형성되게 된다.
또한, 적층구조 관점에서는 전술한 컨트롤게이트라인(40)이 셀활성영역들(20)의 상부를 가로지르도록 형성되게 되며, 컨트롤게이트라인(40)의 각 컨트롤게이트와 각 셀활성영역(20) 사이에는 플로팅게이트가 상부측 컨트롤 게이트와 중첩되도록 형성되게 된다.
그러나, 종래에 있어서는 도시한 바와 같이 소스컨택(52)의 원활한 형성을 위한 마진(margin)을 확보함과 아울러 해당 소스컨택(52)과 그 양측의 컨트롤게이 트라인(40)간의 전기적 절연을 위한 적정 이격거리를 확보하기 위하여, 소스컨택(52)에 대응되는 컨트롤게이트라인(40) 부분은 보다 외측에 위치되게 되고, 반면 셀영역의 컨트롤게이트라인(40) 부분은 상대적으로 내측에 위치되게 되므로, 이에 따라 소스활성영역(20a)의 측단부측에 위치되어 외측과 내측간을 연결하게 되는 컨트롤게이트라인(40)의 연결 부분은 45°정도로 경사지도록 형성되게 된다(도 1의 "A" 부분 참조).
따라서, 소스컨택(52)이 형성되는 소스활성영역(20a)에 인접하는 단위셀인 에지셀(edge cell)의 컨트롤게이트라인(40)은 소스활성영역(20a)에 인접하지 않는 단위셀인 센터셀(center cell)의 컨트롤게이트라인(40)에 비해 포토 리소그래피(photo-lithography) 공정을 통한 해당 라인패턴의 형성시 선폭(line width)이 감소되도록 형성되게 되는데, 상세하게는 포토 리소그래피 공정에서 경사진 부분 및 그에 인접되는 부분은 마스크(mask)를 이용한 노광시 노광 빛의 폭이 좁아져 좁은 폭으로 조사되게 되므로 이후 노광된 해당 부분을 식각(etching)하여 패터닝하게 되면 형성되는 해당 라인패턴 또한 대폭 선폭이 감소되도록 형성되게 되는 것이다.
그 결과로서, 좁은 선폭의 컨트롤게이트라인(40)이 형성되는 에지셀은 전기적 특성 측면에서 센터셀과 대비하여 숏채널(Short Channel), 문턱전압(threshold voltage, Vth) 쉬프트(shift), 과다 소거(over-erase) 등의 문제를 발생시키게 되므로, 해당하는 플래쉬 메모리 소자의 수율 및 신뢰성을 대폭 저하시키게 되는 문제 점이 발생되고 있다.
본 발명은 상기와 같은 제반 문제점을 해결하기 위하여 창안된 것으로서, 소스컨택 주변의 컨트롤게이트라인이 벤딩(bending)되는 부분을 수직으로 형성하여 포토 리소그래피 공정을 통한 해당 라인패턴의 형성시 선폭이 좁아지는 것을 방지하게 되는 플래쉬 메모리 소자의 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 상기 목적과 여러가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 아래에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
상술한 목적을 달성하기 위한 본 발명의 플래쉬 메모리 소자의 제조 방법은, 소스활성영역(20a)에 형성되는 공통소스라인(50)의 소스컨택(52)에 대응되는 컨트롤게이트라인(40) 부분은 상기 공통소스라인(50)을 기준으로 할 때 보다 외측에 형성되고 셀영역 부분의 상기 컨트롤게이트라인(40)은 상대적으로 내측에 형성되는 플래쉬 메모리 소자의 제조 방법에 있어서, 외측과 내측의 상기 컨트롤게이트라인(40)간을 연결하도록 상기 소스활성영역(20a)의 측단부측에 형성되는 연결 부분이 70~95°범위내의 특정각도를 갖도록 수직되게 형성되는 것을 특징으로 한다.
바람직하게, 상기 연결 부분은, 90°로 수직되게 형성될 수 있다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 바람직한 실시예에 따른 플래쉬 메모리 소자에 대한 레이아웃도이다.
플래쉬 메모리 소자는, 비트라인(BL) 방향으로 서로 이격되어 평행되도록 트렌치라인(10)이 복수개 형성되게 되고, 이웃하는 트렌치라인(10)간의 사이는 소자가 형성되게 되는 활성영역으로 정의되게 되는데, 이 활성영역은 셀영역에 위치되는 셀활성영역(20)과 후술하는 소스컨택(52)이 형성되게 되는 소스활성영역(20a)으로 구분되게 된다.
그리고, 트렌치라인(10)과 수직되는 워드라인(WL) 방향으로는 서로 이격되도록 복수개의 컨트롤게이트라인(40)이 형성되게 되고, 각 컨트롤게이트라인(40)을 기준으로 일측에는 그에 평행되도록 공통소스라인(50)이 형성되게 되며, 반대되는 측의 셀활성영역(20)은 드레인영역(22)이 되게 되고, 해당 드레인영역(22)에는 드레인컨택(30)이 형성되게 된다.
나아가, 이러한 플래쉬 메모리 소자는 반복되는 단위셀로 이루어지게 되며, 각 단위셀은 각각 드레인컨택(30)을 갖으면서 공통소스라인(50)을 통해 공통으로 연결되게 되는데, 통상 16개 또는 24개의 단위셀마다 1개의 소스컨택(52)이 형성되게 되고, 해당 소스컨택(52)은 공통소스라인(50)과 소스활성영역(20a)이 교차되는 부분에 위치되도록 형성되게 된다.
또한, 전술한 소스컨택(52)의 원활한 형성을 위한 마진을 확보함과 아울러 해당 소스컨택(52)과 그 양측의 컨트롤게이트라인(40)간의 전기적 절연을 위한 적정 이격거리를 확보하기 위하여, 소스컨택(52)에 대응되는 컨트롤게이트라인(40) 부분은 보다 외측에 위치되게 되고, 반면 셀영역의 컨트롤게이트라인(40) 부분은 상대적으로 내측에 위치되게 된다.
여기서, 본 발명에 따르면, 이상과 같이 소스컨택(52)에 대응되는 부분의 컨트롤게이트라인(40)은 보다 외측에 위치되고 셀영역 부분의 컨트롤게이트라인(40) 은 상대적으로 내측에 위치되게 되므로, 이들간을 연결하도록 소스활성영역(20a)의 측단부측에 위치되게 되는 컨트롤게이트라인(40)의 연결 부분은 바람직하게 90°로 정확하게 수직되도록 형성되게 된다(도 2의 "B" 부분 참조).
이로써, 기존에 45°정도로 경사지게 형성되던 것(도 1의 "A" 부분 참조)에 비해 90°로 수직되게 형성되게 되면, 해당 부분 및 이웃하는 부분이 포토 리소그래피 공정을 통해 매우 정확한 선폭으로 형성될 수 있게 되므로, 결국 소스활성영역(20a)에 인접하는 에지셀의 컨트롤게이트라인(40)도 선폭 손실없이 정확하게 형성될 수 있어 해당 에지셀의 전기적 특성 저하가 방지될 수 있게 됨으로써, 제조되는 플래쉬 메모리 소자의 수율 및 신뢰성을 대폭 향상시킬 수 있게 된다.
이상에서 컨트롤게이트라인(40)의 연결 부분을 가장 바람직하게 90°로 수직되게 형성하는 것으로 하였으나, 적정하게는 70~95°범위내에서 선택되는 특정각도를 갖도록 형성될 수 있으며, 이는 실험 결과 70°의 하한치 및 95°의 상한치 정도까지 에지셀의 컨트롤게이트라인(40)이 과다한 선폭 손실없이 양호하게 형성될 수 있는 것이 확인되었기 때문이다.
이상, 상기 내용은 본 발명의 바람직한 일 실시예를 단지 예시한 것으로 본 발명의 당업자는 본 발명의 요지를 변경시킴이 없이 본 발명에 대한 수정과 변경을 가할 수 있음을 인지해야 한다.
본 발명에 따르면, 소스컨택에 인접하는 에지셀의 컨트롤게이트라인이 선폭 손실 없이 정확하게 형성될 수 있게 되므로, 제조되는 플래쉬 메모리 소자의 수율 및 신뢰성을 향상시킬 수 있게 되는 효과가 달성될 수 있다.

Claims (2)

  1. 소스활성영역(20a)에 형성되는 공통소스라인(50)의 소스컨택(52)에 대응되는 컨트롤게이트라인(40) 부분은 상기 공통소스라인(50)을 기준으로 할 때 보다 외측에 형성되고 셀영역 부분의 상기 컨트롤게이트라인(40)은 상대적으로 내측에 형성되는 플래쉬 메모리 소자의 제조 방법에 있어서,
    외측과 내측의 상기 컨트롤게이트라인(40)간을 연결하도록 상기 소스활성영역(20a)의 측단부측에 형성되는 연결 부분이 70~95°범위내의 특정각도를 갖도록 수직되게 형성되는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 연결 부분은,
    90°로 수직되게 형성되는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
KR1020060079277A 2006-08-22 2006-08-22 플래쉬 메모리 소자의 제조 방법 KR100755137B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060079277A KR100755137B1 (ko) 2006-08-22 2006-08-22 플래쉬 메모리 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060079277A KR100755137B1 (ko) 2006-08-22 2006-08-22 플래쉬 메모리 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100755137B1 true KR100755137B1 (ko) 2007-09-04

Family

ID=38736385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060079277A KR100755137B1 (ko) 2006-08-22 2006-08-22 플래쉬 메모리 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100755137B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948299B1 (ko) 2007-12-27 2010-03-17 주식회사 동부하이텍 플래시 메모리 소자 및 그의 제조 방법
US10600805B2 (en) 2015-10-13 2020-03-24 Samsung Electronics Co., Ltd. Vertical memory devices with common source including alternately repeated portions having different widths
CN115425068A (zh) * 2022-11-04 2022-12-02 广州粤芯半导体技术有限公司 半导体结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010105584A (ko) * 2000-05-16 2001-11-29 김순택 리튬 2차전지
KR20050017485A (ko) * 2003-08-13 2005-02-22 삼성전자주식회사 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
KR20050032445A (ko) * 2003-10-01 2005-04-07 동부아남반도체 주식회사 반도체 소자 제조 방법
KR20050032437A (ko) * 2003-10-01 2005-04-07 동부아남반도체 주식회사 반도체 소자 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010105584A (ko) * 2000-05-16 2001-11-29 김순택 리튬 2차전지
KR20050017485A (ko) * 2003-08-13 2005-02-22 삼성전자주식회사 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
KR20050032445A (ko) * 2003-10-01 2005-04-07 동부아남반도체 주식회사 반도체 소자 제조 방법
KR20050032437A (ko) * 2003-10-01 2005-04-07 동부아남반도체 주식회사 반도체 소자 제조 방법

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
1020010005584
1020050017485
1020050032437
1020050032445

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948299B1 (ko) 2007-12-27 2010-03-17 주식회사 동부하이텍 플래시 메모리 소자 및 그의 제조 방법
US10600805B2 (en) 2015-10-13 2020-03-24 Samsung Electronics Co., Ltd. Vertical memory devices with common source including alternately repeated portions having different widths
CN115425068A (zh) * 2022-11-04 2022-12-02 广州粤芯半导体技术有限公司 半导体结构及其制备方法

Similar Documents

Publication Publication Date Title
KR100777348B1 (ko) 비휘발성 기억 장치의 셀 어레이 구조 및 그 형성방법
US9515084B2 (en) 3D nonvolatile memory device having common word line
JP2016058494A (ja) 半導体記憶装置
US20120020158A1 (en) Semiconductor memory device and manufacturing method thereof
US8759902B2 (en) Non-volatile memory device with vertical memory cells
KR100553712B1 (ko) 리세스 채널을 가지는 선택 트랜지스터가 구비된 비휘발성메모리 소자 및 그 제조방법
US8530309B2 (en) Memory device and method for fabricating the same
US11610910B2 (en) Semiconductor memory device
US8283717B2 (en) Semiconductor storage device
KR20130072087A (ko) 비휘발성 메모리 장치, 그 제조 방법 및 그 동작 방법
US8994088B2 (en) Semiconductor storage device and manufacturing method thereof
US20070166918A1 (en) Non-volatile memory device, and manufacturing method and programming method thereof
KR100634006B1 (ko) 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법
KR100755137B1 (ko) 플래쉬 메모리 소자의 제조 방법
JP2006310562A (ja) 半導体記憶装置およびその製造方法
US20110156122A1 (en) High Density NOR Flash Array Architecture
KR100855579B1 (ko) 반도체 메모리 장치 및 그 형성 방법
US7611946B2 (en) Method of fabricating a non-volatile memory device
KR20090003715A (ko) 낸드 플래시 메모리 소자 및 그 제조방법
JP2014053436A (ja) 半導体記憶装置の製造方法
KR100761409B1 (ko) 플래시 메모리 소자 및 그 제조방법
KR100650903B1 (ko) 비휘발성 기억 장치 및 그 제조방법
KR100650837B1 (ko) 낸드 플래쉬 메모리 소자 및 그의 제조방법
US20220302161A1 (en) Semiconductor device
KR20070067471A (ko) Ｎａｎｄ형 플래쉬 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee