KR100748922B1 - 크로스토크 노이즈 저감 회로를 구비한 반도체 장치 - Google Patents

크로스토크 노이즈 저감 회로를 구비한 반도체 장치 Download PDF

Info

Publication number
KR100748922B1
KR100748922B1 KR1020050047286A KR20050047286A KR100748922B1 KR 100748922 B1 KR100748922 B1 KR 100748922B1 KR 1020050047286 A KR1020050047286 A KR 1020050047286A KR 20050047286 A KR20050047286 A KR 20050047286A KR 100748922 B1 KR100748922 B1 KR 100748922B1
Authority
KR
South Korea
Prior art keywords
control signal
signal line
logic
circuit
fixed potential
Prior art date
Application number
KR1020050047286A
Other languages
English (en)
Other versions
KR20060089599A (ko
Inventor
준 후나코시
츠요시 히구치
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060089599A publication Critical patent/KR20060089599A/ko
Application granted granted Critical
Publication of KR100748922B1 publication Critical patent/KR100748922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 복수의 드라이버 회로와, 상기 복수의 드라이버 회로에 각각 접속되고, 각각의 상기 드라이버 회로로부터의 제어 신호를 전달하는 복수의 제어 신호선과, 상기 복수의 제어 신호선에 접속되며, 상기 드라이버 회로로부터의 제어 신호가 부여되어 동작하는 복수의 소자를 포함하는 반도체 장치에 있어서, 반도체 장치의 사이즈를 크게 하지 않고, 반도체 장치 내부의 제어 신호선 사이에서 생기는 크로스토크 노이즈를 경감시키는 것을 목적으로 한다.
크로스토크 노이즈의 영향을 저감하고자 하는 제어 신호선의 상기 드라이버 회로가 접속된 측과 반대측에, 상기 제어 신호선상의 논리가 상기 소자를 동작시키는 논리인 경우에는 상기 제어 신호선과 고정 전위간의 임피던스를 크게 하도록 제어하고, 상기 제어 신호선상의 논리가 상기 소자를 동작시키는 논리와 반대의 논리인 경우에는 상기 제어 신호선과 고정 전위간의 임피던스를 작게 하도록 제어하는 노이즈 가드 회로를 구비한다.

Description

크로스토크 노이즈 저감 회로를 구비한 반도체 장치{SEMICONDUCTOR APPARATUS WITH CROSSTALK NOISE REDUCTION CIRCUIT}
도 1은 본 발명의 기본 개념을 설명한 도면.
도 2는 본 발명의 제1 실시예의 회로 구성을 설명한 도면.
도 3은 본 발명의 제1 실시예에 있어서 제어 신호선의 동작 타이밍을 설명한 도면.
도 4는 본 발명의 제2 실시예의 회로 구성을 설명한 도면.
도 5a는 본 발명의 제2 실시예에 있어서 제어 신호선의 제1 동작 타이밍 예를 설명한 도면.
도 5b는 본 발명의 제2 실시예에 있어서 제어 신호선의 제2 동작 타이밍 예를 설명한 도면.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 픽셀 어레이
11 : V 시프트 레지스터
12 : 드라이버
13 : 노이즈 가드
14 : 트랜스퍼 게이트 신호선
15 : 리셋 신호선
16 : 선택 신호선
21 : 전원선
23 : 노이즈 가드
23 : 인버터 회로
232 : 트랜지스터
24 : 전하 전송 트랜지스터
25 : 리셋 트랜지스터
26 : 판독 트랜지스터
27 : 포토다이오드
28 : 증폭 트랜지스터
29 : 출력 신호선
33 : 노이즈 가드
331 : NOR 회로
332 : 트랜지스터
본 발명은 고체 촬상 소자 등의 반도체 장치에 있어서의 신호선간의 크로스토크 노이즈를 저감하는 기술에 관한 것이다.
반도체 장치에는 고체 촬상 소자, 액정 표시 소자, 반도체 메모리 등과 같이 복수의 드라이버 회로와, 그 드라이버 회로에 접속되어 제어 신호를 전달하는 복수 종의 제어 신호선과, 그 복수 종의 제어 신호선에 접속되고, 드라이버 회로에 의해 구동되는 소자군으로 이루어지는 것이 있다.
이러한 반도체 장치에 있어서는, 신호선간의 크로스토크와 그것에 의한 오동작이 항상 문제가 된다. 이 문제에 대해서 고체 촬상 소자를 예로서 설명한다.
CMOS 이미지 센서 등의 고체 촬상 소자는 본 발명에 관련되는 선행 기술 문헌인 하기 일본 특허 공개 제2004-159274호 공보 및 일본 특허 공개 제2003-134399호 공보에 기재되어 있는 바와 같이, 포토다이오드와 복수개의 트랜지스터로 이루어진 화소(픽셀)가 어레이형으로 배치되고, 그 주변에 판독하는 화소를 지정하기 위한 시프트 레지스터나 각 화소의 트랜지스터를 제어하는 드라이버 회로 등이 배치되어 있으며, 어레이 내에는 제어 신호선이 배선되어 있다.
반도체 집적 회로 기술의 발전에 따라, 고체 촬상 소자의 픽셀이 감소하게 되었고, 또한 어레이 사이즈가 메가 픽셀 이상으로 증가하게(즉 어레이의 1변이 길어지게) 되었다. 그렇게 하면, 픽셀내의 제어 신호간의 크로스토크가 쉽게 발생하게 된다.
픽셀내의 제1 제어 신호선의 제어 신호가 변화할 때, 인접하여 마련되어 있는 제2 제어 신호선에 크로스토크 노이즈가 발생하고, 제2 제어 신호가 의도하지 않은 변화를 일으키는 경우가 있다.
예컨대, 제1 제어 신호가 전하 전송 제어 신호, 제2 제어 신호가 화소 리셋 신호라고 하면, 축적한 신호를 화소 리셋 신호에 의해 의도하지 않게 리셋되어 버리고, 출력 화상의 품질을 떨어뜨리게 된다. 이 현상은 픽셀 어레이상에서 드라이버로부터의 거리에 따라 정도가 변하기 때문에, 출력 화상이 셰이딩(shading) 특성을 갖게 된다.
이하에, 본 발명에 관련되는 선행 기술 문헌인 일본 특허 공개 제2004-159274호 공보 내지 일본 특허 공개 평성 제8-129158호 공보를 소개한다.
하기 일본 특허 공개 제2004-159274호 공보, 일본 특허 공개 제2003-134399호 공보에는 전술한 바와 같이, 고체 촬상 소자가 기재되어 있다. 그 중 일본 특허 공개 제2004-159274호 공보는 고체 촬상 장치에 있어서의 센서의 다이내믹 레인지를 고조도측으로 확대하는 기술 등에 관한 것으로, 이미지 센서에 있어서, 노이즈에 대해서는 신호 전하를 초기화할 때에 발생하는 리셋 노이즈에 대한 기재는 있지만, 픽셀내의 제어 신호간의 크로스토크에 대해서는 기재되어 있지 않다.
일본 특허 공개 제2003-134399호 공보에는 고체 촬상 장치에 있어서, 배선 갯수를 삭감하는 것이 기재되어 있다. 일본 특허 공개 제2003-134399호 공보에 기재된 고체 촬상 장치에는 수직 방향의 화소를 선택하는 시프트 레지스터가 픽셀 어레이의 양측에 마련되어 있다. 일본 특허 공개 제2003-134399호 공보에서도 픽셀내의 제어 신호간의 크로스토크에 대해서는 기재되어 있지 않다.
일본 특허 공개 평성 제8-129158호 공보는 액정 표시 장치에 관한 것으로, 화면에 표시 얼룩(크로스토크)이 발생하는 문제를 해결하기 위해서 액정 표시 소자를 끼워 신호 드라이버와 반대측에 보상 전압 인가 회로가 마련된 것이 기재되어 있다. 일본 특허 공개 평성 제8-129158호 공보에서도 화소가 어레이형으로 배치되어 있고, 신호선이 배선되어 있기는 하지만, 신호선간의 크로스토크에 관한 기재는 없다.
이상 기술한 신호선간의 크로스토크의 저감책으로서는, 종래, 설계 단계에서 신호선간의 거리를 충분히 유지하도록 하는 것이나, 반도체 장치내의 각 소자에 의해 크로스토크에 의한 오동작 방지가 생각되고 있었다. 그러나, 이러한 대책은 칩 면적을 증가시켜 반도체 장치의 사이즈를 크게 하는 것으로서, 바람직하지 못하다.
또한, 크로스토크의 저감책이 반도체 장치 내부의 배선수를 늘리거나, 반도체 장치내의 각 소자를 구동하는 논리와 서로 간섭하여 이들 구동 논리에 제한을 주는 것은 피하는 것이 바람직하다.
그래서, 본 발명의 해결하고자 하는 과제는 복수의 드라이버 회로와, 상기 복수의 드라이버 회로에 각각 접속되고, 각각의 상기 드라이버 회로로부터의 제어 신호를 전달하는 복수의 제어 신호선과, 상기 복수의 제어 신호선에 접속되며, 상기 드라이버 회로로부터의 제어 신호가 부여되어 동작하는 복수의 소자를 포함하는 반도체 장치에 있어서, 반도체 장치의 사이즈를 크게 하지 않고, 반도체 장치 내부의 제어 신호선 사이에서 생기는 크로스토크 노이즈의 영향을 경감시키는 것이다.
크로스토크 노이즈의 영향을 저감하고자 하는 제어 신호선의 상기 드라이버 회로가 접속된 측과 반대측에, 상기 제어 신호선상의 논리가 상기 소자를 동작시키 는 논리인 경우에는 상기 제어 신호선과 고정 전위간의 임피던스를 크게 하도록 제어하고, 상기 제어 신호선상의 논리가 상기 소자를 동작시키는 논리와 반대의 논리인 경우에는 상기 제어 신호선과 고정 전위간의 임피던스를 작게 하도록 제어하는 노이즈 가드 회로를 구비한다.
이하, 본 발명은 반도체 장치의 예로서 고체 촬상 소자와, 제어 신호선의 예로서 축적되어 있던 화소를 리셋하는 리셋 신호선과 화소에 축적된 전하 전송을 제어하는 트랜스퍼 게이트 신호선을 들어 설명한다.
도 1은 본 발명의 기본 개념을 설명한 도면이다. 픽셀 어레이(10)의 한쪽 측에 수직 방향의 화소 선택을 위한 V 시프트 레지스터(11)와 제어 신호선의 드라이버(12)가 배치되고, 다른 쪽에 노이즈 가드(13)가 배치되어 있다. 제어 신호선은 트랜스퍼 게이트(TG) 신호선(14), 리셋(RST) 신호선(15) 및 선택(SEL) 신호선(16)이 기재되어 있다. 노이즈 가드(13)에는 리셋 신호선(15)만이 접속되어 있다.
리셋 신호선(15)이 드라이버측으로부터의 화살표선과 노이즈 가드측으로부터의 화살표선으로 나뉘어져 있고, 이 것은 본 발명에 있어서 상기 다른 쪽 측인 드라이버에서 먼 노이즈 가드측이라도 리셋 신호가 충분히 부여되는 것을 나타내고 있다.
이하, 도 2 내지 도 5를 참조하여 본 발명의 실시예를 설명한다.
[실시예 1]
도 2는 본 발명의 고체 촬상 소자 중 하나의 픽셀과 그 픽셀이 속하는 행에 마련된 노이즈 가드의 제1 실시예의 회로 구성을 도시한 것이다. 도 3은 제1 실시 예에 있어서 화소 판독시 각 제어 신호선의 동작 타이밍을 도시한 도면이다.
도 2에 도시된 노이즈 가드(23)는 리셋 신호선(15)의 논리를 반전하는 인버터(231)와, 인버터(231)의 출력이 게이트에 공급되고, 드레인이 리셋 신호선(15)에 접속되며, 소스가 그라운드에 접속된 N 채널 MOS 트랜지스터(232)로 구비한다.
화소 판독시에는, 도 3에 도시한 바와 같이, 우선 선택 신호 SEL이 상승하고, 판독 트랜지스터(26)가 온이 된다. 다음에 리셋 신호가 하이가 되면 리셋 트랜지스터(25)가 온이 되고, 잔류하고 있던 전하가 제거된다. 리셋 신호가 로우로 되돌아간 소정 시간 후에, 트랜스퍼 게이트 신호는 상승하고, 전하 전송 트랜지스터(24)는 온이 되어 포토다이오드(27)에 축적된 신호 전하가 추출되며, 증폭 트랜지스터(28)로 증폭되어 판독 트랜지스터(26)를 경유하여 출력 신호선(29)에 출력된다. 부호 21이 부여된 라인은 전원선이다.
노이즈 가드(13)는 리셋 신호의 논리를 이용하고 있고, 리셋 신호가 없을 때에는 트랜지스터(231)가 온이기 때문에 저임피던스 상태이므로, 트랜스퍼 게이트 신호가 상승했을 때라도 크로스토크 잡음을 경감시킬 수 있다.
또한, 리셋 신호가 상승했을 때에는 트랜지스터(231)가 오프가 되고, 드라이버(12)의 반대측으로부터도 리셋 신호가 부여된 경우와 동일한 효과를 얻을 수 있다.
[실시예 2]
도 4는 본 발명의 제2 실시예의 회로 구성을 도시한 것이다. 제1 실시예와 동일한 부분에는 동일한 부호가 부여되어 있다. 픽셀 부분은 도 2에 도시한 것과 동일하고, 노이즈 가드(33)의 구성이 도 2와 다르다. 도 5a 및 도 5b는 각각 제2 실시예에 있어서의 화소 판독시의 각 제어 신호선의 동작 타이밍 예를 도시한 도면이다.
제2 실시예의 노이즈 가드(33)에 있어서는, 리셋 신호선의 논리는 NOR 회로(331)를 통해 트랜지스터(332)의 게이트에 부여된다. NOR 회로(331)의 다른 한쪽의 입력에는 디스인에이블(disenable) 단자의 신호가 부여된다.
즉, 제2 실시예의 노이즈 가드(33)는 제1 실시예의 노이즈 가드(23)의 인버터(231)를 NOR 회로(331)로 대체하고, 외부에서 제어 신호를 입력 가능하게 한 것이다.
도 5a 및 도 5b에 도시한 화소 판독시의 각 제어 신호선의 동작 타이밍은 선택(SEL) 신호, 리셋 신호 및 트랜스퍼 게이트 신호에 대해서는 도 3에 도시된 제1 실시예의 경우와 동일하고, 디스인에이블 단자에 부여되는 리셋 홀드(RSTHLD) 신호가 가해지고 있는 것이 다르다.
도 5a에 도시된 리셋 홀드 신호는 리셋 신호선을 장시간 가드한 경우의 것으로, 리셋 신호가 상승하기 직전에 상승하고, 리셋 신호가 하강한 직후에 하강한다. 따라서, 리셋 기간에는 리셋 신호선과 그라운드 사이가 고임피던스가 되고, 기타 기간은 저임피던스가 되며, 확실하게 리셋 동작을 행할 수 있는 동시에, 트랜스퍼 게이트 신호선으로부터의 크로스토크나 기타 잡음의 영향을 피할 수 있다.
도 5b에 도시된 리셋 홀드 신호는 리셋 신호선을 단시간만 가드한 경우의 것으로, 리셋 신호가 하강한 후, 트랜스퍼 게이트 신호가 상승하기 전에 하이에서 로 우로 하강하고, 트랜스퍼 게이트 신호가 하강한 후에 하이로 되돌아간다. 따라서, 트랜스퍼 게이트 신호가 상승하기 전에 리셋 신호선과 그라운드 사이를 확실하게 저임피던스로 유지할 수 있기 때문에, 트랜스퍼 게이트 신호에 의한 크로스토크를 막을 수 있다.
또, 도 4에 도시된 디스인에이블 단자에는 도 5a, 도 5b에 도시된 리셋 홀드 신호에 한정되지 않고, 예컨대 트랜지스터(332)를 항상 오프로 하는 등, 애플리케이션에 따라 여러 가지 신호 입력에 이용할 수 있다.
이상, 고체 촬상 소자의 리셋 신호선과 트랜스퍼 게이트선간의 크로스토크 노이즈 저감에 대해서 예시하여 상세하게 설명하였지만, 본 발명의 대상이 고체 촬상 소자의 리셋 신호선과 트랜스퍼 게이트선 사이의 크로스토크 노이즈에 한정되지 않는 것은 당업자에게 있어서는 분명하다.
본 발명의 노이즈 가드는 노이즈 가드 대상이 되는 제어 신호선의 드라이버측과는 반대측의 단자에 마련되는 것으로서, 또한 최소 구성으로는 하나의 트랜지스터와 하나의 인버터로 실현되기 때문에, 칩 면적을 별로 증가시키는 것은 아니다. 또한, 본 발명의 노이즈 가드는 기본적으로는 그 제어 신호선의 논리에 기초하여 동작하는 것이므로, 그것을 위한 제어 신호를 필요로 하지 않기 때문에 배선수를 늘리지 않고, 다른 제어 논리와 간섭하는 일도 없기 때문에 양립할 수 있다.
또한, 제어 신호선의 임피던스를 저하시키는 상기 하나의 트랜지스터는 임피던스를 보다 더 저하시키기 위해서 사이즈가 큰 것을 사용할 수 있다.
그리고, 본 발명을 고체 촬상 소자의 리셋 신호선과 트랜스퍼 게이트선간의 크로스토크 노이즈 저감에 적용하면, 다음과 같은 효과를 더 얻을 수 있다.
(1) 의도하지 않은 리셋을 막을 수 있으므로, 출력 화상의 픽셀 위치 의존성(셰이딩)을 경감시킬 수 있다.
(2) 노이즈 게이트는 픽셀의 외측에 마련되기 때문에, 픽셀의 개구율(FILFACTOR)을 줄이는 일이 없다.
(3) 픽셀의 개구율이나 배선수를 바꾸지 않기 때문에, 감도를 열화시키지 않는다.
(4) 블루밍 대책 등의 픽셀 주사에 관한 논리가 필요한 것과의 양립이 가능하다.
(부기 1) 복수의 드라이버 회로와, 상기 복수의 드라이버 회로에 각각 접속되고, 각각의 상기 드라이버 회로로부터의 제어 신호를 전달하는 복수의 제어 신호선과, 상기 복수의 제어 신호선에 접속되며, 상기 드라이버 회로로부터의 제어 신호가 부여되어 동작하는 복수의 소자를 포함하는 반도체 장치에 있어서,
적어도 하나의 상기 제어 신호선의 상기 드라이버 회로가 접속된 측과 반대측에 상기 제어 신호선상의 논리에 의해 상기 제어 신호선과 고정 전위간의 임피던스를 제어하는 노이즈 가드 회로를 구비한 것을 특징으로 하는 반도체 장치.
(부기 2) 상기 노이즈 가드 회로는 상기 적어도 하나의 제어 신호선상의 논리가 상기 소자를 동작시키는 논리인 경우에는 상기 제어 신호선과 고정 전위간의 임피던스를 크게 하도록 제어하고, 상기 적어도 하나의 제어 신호선상의 논리가 상기 소자를 동작시키는 논리와 반대의 논리인 경우에는 상기 제어 신호선과 고정 전 위간의 임피던스를 작게 하도록 제어하는 것을 특징으로 하는 부기 1에 기재된 반도체 장치.
(부기 3) 상기 노이즈 가드 회로는 상기 적어도 하나의 제어 신호선의 논리를 반전하는 인버터 회로와, 상기 인버터 회로의 출력이 그 게이트에 접속되고, 드레인이 상기 제어 신호선에 접속되며, 소스가 고정 전위에 접속된 트랜지스터를 구비하는 것을 특징으로 하는 부기 2에 기재된 반도체 장치.
(부기 4) 상기 노이즈 가드 회로는 한쪽 입력이 상기 적어도 하나의 제어 신호선에 접속되고, 다른 쪽 입력이 외부 단자에 접속된 NOR 회로와, 상기 NOR 회로의 출력이 그 게이트에 접속되며, 드레인이 상기 제어 신호선에 접속되고, 소스가 고정 전위에 접속된 트랜지스터를 구비하는 것을 특징으로 하는 부기 2에 기재된 반도체 장치.
(부기 5) 상기 외부 단자에는 상기 적어도 하나의 제어 신호선의 제어 신호가 상승하고 있을 때에는 상기 트랜지스터를 오프로 하고, 상기 적어도 하나의 제어 신호선에 대하여 크로스토크 노이즈의 영향을 주는 제어 신호선상에 상기 제어 신호가 상승하기 이전에 상기 트랜지스터를 온으로 하는 신호가 부여되는 것을 특징으로 하는 부기 4에 기재된 반도체 장치.
(부기 6) 픽셀 어레이의 한쪽에만 제어 신호선을 통해 픽셀 어레이내의 픽셀을 동작시키는 드라이버 회로를 구비한 고체 촬상 소자에 있어서,
적어도 하나의 상기 제어 신호선의 상기 드라이버 회로가 접속된 측과 반대측에 상기 제어 신호선상의 논리에 의해 상기 제어 신호선과 고정 전위간의 임피던 스를 제어하는 노이즈 가드 회로를 구비한 것을 특징으로 하는 고체 촬상 소자.
(부기 7) 상기 노이즈 가드 회로는 상기 적어도 하나의 제어 신호선상의 논리가 상기 픽셀을 동작시키는 논리인 경우에는 상기 제어 신호선과 고정 전위간의 임피던스를 크게 하도록 제어하고, 상기 적어도 하나의 제어 신호선상의 논리가 상기 소자를 동작시키는 논리와 반대의 논리인 경우에는 상기 제어 신호선과 고정 전위간의 임피던스를 작게 하도록 제어하는 것을 특징으로 하는 부기 6에 기재된 고체 촬상 소자.
(부기 8) 상기 노이즈 가드 회로는 상기 적어도 하나의 제어 신호선의 논리를 반전하는 인버터 회로와, 상기 인버터 회로의 출력이 그 게이트에 접속되고, 드레인이 상기 제어 신호선에 접속되며, 소스가 고정 전위에 접속된 트랜지스터를 구비하는 것을 특징으로 하는 부기 7에 기재된 고체 촬상 소자.
(부기 10) 상기 외부 단자에는 상기 적어도 하나의 제어 신호선의 제어 신호가 상승하고 있을 때에는 상기 트랜지스터를 오프로 하고, 상기 적어도 하나의 제어 신호선에 대하여 크로스토크 노이즈의 영향을 주는 제어 신호선상에 상기 제어 신호가 상승하기 이전에 상기 트랜지스터를 온으로 하는 신호가 부여되는 것을 특징으로 하는 부기 9에 기재된 고체 촬상 소자.
(부기 11) 상기 적어도 하나의 제어 신호선이 리셋 신호선이고, 상기 크로스토크 노이즈의 영향을 주는 제어 신호선이 트랜스퍼 게이트 신호선인 것을 특징으로 하는 부기 10에 기재된 고체 촬상 소자.
본 발명에 따르면, 크로스토크 노이즈에 의한 오동작을 막을 수 있고, 또한, 칩 면적의 증가도 막을 수 있다.

Claims (10)

  1. 삭제
  2. 삭제
  3. 복수의 드라이버 회로와, 상기 복수의 드라이버 회로에 각각 접속되고, 각각의 상기 드라이버 회로로부터의 제어 신호를 전달하는 복수의 제어 신호선과, 상기 복수의 제어 신호선에 접속되며, 상기 드라이버 회로로부터의 제어 신호가 부여되어 동작하는 복수의 소자를 포함하는 반도체 장치에 있어서,
    적어도 하나의 상기 제어 신호선의 상기 드라이버 회로가 접속된 측과 반대측에, 상기 적어도 하나의 제어 신호선상의 논리가 상기 소자를 동작시키는 논리인 경우에는 상기 제어 신호선과 고정 전위간의 임피던스를 크게 하도록 제어하고, 상기 적어도 하나의 제어 신호선상의 논리가 상기 소자를 동작시키는 논리와 반대의 논리인 경우에는 상기 제어 신호선과 고정 전위간의 임피던스를 작게 하도록 제어하는 노이즈 가드 회로
    를 구비하고,
    상기 노이즈 가드 회로는 한쪽 입력이 상기 적어도 하나의 제어 신호선에 접속되고, 다른 쪽 입력이 외부 단자에 접속된 NOR 회로와, 상기 NOR 회로의 출력이 그 게이트에 접속되며, 드레인이 상기 제어 신호선에, 소스가 고정 전위에 접속된 트랜지스터를 구비하는 것인,
    반도체 장치.
  4. 제3항에 있어서, 상기 외부 단자에는 상기 적어도 하나의 제어 신호선의 제어 신호가 상승하고 있을 때에는 상기 트랜지스터를 오프로 하고, 상기 적어도 하나의 제어 신호선에 대하여 크로스토크 노이즈의 영향을 주는 제어 신호선상에 상기 제어 신호가 상승하기 이전에 상기 트랜지스터를 온으로 하는 신호가 부여되는 것인,
    반도체 장치.
  5. 삭제
  6. 삭제
  7. 픽셀 어레이의 한쪽에만 제어 신호선을 통해 픽셀 어레이내의 픽셀을 동작시키는 드라이버 회로를 구비한 고체 촬상 소자에 있어서,
    적어도 하나의 상기 제어 신호선의 상기 드라이버 회로가 접속된 측과 반대측에, 상기 제어 신호선상의 논리에 의해 상기 제어 신호선과 고정 전위간의 임피던스를 제어하는 노이즈 가드 회로
    를 구비하고,
    상기 노이즈 가드 회로는 상기 적어도 하나의 제어 신호선상의 논리가 상기 픽셀을 동작시키는 논리인 경우에는 상기 제어 신호선과 고정 전위간의 임피던스를 크게 하도록 제어하고, 상기 적어도 하나의 제어 신호선상의 논리가 상기 소자를 동작시키는 논리와 반대의 논리인 경우에는 상기 제어 신호선과 고정 전위간의 임피던스를 작게 하도록 제어하고, 상기 적어도 하나의 제어 신호선의 논리를 반전하는 인버터 회로와, 상기 인버터 회로의 출력이 그 게이트에 접속되고, 드레인이 상기 제어 신호선에, 소스가 고정 전위에 접속된 트랜지스터를 구비하는 것인,
    고체 촬상 소자.
  8. 픽셀 어레이의 한쪽에만 제어 신호선을 통해 픽셀 어레이내의 픽셀을 동작시키는 드라이버 회로를 구비한 고체 촬상 소자에 있어서,
    적어도 하나의 상기 제어 신호선의 상기 드라이버 회로가 접속된 측과 반대측에, 상기 제어 신호선상의 논리에 의해 상기 제어 신호선과 고정 전위간의 임피던스를 제어하는 노이즈 가드 회로
    를 구비하고,
    상기 노이즈 가드 회로는 상기 적어도 하나의 제어 신호선상의 논리가 상기 픽셀을 동작시키는 논리인 경우에는 상기 제어 신호선과 고정 전위간의 임피던스를 크게 하도록 제어하고, 상기 적어도 하나의 제어 신호선상의 논리가 상기 소자를 동작시키는 논리와 반대의 논리인 경우에는 상기 제어 신호선과 고정 전위간의 임피던스를 작게 하도록 제어하고, 한쪽 입력이 상기 적어도 하나의 제어 신호선에 접속되고, 다른 쪽 입력이 외부 단자에 접속된 NOR 회로와, 상기 NOR 회로의 출력이 그 게이트에 접속되며, 드레인이 상기 제어 신호선에, 소스가 고정 전위에 접속된 트랜지스터를 구비하는 것인,
    고체 촬상 소자.
  9. 제8항에 있어서, 상기 외부 단자에는 상기 적어도 하나의 제어 신호선의 제어 신호가 상승하고 있을 때에는 상기 트랜지스터를 오프로 하고, 상기 적어도 하나의 제어 신호선에 대하여 크로스토크 노이즈의 영향을 주는 제어 신호선상에 상기 제어 신호가 상승하기 이전에 상기 트랜지스터를 온으로 하는 신호가 부여되는 것을 특징으로 하는 고체 촬상 소자.
  10. 제9항에 있어서, 상기 적어도 하나의 제어 신호선이 리셋 신호선이고, 상기 크로스토크 노이즈의 영향을 주는 제어 신호선이 트랜스퍼 게이트 신호선인 것을 특징으로 하는 고체 촬상 소자.
KR1020050047286A 2005-02-04 2005-06-02 크로스토크 노이즈 저감 회로를 구비한 반도체 장치 KR100748922B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00028446 2005-02-04
JP2005028446A JP4358125B2 (ja) 2005-02-04 2005-02-04 クロストークノイズ低減回路を備えた半導体装置

Publications (2)

Publication Number Publication Date
KR20060089599A KR20060089599A (ko) 2006-08-09
KR100748922B1 true KR100748922B1 (ko) 2007-08-14

Family

ID=34941588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050047286A KR100748922B1 (ko) 2005-02-04 2005-06-02 크로스토크 노이즈 저감 회로를 구비한 반도체 장치

Country Status (6)

Country Link
US (1) US7477300B2 (ko)
EP (1) EP1689173B1 (ko)
JP (1) JP4358125B2 (ko)
KR (1) KR100748922B1 (ko)
CN (1) CN1816116B (ko)
DE (1) DE602005022821D1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808014B1 (ko) * 2006-09-11 2008-02-28 (주)실리콘화일 3개의 트랜지스터를 구비하는 단위픽셀 및 이를 구비하는픽셀 어레이
JP5181840B2 (ja) * 2008-05-30 2013-04-10 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
FR2959320B1 (fr) * 2010-04-26 2013-01-04 Trixell Detecteur de rayonnement electromagnetique a selection de gamme de gain
CN102779078A (zh) * 2012-06-29 2012-11-14 浪潮电子信息产业股份有限公司 一种提高背板线缆兼容性的方法
JP5429345B2 (ja) * 2012-10-12 2014-02-26 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP7154010B2 (ja) * 2017-01-18 2022-10-17 三星電子株式会社 イメージセンサー
FR3091113B1 (fr) * 2018-12-21 2021-03-05 Trixell Détecteur matriciel à conducteurs de ligne d’impédance maitrisée

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019073A (ko) * 1998-09-08 2000-04-06 윤종용 인접 비트라인간 누화 잡음을 개선한 반도체메모리장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131471A (ja) * 1993-03-19 1995-05-19 Hitachi Ltd 信号伝送方法と信号伝送回路及びそれを用いた情報処理システム
JPH08129158A (ja) 1994-10-31 1996-05-21 Toshiba Corp 液晶表示装置
US5528168A (en) * 1995-03-29 1996-06-18 Intel Corporation Power saving terminated bus
US6201270B1 (en) * 1997-04-07 2001-03-13 Pao-Jung Chen High speed CMOS photodetectors with wide range operating region and fixed pattern noise reduction
US6493030B1 (en) * 1998-04-08 2002-12-10 Pictos Technologies, Inc. Low-noise active pixel sensor for imaging arrays with global reset
US7119839B1 (en) * 1998-07-22 2006-10-10 Micron Technology, Inc. High resolution CMOS circuit using a matched impedance output transmission line
JP3985262B2 (ja) 2001-10-30 2007-10-03 ソニー株式会社 固体撮像装置およびその駆動方法
JP4132850B2 (ja) * 2002-02-06 2008-08-13 富士通株式会社 Ｃｍｏｓイメージセンサおよびその制御方法
JP2004159274A (ja) 2002-09-13 2004-06-03 Shoji Kawahito 固体撮像装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000019073A (ko) * 1998-09-08 2000-04-06 윤종용 인접 비트라인간 누화 잡음을 개선한 반도체메모리장치

Also Published As

Publication number Publication date
JP4358125B2 (ja) 2009-11-04
EP1689173A1 (en) 2006-08-09
DE602005022821D1 (de) 2010-09-23
CN1816116A (zh) 2006-08-09
KR20060089599A (ko) 2006-08-09
CN1816116B (zh) 2010-10-06
US7477300B2 (en) 2009-01-13
JP2006217305A (ja) 2006-08-17
EP1689173B1 (en) 2010-08-11
US20060176383A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
KR100748922B1 (ko) 크로스토크 노이즈 저감 회로를 구비한 반도체 장치
US8023025B2 (en) Photoelectric conversion apparatus and image pickup system using the same
EP0942593B1 (en) Solid state image pickup apparatus
US8717475B2 (en) Image pickup apparatus
JP4907733B2 (ja) 能動画素センサ
JP5489681B2 (ja) 固体撮像装置
KR19990030209A (ko) 광전 변환 장치
EP3799422A1 (en) Image sensor and operation method thereof
US8582003B2 (en) Solid-state imaging apparatus
JP4145587B2 (ja) 表示装置
US20110001860A1 (en) Solid-state imaging device
KR20080004349A (ko) 고체촬상장치 및 촬상장치
JP4382330B2 (ja) 表示装置
US20060071252A1 (en) Solid-state imaging apparatus
JP6485158B2 (ja) 撮像回路装置及び電子機器
JP6477125B2 (ja) 撮像回路装置及び電子機器
JP3697164B2 (ja) 走査回路とそれを用いた撮像装置
JP3548244B2 (ja) 光電変換装置
US20210281785A1 (en) Image sensing device and operating method thereof
JP2006222356A (ja) 固体撮像装置
US20030193596A1 (en) Electronic selector device for electro-optical sensors
JP6451443B2 (ja) 撮像回路装置及び電子機器
US20070291146A1 (en) Semiconductor Chip
JP2016184871A (ja) 撮像回路装置及び電子機器
KR20020000033A (ko) 출력 버퍼부를 공유하는 씨모스 이미지 센서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee