KR100745214B1 - Semiconductor chip carrier - Google Patents
Semiconductor chip carrier Download PDFInfo
- Publication number
- KR100745214B1 KR100745214B1 KR1020060068582A KR20060068582A KR100745214B1 KR 100745214 B1 KR100745214 B1 KR 100745214B1 KR 1020060068582 A KR1020060068582 A KR 1020060068582A KR 20060068582 A KR20060068582 A KR 20060068582A KR 100745214 B1 KR100745214 B1 KR 100745214B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- base
- leaf spring
- chip carrier
- opening
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
도 1은 종래의 반도체칩 캐리어의 일 예를 도시한 분해 사시도이다.1 is an exploded perspective view showing an example of a conventional semiconductor chip carrier.
도 2는 본 발명의 반도체칩 캐리어의 일 실시예에 대한 단면을 도시한 도면이다.2 is a cross-sectional view of an embodiment of a semiconductor chip carrier of the present invention.
도 3은 도 2에 도시한 본 발명의 반도체칩 캐리어의 일 실시예에 대한 조립 사시도를 도시한 도면이다.3 is an assembled perspective view of an embodiment of the semiconductor chip carrier of the present invention illustrated in FIG. 2.
도 4는 도 2에 도시한 본 발명의 반도체칩 캐리어의 일 실시예에 적용되는 판스프링만을 별도로 도시한 사시도이다.4 is a perspective view separately showing only a leaf spring applied to an embodiment of the semiconductor chip carrier of the present invention shown in FIG.
도 5는 도 2에 도시한 본 발명의 반도체칩 캐리어의 일 실시예에 적용되는 누름 구동부의 구체적인 예를 뒤집어 그 하부를 중심으로 도시한 사시도이다.FIG. 5 is a perspective view of the push driving unit applied to an embodiment of the semiconductor chip carrier of the present invention shown in FIG.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100: 베이스 110: 개구부100: base 110: opening
120: 접촉개구부 130: 탑재면120: contact opening 130: mounting surface
200: 판스프링 210: 판스프링의 일단200: leaf spring 210: one end of the leaf spring
220: 판스프링의 타단(돌출부) 300: 구동부220: other end of the leaf spring (protrusion) 300: drive unit
320: 돌기 400: 탄성부재320: projection 400: elastic member
본 발명은 반도체칩 캐리어에 관한 것으로, 더욱 상세하게는 부품수를 줄이고, 구조를 단순화하여 제조단가를 낮추고, 단순한 구성을 가지는 반도체칩 캐리어를 제공할 수 있으므로 제작의 생산성을 높일 수 있으며, 반도체칩 테스트시 분진의 누적에 따른 래치의 오동작을 막아 반도체칩의 파손을 막는 효과가 있는 반도체칩 캐리어에 관한 것이다.The present invention relates to a semiconductor chip carrier, and more particularly, to reduce the number of parts, to simplify the structure to lower the manufacturing cost, and to provide a semiconductor chip carrier having a simple configuration, it is possible to increase the productivity of manufacturing, the semiconductor chip The present invention relates to a semiconductor chip carrier which has an effect of preventing damage to a semiconductor chip by preventing a latch malfunction due to accumulation of dust during a test.
반도체칩은 다양한 형태로 제조되며, 그 외부에는 외부회로와의 전기적 연결을 위한 외부연결단자를 갖고 있고, 이러한 반도체칩의 외부연결단자의 형식으로는 리드형, 볼형 등이 적용되고 있다.The semiconductor chip is manufactured in various forms, and the outside has an external connection terminal for electrical connection with an external circuit, and the lead type, the ball type, etc. are applied as the type of the external connection terminal of the semiconductor chip.
또한, 이러한 반도체칩은 소비자에게 출하되기 전에 제품의 신뢰성을 확보하기 위하여 정상조건이나 고온, 고전압 등 스트레스 조건에서 소정의 테스트신호발생회로와 연결하여 성능이나 수명 등을 테스트하고, 그 테스트결과에 따라 양품과 불량품으로 분류하게 된다.In addition, these semiconductor chips are connected to a predetermined test signal generation circuit under normal conditions, high temperature, high voltage, stress conditions, etc. to ensure product reliability before being shipped to the consumer, and test performance and lifespan. It is classified as good or bad.
이러한 반도체칩의 테스트를 위하여 반도체칩을 고정하고, 반도체칩의 외부연결단자에 신호를 전달하기 위하여 반도체칩 캐리어가 사용되어진다.In order to test the semiconductor chip, a semiconductor chip carrier is used to fix the semiconductor chip and transmit a signal to an external connection terminal of the semiconductor chip.
이러한 캐리어의 구체적인 예로는 특허출원 제1999-33097호가 있으며, 이에 대한 개선으로 실용신안등록 제389391호가 게시되어졌다. 또한 이들 각각의 작동예는 각각의 명세서에 명확히 기재되어 있으며, 이에 대한 예는 도 1에 도시한 바와 같다. 그러나 이와 같이 제시된 반도체칩 캐리어는 모두 반도체칩의 입출 및 고정을 위하여 경사면과 톱니 구조를 가지는 래치와 이를 구동하는 스프링 및 회전축 등을 그 구성요소로 하므로, 다수의 부품을 요구하여 그 구조가 복잡하고, 조립이 어려운 문제점이 있다.A specific example of such a carrier is Patent Application No. 1999-33097, and Utility Model Registration No. 389391 has been published as an improvement thereof. In addition, each of these operating examples is clearly described in the respective specification, an example of which is illustrated in FIG. 1. However, all of the presented semiconductor chip carriers have a latch having a slanted surface and a tooth structure, a spring and a rotation shaft for driving the same, and the like, and require a large number of components, so that the structure is complicated. There is a problem that is difficult to assemble.
또한 조립후 사용시에도 래치가 일정한 홈부에 회전축에 의하여 고정되어 반복적인 섭동운동을 하므로 이에 따른 마찰면에서의 분진 발생이 야기되고, 이에 따라 반도체칩의 외부연결단자와 테스트 프로브간의 접촉이 방해되어 테스트 결과가 왜곡(양품이 불량품으로 판명되는 등)되거나, 래치의 섭동운동이 명확하게 이루어지지 않아 반도체칩의 입출시에 반도체칩과 래치가 상호 간섭되어 반도체칩이 파손되는 등의 테스트 오동작이 발생하는 문제점이 있다.In addition, even after assembly, the latch is fixed to a certain groove by the rotational shaft to perform repetitive perturbation movement. Therefore, dust is generated in the friction surface, which prevents contact between the external connection terminal of the semiconductor chip and the test probe. If the result is distorted (goods turn out to be defective, etc.), or the perturbation movement of the latch is not made clearly, the test malfunction occurs such that the semiconductor chip and the latch interfere with each other when the semiconductor chip enters and exits, resulting in damage to the semiconductor chip. There is a problem.
따라서 이러한 문제점을 해결하는 단순한 구조를 가지고, 명확하게 작동상태에 따라 구동이 이루어지는 반도체칩 캐리어의 개발이 절실한 실정이다.Therefore, there is an urgent need to develop a semiconductor chip carrier having a simple structure that solves this problem and driving clearly according to an operating state.
상기와 같은 종래기술의 문제점을 해결하고자, 본 발명은 부품수를 줄이고, 구조를 단순화하여 그 제조단가를 낮추고, 제작의 생산성을 높일 수 있으며, 단순한 구성에 따라 반도체칩 테스트시 분진의 누적에 따른 래치의 오동작을 막을 수 있어 반도체칩의 파손을 막을 수 있고 정확한 테스트 결과를 얻어낼 수 있는 반도체칩 캐리어를 제공하는 것을 목적으로 한다.In order to solve the problems of the prior art as described above, the present invention can reduce the number of parts, simplify the structure to lower the manufacturing cost, increase the productivity of production, according to the simple configuration of the accumulation of dust when testing semiconductor chips An object of the present invention is to provide a semiconductor chip carrier capable of preventing malfunction of the latch, preventing damage to the semiconductor chip, and obtaining accurate test results.
상기 목적을 달성하기 위하여, 본 발명은In order to achieve the above object, the present invention
반도체칩 캐리어에 있어서,In a semiconductor chip carrier,
상하 방향으로 뚫린 개구부를 가지고, 바닥면에 상기 개구부와 연통되는 접촉개구부와 상기 접촉개구부를 둘러싸고 반도체칩 탑재면이 형성되어 있는 탑재실을 구비한 베이스;A base having an opening formed in an up and down direction, the base having a contact opening communicating with the opening and a mounting chamber surrounding the contact opening formed on a bottom surface thereof;
일단은 상기 베이스에 고정되어 이로부터 상기 베이스의 개구부 중심 쪽으로 타단이 돌출되도록 하향경사진 판상의 돌출부로 이루어지는 적어도 2개의 판스프링; 및, At least two leaf springs having one end fixed to the base and a downwardly inclined plate-like protrusion such that the other end protrudes toward the center of the opening from the base; And,
반도체칩 캐리어의 동작상태 중에서 반도체칩이 반도체칩 캐리어에 출입하는 동작상태에서 상기 판스프링을 탄성 변형하여 상기 판스프링의 타단이 돌출되지 않도록 하는 구동부를 포함하는 것을 특징으로 하는 반도체칩 캐리어를 제공한다.It provides a semiconductor chip carrier comprising a driving unit to elastically deform the leaf spring in the operating state of the semiconductor chip carrier in the operating state of the semiconductor chip carrier so that the other end of the leaf spring does not protrude. .
이하 본 발명에 대하여 도면을 참고하여 상세하게 설명한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 반도체칩 캐리어에 관한 것으로 반도체칩 캐리어에 있어서, 상하 방향으로 뚫린 개구부(11)를 가지고, 바닥면에 상기 개구부(11)와 연통되는 접촉개구부(12)와 상기 접촉개구부(12)를 둘러싸고 반도체칩 탑재면(13)이 형성되어 있는 탑재실을 구비한 베이스(10), 일단은 상기 베이스(10)에 고정되어 이로부터 상기 베이스(10)의 개구부(11) 중심 쪽으로 타단(12)이 돌출되도록 하향경사진 판상의 돌출부(12)로 이루어지는 적어도 2개의 판스프링(20) 및, 반도체칩 캐리어의 동작상태 중에서 반도체칩이 반도체칩 캐리어에 출입하는 동작상태에서 상기 판스프링(20)을 탄성 변형하여 상기 판스프링(20)의 타단(12)이 돌출되지 않도록 하는 구동부(30)를 포함하여 구성되어진다.The present invention relates to a semiconductor chip carrier, comprising a contact opening (12) and a contact opening (12) communicating with the opening (11) at a bottom surface thereof with an opening (11) bored in a vertical direction. A
즉, 본 발명의 반도체칩 캐리어는 도 2 내지 도 5에 그 구체적인 실시예를 도시한 바와 같이 베이스, 판스프링 및 구동부로 구성되어진다.That is, the semiconductor chip carrier of the present invention is composed of a base, a leaf spring, and a driver as shown in Figs.
상기 베이스(10)는 도 1에 도시한 바와 같은 종래의 베이스와 유사한 것으로 종래에는 래치를 안착하는 구조를 가지는 반면에 본 발명의 경우에는 상기 판스프링을 결합하는 구조를 가지는 것을 특징으로 한다. 또한 상기 베이스는 반드시 도 1에 도시한 바와 같은 종래의 베이스와 유사한 형상뿐만 아니라 공지의 반도체칩 캐리어에 적용되는 다양한 형상을 가질 수도 있음은 물론이다. 따라서 이와 같은 베이스는 공지의 다양한 방법 및 형상으로 제작될 수 있으며, 고유의 기능인 반도체칩 테스트를 위하여 반도체칩의 출입을 위한 상하 방향으로 뚫린 개구부(11)를 가지고, 테스트 중에 반도체칩의 안착을 위한 바닥면에 상기 개구부(11)와 연통되는 접촉개구부(12)와 상기 접촉개구부(12)를 둘러싸고 반도체칩 탑재면(13)이 형성되어 있는 탑재실을 구비하여 구성된다. 이에 대한 구체적인 예는 도 2 내지 도 3에 도시한 바와 같다.The
상기 베이스(10)에 일단이 고정되는 판스프링(20)은 일단은 상기 베이스(10)에 고정되어 이로부터 상기 베이스(10)의 개구부(11) 중심 쪽으로 타단(12)이 돌출되도록 하향경사진 판상의 돌출부(12)로 이루어지는 적어도 2개의 판스프링(20)으로 구성된다. 즉, 도 2 내지 도 3에 그 구체적인 예를 도시한 바와 같이 판스프링의 일단은 베이스에 고정되고 다른 쪽 타단은 자유단으로 구성되어 이후 구동부(30)의 동작에 따라 구동부가 아래로 내려오면 구동부의 돌기(32)가 판스프링을 누르게 되고, 이에 따라 타단이 휘어져 외측으로 밀려나면 판스프링의 타단은 더 이상 탑재실 내부(상기 베이스의 개구부 중심 쪽)로 돌출되지 않으므로 반도체 칩 의 입출이 자유롭게 되고, 다시 구동부가 위로 올라가면 돌출이 이루어져 반도체 칩이 내부에 있는 경우에는 반도체칩을 판스프링이 고정하게 되고, 반도체칩이 내부에 없는 경우에는 반도체칩의 인입을 막게 된다.The
상기 판스프링(20)은 공지의 다양한 형태의 판스프링이 여기에 해당할 수 있으며, 이의 일단에서의 고정은 도시한 바와 같이 억지끼움 형태를 가질 수도 있으며, 반드시 이에 한정되는 것은 아니며 이뿐만 아니라 공지의 다양한 형태로 고정부를 형성할 수 있음은 물론이다. 또한 타단의 경우에는 바람직하게는 그 타단의 끝단이 도시한 바와 같이 상기 일단 측으로 아래로 말려지는 형태로 구성하는 것이 좋다. 이를 통하여 반도체칩이 삽입된 경우에 반도체칩을 안정적으로 고정시킬 수 있다. 이에 대한 구체적인 예는 도 4에 도시한 바와 같다. 이외에도 상기 판스프링의 폭을 변화하거나 판스프링 중간에 구멍을 형성하는 방법을 통하여 판스프링의 구간별 탄성력을 조절할 수도 있다. 즉, 일단에서 타단으로의 판스프링 폭에 있어서, 이를 도시한 바와 같이 일정하게 유지할 수도 있으며, 이를 일정부분은 넓게 할 수도 있으며, 이러한 판상에 구멍이나 슬릿을 추가로 더 포함하도록 할 수도 있다.The
마지막으로 구동부(30)는 상기 판스프링에 힘을 가하여 반도체칩 캐리어의 동작상태 중에서 반도체칩이 반도체칩 캐리어에 출입하는 동작상태에서 상기 판스프링(20)을 탄성 변형하여 상기 판스프링(20)의 타단(12)이 돌출되지 않도록 하는 동작을 하도록 한다. 이를 통하여 테스트 중에는 캐리어가 반도체칩을 견고하게 고정하고, 반도체칩의 출입시에는 반도체칩에 어떠한 외력의 작용도 없이 쉽게 출 입이 이루어지도록 한다. 바람직하게는 상기 구동부(30)는 도 2 내지 도 3과 도 5에 도시한 바와 같이 상기 베이스(10)의 상면에 탄성부재(40)를 통하여 연결되는 판상부재로서 그 하면에 상기 판스프링(20)의 상면에 접촉하여 구동부(30)의 하강시에 상기 판스프링(20)의 타단이 돌출되지 않도록 하는 돌기(32)를 구비하도록 구성하는 것이 좋다. 이를 통하여 기존의 반도체칩 캐리어가 사용되는 모든 장비에 적용이 가능하고, 반도체칩 캐리어의 동작을 명확하게 구성할 수 있다.Finally, the
상기 탄성부재(40)는 공지의 다양한 탄성부재가 여기에 사용될 수 있고, 바람직하게는 코일스프링이 사용될 수 있으며, 이와 같은 탄성부재는 도 1에 도시한 바와 같이 대칭적으로 구성하는 것이 원활한 작동을 위하여 바람직하다.The
이와 같은 본 발명의 반도체칩 캐리어의 작동을 도시한 바와 같은 구체적인 실시예를 통하여 살펴보면 아래와 같다.Looking at the operation of the semiconductor chip carrier of the present invention as described above through a specific embodiment as follows.
즉, 구동부(30)는 탄성부재(40)에 의하여 위로 밀려지고, 따라서 판스프링(20)은 탑재실 내부에 돌출된 형태로 구성되어진다. 여기서 반도체칩의 로딩을 위하여 상기 구동부(30)를 누르게 되면, 상기 탄성부재(40)는 압축되고, 구동부(30)가 아래로 이동하고 이에 따라 판스프링(20)이 돌기(32)에 눌려 휘어져 탑재실 내부에는 더 이상 판스프링(20)의 돌출이 없게 된다. 이 상태에서 반도체칩이 탑재되고 이후에 구동부(30)를 누르는 힘이 제거되면 구동부(30)는 탄성부재(40)의 탄성력 및 판스프링(20)의 탄성력에 의하여 위로 올라가고 이에 따라 판스프링(20)은 원래의 위치로 복원되어 돌출이 이루어지고 판스프링 타단(22)의 하면이 반도체 칩을 고정하게 된다. 이후에 반도체칩의 테스트가 고정상태에서 이루어지고 테스 트가 완료된 후에는 다시 전과 같은 동작으로 판스프링(20)이 휘어져 탑재실 내부에는 판스프링(20)의 돌출이 없게 되고, 이후에 반도체칩을 탑재실로부터 제거하는 동작이 이루어진다. That is, the
본 발명의 반도체칩 캐리어에 따르면, 기존의 반도체 칩 캐리어에 비하여 그 부품수를 줄이고, 구조를 단순화하여 그 제조단가를 낮추고, 단순한 구조를 통하여 캐리어 제작의 생산성을 높일 수 있는 효과가 있다.According to the semiconductor chip carrier of the present invention, there is an effect that can reduce the number of parts compared to the conventional semiconductor chip carrier, simplify the structure to lower the manufacturing cost, and increase the productivity of the carrier manufacturing through a simple structure.
또한, 이와 같은 단순한 구성에 따라 반도체칩 테스트시 분진의 누적에 따른 래치의 오동작을 막을 수 있어 반도체칩의 파손을 막을 수 있고, 분진발생의 최소화를 통하여 보다 정확한 테스트 결과를 얻어낼 수 있는 효과를 가진다.In addition, according to this simple configuration, it is possible to prevent malfunction of the latch due to accumulation of dust during semiconductor chip testing, thereby preventing damage to the semiconductor chip, and to obtain more accurate test results by minimizing dust generation. Have
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의하여 한정되는 것은 아니고, 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 해당 기술분야의 당업자가 다양하게 수정 및 변경시킨 것 또한 본 발명의 범위 내에 포함됨은 물론이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various modifications and changes made by those skilled in the art without departing from the spirit and scope of the present invention described in the claims below. Changes are also included within the scope of the invention.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060068582A KR100745214B1 (en) | 2006-07-21 | 2006-07-21 | Semiconductor chip carrier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060068582A KR100745214B1 (en) | 2006-07-21 | 2006-07-21 | Semiconductor chip carrier |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100745214B1 true KR100745214B1 (en) | 2007-08-01 |
Family
ID=38601654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060068582A KR100745214B1 (en) | 2006-07-21 | 2006-07-21 | Semiconductor chip carrier |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100745214B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101345814B1 (en) | 2012-03-28 | 2014-02-14 | 주식회사 오킨스전자 | Semiconductor device carrier |
KR101469218B1 (en) * | 2013-05-02 | 2014-12-10 | 주식회사 오킨스전자 | Insert for loading semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100415853B1 (en) | 1994-10-11 | 2004-01-31 | 가부시키가이샤 아드반테스트 | Ic carrier |
KR20040057494A (en) * | 2002-12-26 | 2004-07-02 | 삼성전자주식회사 | Wafer loading system having plate spring |
JP2004221134A (en) | 2003-01-09 | 2004-08-05 | Renesas Technology Corp | Apparatus and method of manufacturing semiconductor device |
-
2006
- 2006-07-21 KR KR1020060068582A patent/KR100745214B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100415853B1 (en) | 1994-10-11 | 2004-01-31 | 가부시키가이샤 아드반테스트 | Ic carrier |
KR20040057494A (en) * | 2002-12-26 | 2004-07-02 | 삼성전자주식회사 | Wafer loading system having plate spring |
JP2004221134A (en) | 2003-01-09 | 2004-08-05 | Renesas Technology Corp | Apparatus and method of manufacturing semiconductor device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101345814B1 (en) | 2012-03-28 | 2014-02-14 | 주식회사 오킨스전자 | Semiconductor device carrier |
KR101469218B1 (en) * | 2013-05-02 | 2014-12-10 | 주식회사 오킨스전자 | Insert for loading semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20050087300A (en) | Test socket for semiconductor package | |
KR101912949B1 (en) | Test socket for ball grid array package | |
KR101944693B1 (en) | BGA Socket device for testing an BGA IC | |
KR100745214B1 (en) | Semiconductor chip carrier | |
KR20070062082A (en) | Combine structure of semiconductor package and test socket | |
KR100785510B1 (en) | Semiconductor chip package carrier | |
JP2003017208A (en) | Socket for semiconductor device | |
KR101886205B1 (en) | One touch coupling type socket assembly for testing semiconductor package | |
KR20140005775U (en) | Probe And Test Socket Including The Same | |
KR100985498B1 (en) | Testing Socket | |
KR101345814B1 (en) | Semiconductor device carrier | |
JPH04501192A (en) | Improved electrical connector and IC chip tester integrated with the connector | |
KR101057152B1 (en) | Semiconductor Chip Package Carrier | |
KR100813281B1 (en) | Semiconductor chip carrier | |
KR100422341B1 (en) | package test socket | |
KR101345816B1 (en) | The socket for test of semiconductor package | |
KR100760382B1 (en) | Semiconductor chip carrier | |
KR200356022Y1 (en) | a socket for BGA chip test | |
US9903889B1 (en) | Probe connector assembly | |
KR100970898B1 (en) | test socket for memory module | |
KR100563603B1 (en) | Insert apparatus | |
KR20180090454A (en) | Test socket for semiconductor ic test | |
KR100293243B1 (en) | Socket structure for semiconductor device inspection | |
US20030092301A1 (en) | KGD carrier and an IC mounting socket mounting it | |
KR200327630Y1 (en) | Socket board connecting test socket for semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120724 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130709 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140725 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160727 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |