KR100745055B1 - 반도체장치의 제조방법 - Google Patents

Abstract

본 발명은 반도체장치의 제조방법에 관한 것으로서, 다층으로 적층하여 제조하는 반도체장치에서 하부층을 평탄화하기 위해 수행하는 CMP공정시 웨이퍼의 가장자리에서 발생되는 결함을 제거하기 위해 수행하는 더미다이 노광공정을 생략하고 사전에 웨이퍼의 가장자리를 CMP로 연하마거나 사전 식각으로 더미패턴 지역을 식각하여 단차를 낮춘 후 평탄화를 수행함으로써 평탄화 시간을 줄일 수 있는 이점이 있다.

반도체장치, 웨이퍼, 가장자리, CMP, 경사연마, 더미샷, 노광공정, 더미패턴식각

Description

반도체장치의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

도 1은 일반적인 CMP 과정을 나타낸 도면이다.

도 2는 본 발명에 의한 반도체장치의 제조방법에 의해 웨이퍼의 가장자리에 단차가 형성된 상태를 나타낸 도면이다.

도 3은 본 발명에 의한 반도체장치의 제조방법에 의해 웨이퍼 가장자리를 연마하는 상태를 설명하기 위한 도면이다.

도 4는 본 발명에 의한 반도체장치의 제조방법에 의해 웨이퍼 가장자리를 식각하는 상태를 설명하기 위한 도면이다.

- 도면의 주요부분에 대한 부호의 설명 -

10 : 웨이퍼 20 : CMP장치

30 : 연마패드 40 : 슬러리 공급장치

50 : 슬러리 60 : 더미다이

70 : 메인다이 80 : 경사지역

90 : 감광막 100 : 축소 노광장치

본 발명은 반도체장치의 제조방법에 관한 것으로서, 보다 상세하게는 다층으로 적층하여 제조하는 반도체장치에서 하부층을 평탄화하기 위해 수행하는 CMP공정시 웨이퍼의 가장자리에서 발생되는 결함을 제거하기 위해 수행하는 더미다이 노광공정을 생략하고 사전에 웨이퍼의 가장자리를 CMP로 연마하거나 사전 식각으로 더미패턴 지역을 식각하여 단차를 낮춘 후 평탄화를 수행함으로써 평탄화 시간을 줄일 수 있도록 한 반도체장치의 제조방법에 관한 것이다.

일반적으로 반도체장치의 제조 시 웨이퍼 위에 수십 가지의 회로 패턴을 형성하게 되는데, 이때 산화물 옥사이드, 금속층 등의 물질들을 두껍게 적층하여 올라가면서 형성하기 때문에 최종 웨이퍼 표면상에서는 토폴로지 단차가 심하게 나타나게 된다.

그런데 이와 같이 토폴로지 단차가 심하게 나타날 경우 노광 공정에서 노광 장치를 통해 감광막 패턴 형성 시 깊은 단차 지역에서의 패턴 브리지 및 디포커스 등의 문제점을 유발하게 된다.

따라서, 이러한 문제점을 해결하기 위하여 웨이퍼 표면 단차를 완화시키기 위한 방법으로 화학 기계연마 방법 즉, CMP(Chemical Mechanical Polishing)라고 불리는 공정을 진행하게 된다.

도 1은 일반적인 CMP 과정을 나타낸 도면이다.

여기에 도시된 바와 같이 웨이퍼(10)를 CMP 장치(20)에 로딩한 후 웨이퍼(10)를 회전시키면서 슬러리 공급장치(40)로부터 슬러리(50)를 공급하면서 연마패드(30)로 웨이퍼(10) 면을 연마하게 된다.

위와 같이 평탄화 하는 CMP 방법에서의 문제점은 웨이퍼 연마 중에 연마의 균일도 향상을 위해서는 동일한 조건의 피 연마 층이 필수적이지만 실질적으로는 피 연마 층의 비균일에 의한 문제점을 갖고 있으며, 아울러 또 다른 원인으로는 CMP 연마장치의 사용방법과 연마 시 사용되는 슬러리 공급 방법에서 그 차이가 나타날 수도 있다.

위에서 첫 번째 문제점은 웨이퍼 위로 적층 되어 올라가는 산화물 및 금속층의 물질 밀도, 회로배선 밀도 등의 차이에 있어서 연마 정도가 달리 나타나기 때문에 웨이퍼 표면 전체를 균일하게 연마하기가 어렵게 된다.

이렇게 CMP에 의해 제거되어야 할 박막이 제거되지 않고 남는 결함은 대부분 웨이퍼 가장 자리에서 많이 생긴다. 이것은 제한 크기를 갖는 웨이퍼와 CMP 원리상 가장자리가 균일하게 연마되기가 어렵고 연마 후에도 피 연마 층에서 생긴 잔류 박막 필름 물질이 결함으로 작용하여 감광수지를 스핀 코팅할 때 문제점이 발생하게 되거나, 웨이퍼 중심으로 유입되어 반도체 장치들의 전기적 장애를 일으켜 반도체 생산 수율을 떨어뜨리는 원인이 되기도 한다.

따라서, 위와 같이 CMP 방법에서의 문제점을 해결하기 위해서는 먼저 피 연마 층을 균일한 박막조건을 갖도록 형성하거나, 비 노광 지역에서 적층되는 박막 필름을 사전에 제거하는 방법을 사용할 수 있다.

위에서 비 노광 지역에서 적층되는 박막을 제거하는 방법이 일반적으로 사용되고 있는데, 웨이퍼(10) 가장자리 지역도 웨이퍼 중심에서처럼 더미다이(60)를 형성하기 위해 노광하는 더미샷 노광(dummy shot exposure) 공정을 진행한다.

그러나, 8인치 한 개의 웨이퍼에서 보통 100개 정도의 메인다이(70)를 만드는 경우를 예를 들면 웨이퍼 가장자리 빈 지역을 노광하기 위해서 진행되는 더미다이(60) 수는 경우에 따라 최대 수십개 이상이 더 필요하게 된다, 노광 필드 크기를 다이 크기로 하지 않는 별도의 방법을 사용하는 최적의 경우에 있어서도 토탈 노광 시간의 10% 내지 30% 정도의 추가 노광공정 시간을 소모시킬 수 있다. 이것은 추가 공정시간을 필요로 하게 되어 반도체 생산 단가를 높이는 결과를 가져오게 하고 생산 효율을 떨어뜨리는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 다층으로 적층하여 제조하는 반도체장치에서 하부층을 평탄화하기 위해 수행하는 CMP공정시 웨이퍼의 가장자리에서 발생되는 결함을 제거하기 위해 수행하는 더미다이 노광공정을 생략하고 사전에 웨이퍼의 가장자리를 CMP로 연하마거나 사전 식각으로 더미패턴 지역을 식각하여 단차를 낮춘 후 평탄화를 수행함으로써 평탄화 시간을 줄일 수 있도록 한 반도체장치의 제조방법을 제공함에 있다.

상기와 같은 목적을 실현하기 위한 본 발명은 CMP 공정에 의해 평탄화하는 반도체장치의 제조방법에 있어서, CMP 공정 이전에 웨이퍼의 가장자리를 CMP 로 경사연마하는 단계를 포함하여 이루어진 것을 특징으로 한다.

또한, CMP 로 경사연마하는 단계는 블랭크 웨이퍼 상태에서 진행하는 것을 특징으로 한다.

이때, 경사연마는 2도 이내의 경사도를 가지고 약 20내지 30mm 폭으로 연마하는 것을 특징으로 한다.

또한, CMP 공정에 의해 평탄화하는 반도체장치의 제조방법에 있어서, 최초의 CMP 공정 이후에 웨이퍼의 가장자리를 CMP 로 경사연마하는 단계를 포함하여 이루어진 것을 특징으로 한다.

이때, 경사연마는 2도 이내의 경사도를 가지고 약 20내지 30mm 폭으로 연마하는 것을 특징으로 한다.

또한, 경사연마하는 단계에서 웨이퍼 측벽에 묻은 슬러리를 제거하기 위해 웨이퍼의 90도로 기울여 진행하는 단계를 포함하여 것을 특징으로 한다.

한편, 최초의 CMP 공정 후 웨이퍼 가장자리의 측벽에 묻은 잔류 슬러리를 묽은 산성액, DI 워터를 압출분사하여 제거하는 단계를 더 포함하여 이루어진 것을 특징으로 한다.

CMP 공정에 의해 평탄화하는 반도체장치의 제조방법에 있어서, CMP 공정 이전에 웨이퍼 가장자리의 더미패턴 지역을 식각하는 단계를 포함하여 이루어진 것을 특징으로 한다.

이때 더미패턴 지역의 식각은 WEE(Wafer edge Exposure)툴을 사용하여 약 1,000∼10,000Å 범위 깊이로 식각하는 것을 특징으로 한다.

위와 같이 이루어진 본 발명은 CMP공정시 웨이퍼의 가장자리에서 발생되는 결함을 사전에 미리 연마하거나 식각하여 제거함으로써 웨이퍼 가장자리의 단차를 낮춘 상태에서 이후 후속공정을 진행하도록 한 것이다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.

도 2는 본 발명에 의한 반도체장치의 제조방법에 의해 웨이퍼의 가장자리에 단차가 형성된 상태를 나타낸 도면이다.

여기에 도시된 바와 같이 웨이퍼(10)의 가장자리의 더미다이 패턴 지역에 약 20내지 30mm 폭을 링형태의 경사지역(80)을 형성함으로써 정상다이 패턴 지역보다 낮게 형성함으로써 더미다이 노광을 위한 더미샷 공정없이 경사지역(80)에서 발생되는 CMP 연마의 불균일을 없앰으로써 노광공정 시간을 10% 정도 단축할 수 있게 된다.

도 3은 본 발명에 의한 반도체장치의 제조방법에 의해 웨이퍼 가장자리를 연마하는 상태를 설명하기 위한 도면이다.

여기에 도시된 바와 같이 웨이퍼(10)의 가장자리를 CMP 장치(20)의 연마패드(30)로 미리 2도 이내의 경사도를 가지고 약 20내지 30mm 폭에 CMP로 경사 연마를 실시하여 단차를 형성한다.

한편, 경사연마를 최초의 CMP 공정 후에 진행할 경우 경사연마를 진행하면서 웨이퍼 측벽에 묻은 슬러리를 제거하기 위해 웨이퍼와 90도로 기울여 진행하여 웨이퍼의 측벽에 묻은 슬러리 및 이물을 제거하게 된다.

또한, 이와 같이 경사연마를 최초의 CMP 공정 후에 진행할 경우 웨이퍼 가장자리의 측벽에 묻은 잔류 슬러리를 묽은 산성액, DI 워터를 압출분사하여 제거한다.

이와 같이 웨이퍼 가장자리에 단차를 형성하는 공정은 블랭크 웨이퍼를 가지고 진행할 수도 있고, 아니면 박막을 적층해 가면서 평탄화를 위한 CMP 공정 전에서 웨이퍼 가장자리만을 경사연마한 후 종래의 방법과 동일하게 CMP공정 및 노광공정을 진행한다.

위와 같이 웨이퍼의 가장자리를 경사연마하는 공정은 CMP 공정이 한번 이상 필요한 소자일 경우 CMP 공정횟수만큼 더미샷 공정이 필요하게 되지만 본 발명에 의할 경우 모든 CMP 공정에서의 더미샷 공정이 생략되고, 가장 처음의 CMP공정 전에서 단 한번의 경사연마를 실시함으로써 결함이 발생하는 문제를 해결할 수 있게 된다.

이렇게 웨이퍼의 가장자리에 단차를 낮춘 후 후속공정을 진행함으로써 박막 필름의 잔류물질과 슬러리가 웨이퍼의 가장자리에 남아 있는 현상을 방지하거나 깨끗이 제거할 수 있게 되어 차후 이들 결함들에 의한 불량을 방지하게 되어 수율 하락을 막을 수 있으며, 상부층에 패턴을 형성하기 위해 감광막 코팅시 코팅불량도 막을 수 있게 된다.

도 4는 본 발명에 의한 반도체장치의 제조방법에 의해 웨이퍼 가장자리를 식각하는 상태를 설명하기 위한 도면이다.

여기에 도시된 바와 같이 평탄화를 위한 CMP 공전 이전에 웨이퍼 가장자리를 기계적 연마법을 사용하지 않고 웨이퍼(10) 위에 감광막(90)을 코팅하고 축소 노광 장치(100)나 현상하기 위한 장치에서 사용되고 있는 WEE(Wafer edge Exposure)툴을 사용하여 가장자리 경사지역(80)을 노광하고 이를 현상한 후 다시 습식 식각 혹은 건식식각을 통해서 웨이퍼 가장자리 경사지역(80)을 약 1,000∼10,000Å 범위 깊이로 식각한다.

그리고, CMP 공정 후에 진행할 경우 웨이퍼 가장자리의 측벽에 묻은 잔류 슬러리를 묽은 산성액, DI 워터를 압출분사하여 제거한다.

이후 일반적인 반도체장치의 제조방법에 의해 웨이퍼를 정상적으로 CMP 하거나 더미숏 노광없이 반도체 장치를 제조할 수 있다.

위와 같이 CMP 공정 전에 웨이퍼 가장자리의 더미패턴 지역만을 식각함으로써 CMP 공정이 한번 이상 필요한 소자에서 CMP 공정횟수만큼 더미샷 공정이 필요하게 될 때 모든 CMP 공정에서의 더미샷 공정이 생략되고, 가장 처음의 CMP공정 전에서 단 한번의 식각으로 결함이 발생하는 문제를 해결할 수 있게 된다.

위와 같이 웨이퍼의 가장자리를 CMP 공정 전에 단차를 낮춘 후 평탄화를 진행하는 방법은 메모리장치 및 로직 반도체장치의 제조 공정 및 LCD 장치 제조 공정 등에서도 사용 가능하다.

상기한 바와 같이 본 발명은 다층으로 적층하여 제조하는 반도체장치에서 하부층을 평탄화하기 위해 수행하는 CMP공정시 웨이퍼의 가장자리에서 발생되는 결함을 제거하기 위해 수행하는 더미다이 노광공정을 생략하고 사전에 웨이퍼의 가장자리를 CMP로 연하마거나 사전 식각으로 더미패턴 지역을 식각하여 단차를 낮춘 후 평탄화를 수행함으로써 평탄화 시간을 줄일 수 있는 이점이 있다.

또한, 웨이퍼 가장자리의 결함을 제거하여 차후 공정의 안정화를 꾀할 수 있는 이점이 있다.

또한, 블랭크 웨이퍼 상태에서 웨이퍼 가장자리를 낮게 형성함으로써 이후 공정에서 추가되는 공정 없이 CMP 공정에서 일어나는 결함들을 해결할 수 있는 이점이 있다.

또한, 결함 발생의 방지와 공정 시간 단축으로 공정 수율 향상 및 생산 원가를 낮출 수 있는 이점이 있다.

Claims (9)

1. CMP 공정에 의해 평탄화하는 반도체장치의 제조방법에 있어서,

   CMP 공정 이전에, 20 내지 30mm 폭의 웨이퍼의 가장자리를 2도 이내의 경사도를 가지게 CMP로 경사 연마하는 단계

   를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
2. 제 1항에 있어서, 상기 경사연마하는 단계는 블랭크 웨이퍼 상태에서 진행하는 것을 특징으로 하는 반도체장치의 제조방법.
3. 삭제
4. CMP 공정에 의해 평탄화하는 반도체장치의 제조방법에 있어서,

   최초의 CMP 공정 이후에, 20 내지 30mm 폭의 웨이퍼의 가장자리를 2도 이내의 경사도를 가지게 CMP로 경사 연마하는 단계

   를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
5. 삭제
6. 제 4항에 있어서, 상기 경사연마하는 단계에서 웨이퍼 측벽에 묻은 슬러리를 제거하기 위해 웨이퍼의 90도로 기울여 진행하는 단계를 더 포함하여 이루어진 것을 특징으로 반도체장치의 제조방법.
7. 제 4항에 있어서, 상기 최초의 CMP 공정 후 웨이퍼 가장자리의 측벽에 묻은 잔류 슬러리를 묽은 산성액, DI 워터를 압출분사하여 제거하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
8. CMP 공정에 의해 평탄화하는 반도체장치의 제조방법에 있어서,

   CMP 공정 이전에, 웨이퍼 가장자리의 더미 패턴 지역을 1000~10000Å 범위 깊이로 식각하는 단계

   를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
9. 삭제

Images