KR100739098B1 - 실리콘 웨이퍼 및 그 제조 방법 - Google Patents

실리콘 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR100739098B1
KR100739098B1 KR1020050127357A KR20050127357A KR100739098B1 KR 100739098 B1 KR100739098 B1 KR 100739098B1 KR 1020050127357 A KR1020050127357 A KR 1020050127357A KR 20050127357 A KR20050127357 A KR 20050127357A KR 100739098 B1 KR100739098 B1 KR 100739098B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
barium
silicon
oisfs
manufacturing
Prior art date
Application number
KR1020050127357A
Other languages
English (en)
Other versions
KR20070066327A (ko
Inventor
최일수
김상희
이홍우
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020050127357A priority Critical patent/KR100739098B1/ko
Publication of KR20070066327A publication Critical patent/KR20070066327A/ko
Application granted granted Critical
Publication of KR100739098B1 publication Critical patent/KR100739098B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 게터링 능력이 좋으면서 비저항값이 15 Ω·㎝ 이상인 실리콘 웨이퍼 및 그 제조 방법에 관한 것이다. 본 발명은 바륨을 도핑하면서 실리콘 단결정 잉곳을 인상하는 단계, 상기 잉곳을 슬라이싱하여 실리콘 웨이퍼를 제조하는 단계를 포함하고, 900 ~ 1000℃ 온도구간에서 산화열처리한 후에도 조대한 산소석출물이 발생하지 않도록 바륨의 농도를 제어하면서 상기 실리콘 단결정 잉곳을 인상하는 것을 특징으로 한다. 본 발명의 이러한 구성에 의하면, 쵸크랄스키법으로부터 성장된 실리콘 단결정 잉곳으로부터 비저항값이 15 Ω·㎝ 이상이고 초기산소농도가 8.0 ~ 14ppma[New ASTM] 인 실리콘 웨이퍼를 고 수율로 제조할 수 있다.
게터링, 산소농도, 적층결함링, 바륨

Description

실리콘 웨이퍼 및 그 제조 방법 {SILICON WAFER AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 일 실시예에 따른 단결정 잉곳 성장 장치의 구성을 나타내는 개략도,
도 2는 본 발명의 일 실시예에 따른 실리콘 웨이퍼의 산화 열처리 그래프,
도 3는 비교예 및 실험예의 단결정 실리콘 잉곳의 성장 정지 실험을 한 결정의 수직 단면의 XRT(X-ray topography).
본 발명은 실리콘 웨이퍼 및 그 제조방법에 관한 것으로, 더욱 상세하게는 8 내지 14ppma의 고산소 농도와 15 Ω·㎝ 이상의 비저항값을 갖는 실리콘 웨이퍼 및 그 제조 방법에 관한 것이다.
오늘날 반도체 디바이스 기판으로 사용되는 실리콘 웨이퍼의 80% 정도가 초크랄스키(Czochralski) 법으로 성장시킨 실리콘 단결정(Cz-Si)으로 만들어지고 있다.
최근에 반도체 디바이스가 고 집적화됨에 따라 서브마이크론 수준의 미세 회 로 가공 기술이 현실화되면서 디바이스 기판으로 사용되고 있는 실리콘 웨이퍼 내에 존재하는 결정 결함(grown-in defects) 제어에 대한 요구 수준도 점점 엄격해지고 있다.
특히, 회로 선폭이 미세해 짐에 따라 게이트 전극부의 절연 산화막은 점점 박막화되어 가고 있으며 디바이스가 작동하는 실리콘 웨이퍼 표면 근처의 디바이스 활성화 영역에 존재하는 서브마이크론 수준의 미세 결함 제어가 중요한 문제로 인식되고 있다.
결정결함은 크게 원자 공공 점결함(vacancy type)과 격자간 실리콘 점결함(interstitial type)의 형태로 나누어지며, 원자 공공 점결함이나 격자간 실리콘 점결함이 평형농도 이상으로 존재하면 응집이 일어나서 3차원의 입체적인 결함으로 발전되는 것으로 알려져 있다.
보론코브(Voronkov)에 의하면 이러한 점결함의 농도는 V/G 비에 의해 예측할 수 있다고 알려져 있다. 여기서 V는 성장속도이며 G는 고액계면 근방의 결정 내 수직 온도 기울기이다. 즉, V/G의 값이 어떤 임계치를 초과하면 원자 공공 점결함(vacancy type)이, 그리고 그 이하의 조건에서는 격자간 실리콘 점결함(interstitial type)이 우세하게 존재한다.
일반적으로 Cz 법으로 제조되는 실리콘 웨이퍼는 원형의 OiSFs-링(Oxidation-induced Stacking Fault-ring)이 존재하며 그 내측에 COPs(Crystal Originated Particles), FPDs(Flow Pattern Defects) 등 원자 공공 점결함-타입의 결정 결함(vacancy related grown-in defects)이 존재한다.
원자 공공 점결함 우세 영역의 가장 자리에는 고온에서 안정한 판상(Plate type)의 산소석출물 결함이 발생한다. 이러한 산소석출물 결함은 특정한 원자 공공 점결함의 농도 영역에서 생성된다고 보고되었다. 링형태로 관찰되는 산소석출물 결함은 습식 산화 후에 산화유도적층결함(OiSFs) 링 형태로 관찰되기 때문에 OiSFs-링이라고 불리고 있다.
COPs란 결정성장시 과잉의 원자 공공 점결함이 실리콘 단결정의 냉각과정에서 응집되어 생성되는 정팔면체 구조의 보이드 결함이 경면 웨이퍼 가공에 의하여 실리콘 웨이퍼 표면에 노출되어 사각 피트 형태로 관측되는 결함이다.
FPDs는 측정방법이 다른 뿐 COPs와 동일한 공공 응집체형 결함으로 습식 에칭 후 흐름 물결무늬로 관측되는 결함이다.
그 동안의 연구에 의하면 산화막 내압 특성을 저하시키는 주원인은 실리콘 웨이퍼에 존재하는 COPs 결함과 반도체 디바이스 제조공정의 열처리 과정에서 생성되는 산화유도적층결함과 밀접한 관계가 있는 것으로 보고 되었다. 따라서 산화유도적층결함 제어와 COPs 결함 감소를 위한 많은 연구가 있었다.
V/G 값이 어떤 임계치를 초과하면 베이컨시-타입(vacancy-type)이 그리고 그 임계치 이하에서는 인터스티셜-타입(interstitial-type)의 결함이 형성된다. 따라서 COPs 결정 결함을 감소하기 위해서는 주어진 핫존에서 결정을 성장시킬 때는 낮은 인상속도로 결정을 인상해야 V/G 값이 낮아지게 되고 낮은 공공 점결함의 농도로 인하여 결정 냉각과정에서 공공 점결함의 응축되어 생성되는 보이드 결함이 감소하게 된다.
한편 반도체 디바이스 수율을 악화시키는 OiSFs 는 900 ~ 1000℃ 온도구간에서 결정의 냉각 열 이력에 높은 상관관계를 갖는다. 즉 결정 내 존재하는 초기 산소 농도가 낮고 OiSFs 핵 형성온도 구간(900 ~ 1000℃)에서 빠르게 냉각될수록 OiSFs 발생 가능성이 감소하게 된다. 따라서 COPs 감소를 위해서 성장 속도를 감소시키면 OiSFs 발생 가능성이 증가하게 되는 기술적인 모순 관계가 존재한다.
또한 OiSFs 발생은 초기 산소 농도에 높은 의존성이 있는 것으로 알려져 있다. 즉 산소 농도가 높으면 OiSFs 발생 가능성이 높아지게 된다. COPs 밀도가 낮은 고품질의 웨이퍼의 경우 초기 산소 농도가 12.5 ppma 이하로 낮게 제어되어 생산되고 있다. 그러나 저 산소 결정은 산소농도가 낮음으로 인해 반도체 제조 공정에서의 금속 불순물의 게터링 능력이 현저하게 감소하는 단점이 있다.
또한, 저산소 농도의 고품질 실리콘 단결정 생산시 생산성이 저하되는 문제점이 존재한다.
게다가 비저항값이 15 Ω·㎝ 이상인 경우에는 비저항값이 낮은 경우에 비해 산화열처리 과정에서 OiSFs 발생률이 현저하게 높아지는 것이 밝혀졌다. 따라서 비 저항값이 15 Ω·㎝ 이상인 고품질 웨이퍼 제조를 위해서는 초기 산소농도를 11.0 ppma 이하로 제어해야만 OiSFs 발생을 억제할 수 있었다. 따라서 심각한 생산성 저하가 발생하였다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 고품질의 단결정을 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 생산성이 높은 고품질의 실리콘 웨이퍼 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 초기 산소농도가 11.0 ppma 이상이며 비저항 값이 15 Ω·㎝ 이상인 실리콘 웨이퍼 및 그 제조 방법을 제공하는 것이다.
이러한 문제점들을 해결하기 위하여 본 발명의 일 실시예에 따르면, Ba 원소가 1E8 ~ 1E10 농도로 첨가된 비저항 값이 15 Ω·㎝ 이상의 실리콘 웨이퍼 및 그 제조 방법의 제공한다.
따라서 본 발명에 따르면, 반도체 디바이스 제조 공정 중 조대한 산소 석출물(OiSFs)이 생성되기 쉬운 가혹한 열처리 공정에서도 OiSFs가 발생되지 않는 실리콘 웨이퍼를 높은 생산성으로 제조하는 방법 및 그 방법에 의하여 제조되는 CZ 실리콘 웨이퍼를 제공할 수 있다.
초기산소농도가 8.0 ~ 14ppma[New ASTM] 이면서 게터링 능력이 우수한 실리콘 웨이퍼를 제공할 수 있다.
이하, 도면을 참조하여 본 발명의 바람직한 일 실시예에 관하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 단결정 잉곳 성장 장치의 구성을 나타내는 개략도이다.
먼저, 본 발명의 일 실시예에 따른 CZ 법에 의한 단결정 성장 장치를 설명한다. 단결정 성장 장치(100)는 원료를 용융하는 도가니(102)를 수용하는 하부 챔버 (101)와, 인상한 단결정을 수용 및 취출하는 상부 챔버(110)로 구성되어 있다. 그리고 상부 챔버(110)의 상부에는 단결정을 인상하기 위한 와이어 인상기구(109)가 구비되어 있고, 단결정(C)의 육성에 따라 와이어(1)를 감거나 풀어내는 조작을 행하고 있다. 그리고 이 와이어(1)의 선단에는 실리콘 단결정을 인상하기 위해 종결정(S)이 종 홀더(22)에 부착되어 있다. 한편, 하부 챔버(101)내의 도가니는 내측이 석영 외측이 흑연으로 구성되어 있고, 이 도가니(102)의 주위에는 도가니 내에 충진된 다결정 실리콘 원료를 용융시키기 위한 히터(105)가 배치되어 있고, 또한 히터(105)는 단열재(106)로 둘러싸여 있다. 그리고 상기 도가니 내부에는 히터(105)로 가열하는 것에 의해 용융시킨 실리콘 용액(L)이 채워져 있다. 이 도가니는 회전하거나 상하로 움직이는 것이 가능한 지지 축에 의해 지지되어 있고 그 때문에 구동장치(108)가 하부 챔버(101) 하부에 부착된다.
다음으로, 상기 장치를 이용한 단결정의 제조방법에 대해 설명한다.
먼저 다결정 실리콘 원료와 소정 량의 바륨을 석영 도가니(102)에 넣고 히터(105)로 가열하여 원료를 용융한다. 이 때 바륨은 탄산바륨의 형태로 첨가되지만, 바륨 산소염, 바륨 탄산염, 바륨 규산염 등에 의해 원소 또는 이온의 형태로 첨가될 수 있다.
바륨의 농도를 정밀하게 제어하기 위해, BaCO3 를 에탄올에 혼합하여 실리콘 웨이퍼에 분사하여 코팅한 후 다결정 실리콘과 함께 도가니 내에 적층할 수 있다. 이 때 BaCO3 가 코팅된 실리콘 웨이퍼는 석영도가니 바닥으로부터 다결정 실리콘 적 층 높이의 1/3 이하 부위에 배치될 수도 있다.
또한, BaCO3 분말을 두 장의 실리콘 웨이퍼 사이에 배치하여 다결정 실리콘 충진 초기에 석영도가니 바닥에 배치할 수도 있다.
다음으로, 다결정 실리콘 원료가 모두 용융되면, 상기 인상기구(109)의 와이어(1) 선단으로부터 단결정 잉곳(C)을 육성하기 위한 종결정(S)을 취부하고 와이어(1)를 조용히 풀어내려 종결정(S) 선단을 실리콘 융액에 접촉시킨다. 이 때 도가니(102)와 종결정(S)은 서로 역방향으로 회전하고 있고, 또한 인상기구(109) 내부는 감압 상태이며 로내 상부로부터 흐르는 예를 들면 아르곤 등의 불활성 가스로 채워진 상태로 있다.
상기 종결정 주위의 온도가 안정하게 되면, 상기 종결정(S)과 도가니(102)를 서로 역방향으로 회전시키면서 가만히 와이어(1)를 권취하여 종결정(S)의 인상을 개시한다. 그 다음 종결정에 생기는 슬립 전위를 소멸시키기 위한 네킹 조작을 실시한다. 네킹 조작을 슬립 전위가 소멸하는 굵기 길이까지 진행한 후 서서히 직경을 확대하여 단결정의 콘부를 제조하고 소망 직경까지 확대한다. 소정 직경까지 콘 직경이 확대되면 단결정 잉곳의 일정 직경부의 제작으로 이행한다. 이때 도가니의 회전속도, 인상속도, 챔버 내의 불활성 가스 압력 유량 등은 육성하는 단결정에 함유되는 산소농도에 맞추어 적정 농도로 조정할 수도 있다. 또 결정 직경을 온도와 인상 속도를 조정하는 것에 의해 제어할 수도 있다.
단결정 몸통부를 소정 길이 인상하면 이번에는 결정 직경을 축소하여 테일부 를 제작한 후 테일 선단을 실리콘 융액면으로부터 이격시키고 육성한 실리콘 단결정을 상부 챔버까지 감아올려 결정이 냉각하도록 한다. 단결정 잉곳을 취출할 수 있는 온도까지 냉각되면 인상기로부터 취출하고 결정을 웨이퍼로 가공하는 공정으로 옮긴다.
가공공정에서는 먼저 콘부와 테일부를 절단하고 단결정 잉곳의 주위를 원통연삭하고 적당한 크기의 블록으로 절단 가공한다. 그리고 적당한 크기로 가공한 단결정 블록을 슬라이서에 의해 소정의 두께로 슬라이스하여 웨이퍼를 형성한다. 필요에 따라 챔퍼, 랩핑 등을 실시하고 또한 에칭에 의해 가공 결함 등을 제거하여 웨이퍼를 제작한다.
이제, 도 2 내지 도 3의 비교예 및 실험예를 참조하여, 초기산소농도가 높고 비저항이 높은 경우에 효과적으로 OiSFs를 제어할 수 있는 방법에 관해서 살펴보겠다.
도 2는 본 발명의 일 실시예에 따른 실리콘 웨이퍼의 산화 열처리 그래프이고, 도 3는 비교예 및 실험예의 단결정 실리콘 잉곳에 대한 성장 정지 실험을 한 결정의 수직 단면의 XRT(X-ray topography)이다.
(실험예 1)
초기 산소 농도가 13ppma(New ASTM)이고 비저항 27Ω·㎝인 150mm 직경의 P타입 웨이퍼를 도핑된 바륨 량에 따라 4 가지 종류의 샘플로 준비하여 도 2와 같은 산화 열처리를 진행하였다.
도 2를 참조하면, 산화 열처리는 산소 분위기의 800℃에서 5℃/min로 온도를 상승시켜 1100℃에서 100min동안 유지하고 3℃/min씩 온도를 하강시키는 것이다. 이후 OiSFs 검출을 위하여 샘플을 HF 세정제에 담궈 세정한 후 라이트 에칭액으로 5분 에칭한 후 고 인텐서티 라이트(YP250)로 관측하였을 경우 표 1과 같이 바륨이 도핑되지 않은 경우의 샘플에서는 OiSFs가 95개/cm2 발생하였으나, 바륨을 ~E8atoms/cc 이상 도핑하였을 경우의 샘플에서는 OiSFs가 발생되지 않았다.
산소농도가 13ppma로 비교적 높은 경우에도 바륨을 ~E8atoms/cc 이상 도핑할 경우 OiSFs 제어가 가능함을 확인할 수 있었다.
[표1] 바륨 농도에 따른 OiSFs 검출결과 (초기산소농도 13ppma)
바륨이 도핑되지 않은 경우 바륨 ~E8atoms/cc 바륨 ~E10atoms/cc 바륨 ~E12atoms/cc
95개/㎠ None None None
(실험예 2)
초기산소농도 13ppma인 150mm P-형 웨이퍼를 비저항 별 3 가지 샘플을 준비하여 도 2와 같이 산화 열처리를 진행하였다. 표 2에 나타난 바와 같이 비저항 14Ω·㎝ 이하인 경우에는 바륨을 도핑한 경우나 도핑하지 않은 경우 모두 OiSFs가 검출되지 않았으나, 비저항이 27Ω·㎝인 경우는 바륨을 도핑한 경우에만 OiSFs가 검출되지 않았다. 초기산소농도가 13ppma로 비교적 높고 또한 비저항이 27Ω·㎝로 높은 경우에는 바륨을 도핑한 경우에만 OiSFs 제어가능함을 확인할 수 있었다.
[표2] 비저항에 따른 OiSFs 검출 결과 [초기산소농도 13ppma]
샘플 비저항 6Ω·㎝ 비저항 14Ω·㎝ 비저항 27Ω·㎝
바륨이 도핑되지 않은 경우 None None 95개/㎠
바륨 ~E10 atoms/cc None None None
(실험예 3)
비저항이 27Ω·㎝인 150mm P형 웨이퍼를 산소농도별 3가지 샘플을 준비하여 도 2와 같이 산화열처리를 진행하였다. 표 3을 보면 초기산소농도가 낮은 경우 바륨 도핑에 관계없이 OiSFs 가 검출되지 않았으나, 초기산소농도가 13ppma 이상인 경우 바륨을 도핑하였을 때 OiSFs 제어가능함을 확인할 수 있었다.
[표 3] 산소에 따른 OiSFs 검출 결과
초기산소농도 10ppma 13ppma 14ppma
바륨이 도핑되지 않은 경우 None 95개/㎠ 145개/㎠
바륨 ~E10atoms/cc None None None
초기 산소농도가 낮은 경우나 비저항이 낮은 경우에는 OiSFs 제어에 별다른 문제점이 야기되지 않으나, 초기산소가 높을 경우 OiSFs 발생 가능성이 높아지며 또한 비저항이 높은 경우에도 OiSFs 발생 가능성이 커져 고품질의 제품을 얻기가 어렵지만, 바륨의 양을 조절함으로써 OiSFs를 제어할 수 있다.
[실시예]
본 발명의 일 실시예에 따르면, 실리콘 결정내에서의 바륨의 효과를 파악하기 위해 150mm P 타입 실리콘 단결정과 탄산바륨을 석영도가니 바닥에 깔아서 넣거나 또는 석영 도가니 안쪽 면에 탄산바륨을 D.I나 알코올에 섞어 분사하는 방법등을 사용하며 바륨을 2*E9 atoms/cc으로 도핑된 150mm P 타입 실리콘 단결정을 각각 성장 정지 실험을 진행하였다. 이때 성장 정지 시간은 120 분이었으며 성장된 실리콘 단결정의 수직 단면을 800℃에서 4시간 열처리하고 다시 1000℃에서 16시간 열처리하는 2단계 열처리를 진행하여 XRT로 측정하였다.
도 3를 참조하면, 도 3에서 밝게 나타나는 영역은 산소석출이 많이 일어난 영역으로서 이러한 산소석출물의 상부에는 보이드 핵 생성 영역(Area)이 존재한다. 이 부근은 정지실험 당시 약 1070℃의 온도에서 과잉 열 이력을 경험한 잉곳 부분에서 나타난다. 또한, 보이드 핵 생성 영역(Area)의 외주 방향에 어둡게 나타나는 영역은 OiSFs 링으로 비교예 a) 탄산바륨이 도포되지 않은 경우에는 보이드 핵 생성 영역 외주 방향에 어둡게 나타나는 산화유도적층결함(OiSFs) 이 검출되나 실험예 b) 탄산 바륨이 도포된 경우에는 산화유도적층결함이 검출되지 않는다.
또한, 비교예 a)에 비해서 실험예 b)의 경우에 증가된 베이컨시 농도 때문에 핵 생성 영역(Area)이 약 30℃ 정도 고온 범위로 영역으로 변이하였음을 나타낸다. 이로부터 보이드 핵형성 온도가 과잉 베이컨시 농도에 좌우된다는 것을 알 수 있다.
또한, a) 탄산바륨이 도포되지 않은 비교예에서는 Dvd2(FPDs 영역의 직경)가 117mm 및 125mm인 반면에 b) 탄산 바륨이 도포된 실험예에서는 128mm 및 130mm로 즉 적어도 10% 이상 확장되었다.
상기 산화적층영역이 웨이퍼 내부에 존재하더라도 통상의 열처리 공정 또는 가혹한 열처리 공정에서도 조대한 산소 석출물(OiSFs)이 발생되지 않으며, 상기 산화적층영역이 전체 웨이퍼 반경의 80% 이상을 차지하며 상기 산화석출결함링이 조대한 산소 석출물(OiSFs)이 생성되기 용이한 아주 가혹한 열처리 공정에서 상기 웨이퍼 반경의 90% 이상 바깥쪽에 위치함을 알 수 있다.
본 발명에 따르면, 바륨을 도핑한 경우 가혹한 열처리 하에서도 OiSFs 가 발생되지 않음이 확인되었으며 이를 기반으로 다양한 초기 산소 농도와 비저항에서의 실험을 통해 초기산소농도가 높고 비저항이 높은 경우에도 효과적인 OiSFs를 제어할 수 있었다.
본 발명에 따르면, 획득 수율이 높은 고품질 단결정 성장 방법을 제공할 수 있다.
또한, 본 발명에 따르면, Ba 의 도핑량에 따라 비저항값에 상관없이 OiSFs를 제어할 수 있다.
또한, 본 발명에 따르면, 반도체 디바이스 제조 공정 중 조대한 산소 석출물(OiSFs)이 생성되기 용이한 가혹한 열처리 공정에서도 OiSFs가 발생되지 않는 실리콘 웨이퍼를 높은 생산성으로 제조하는 방법 및 그 방법에 의하여 제조되는 고품질 CZ 실리콘 웨이퍼를 제공할 수 있다.
본 발명에 따르면, 바륨을 도핑한 경우 가혹한 열처리 하에서도 OiSFs 가 발생되지 않음이 확인되었으며 이를 기반으로 다양한 초기 산소 농도와 비저항에서의 실험을 통해 초기산소농도가 높고 비저항이 높은 경우에도 효과적인 OiSFs를 제어할 수 있었다.

Claims (17)

  1. 쵸크랄스키 법으로 성장된 실리콘 단결정 잉곳으로부터 제작되는 실리콘 웨이퍼에 있어서,
    Ba 농도가 1E8~1E10 atoms/cc인 실리콘 웨이퍼.
  2. 제 1 항에 있어서,
    초기산소농도가 8.0 ~ 14ppma[New ASTM] 인 실리콘 웨이퍼.
  3. 제 1 항에 있어서,
    비저항 값이 15 Ω·㎝ 이상인 실리콘 웨이퍼.
  4. 제 1 항에 있어서,
    900 ~ 1000℃ 온도구간에서 수행되는 열처리 공정 후 산화유도적층결함(OiSFs) 링이 베이컨시 풍부 영역 안에서 발생되지 않은 실리콘 웨이퍼.
  5. 제 1 항에 있어서,
    산소 분위기의 800℃에서 5℃/min로 온도를 상승시켜 1100℃에서 100min동안 유지하고 3℃/min씩 온도를 하강시키는 열처리 공정 후 산화유도적층결함(OiSFs) 링이 베이컨시 풍부 영역 안에서 발생되지 않는 실리콘 웨이퍼.
  6. 제 1 항에 있어서,
    베이컨시 풍부 영역이 전체 웨이퍼 반경의 80% 이상을 차지하는 실리콘 웨이퍼.
  7. 제 5 항에 있어서,
    상기 산화유도적층결함(OiSFs) 링이 상기 웨이퍼 반경의 90% 이상 바깥쪽에 위치하는 실리콘 웨이퍼.
  8. 제 7 항에 있어서,
    상기 열처리 공정을 통해서 베이컨시 풍부 영역과 상기 산화유도적층결함(OiSFs)-링이 X선 토포그래피에 의해서 구별되지 않은 실리콘 웨이퍼.
  9. 제 8 항에 있어서,
    상기 열처리 공정은 800℃에서 4시간 동안 수행되고 1000℃에서 16시간 동안 수행되는 실리콘 웨이퍼.
  10. 바륨을 도핑하면서 실리콘 단결정 잉곳을 인상시키는 단계,
    상기 잉곳의 수직단면을 산소 분위기하에 800℃에서 4시간 열처리하고, 이어서 1000℃에서 16시간 열처리하는 단계,
    상기 잉곳을 슬라이싱하여 실리콘 웨이퍼를 제조하는 실리콘 웨이퍼 제조방법.
  11. 제 10 항에 있어서,
    상기 인상속도를 V (mm/분)로 하고, 실리콘 융점에서 1300℃까지의 온도 범위로 상기 잉곳의 중심에서의 축 방향의 온도 구배를 G (℃/mm)로 하는 경우, V/G값을 제어하는 실리콘 웨이퍼 제조방법.
  12. 제 10 항에 있어서,
    상기 바륨은 탄산바륨의 형태로 첨가되지만, 바륨 산소염, 바륨 탄산염, 바륨 규산염 등에 의해 원소 또는 이온의 형태로 첨가되는 실리콘 웨이퍼 제조방법.
  13. 제 10 항에 있어서,
    초기산소농도를 8.0 ~ 14ppma[New ASTM] 으로 하는 실리콘 웨이퍼 제조방법.
  14. 제 10 항에 있어서,
    상기 바륨의 농도가 1E8~1E10 atoms/cc인 실리콘 웨이퍼 제조방법.
  15. 제 10 항에 있어서,
    상기 단결정 잉곳의 비저항 값이 15 Ω·㎝ 이상인 실리콘 웨이퍼 제조방법.
  16. 제 10 항에 있어서,
    상기 바륨이 도핑된 경우 바륨이 도핑되지 않은 경우에 비해 10% 이상 증가되는 산화적층영역을 갖는 실리콘 웨이퍼 제조방법.
  17. 제 10 항에 있어서,
    상기 바륨이 도핑된 경우 바륨이 도핑되지 않은 경우에 비해 30℃ 고온 영역에서 보이드 핵 형성영역을 갖는 실리콘 웨이퍼 제조방법.
KR1020050127357A 2005-12-21 2005-12-21 실리콘 웨이퍼 및 그 제조 방법 KR100739098B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050127357A KR100739098B1 (ko) 2005-12-21 2005-12-21 실리콘 웨이퍼 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050127357A KR100739098B1 (ko) 2005-12-21 2005-12-21 실리콘 웨이퍼 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070066327A KR20070066327A (ko) 2007-06-27
KR100739098B1 true KR100739098B1 (ko) 2007-07-12

Family

ID=38365392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050127357A KR100739098B1 (ko) 2005-12-21 2005-12-21 실리콘 웨이퍼 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100739098B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60161635A (ja) 1984-02-02 1985-08-23 Nec Corp 電子デバイス用基板
US4996187A (en) 1988-10-17 1991-02-26 Allied-Signal Inc. Epitaxial Ba-Y-Cu-O superconductor film
JPH03153022A (ja) * 1989-11-10 1991-07-01 Seiko Epson Corp 半導体装置の製造方法
JPH0494129A (ja) * 1990-08-09 1992-03-26 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60161635A (ja) 1984-02-02 1985-08-23 Nec Corp 電子デバイス用基板
US4996187A (en) 1988-10-17 1991-02-26 Allied-Signal Inc. Epitaxial Ba-Y-Cu-O superconductor film
JPH03153022A (ja) * 1989-11-10 1991-07-01 Seiko Epson Corp 半導体装置の製造方法
JPH0494129A (ja) * 1990-08-09 1992-03-26 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20070066327A (ko) 2007-06-27

Similar Documents

Publication Publication Date Title
EP0962556B1 (en) Nitrogen doped single crystal silicon wafer with few defects and method for its production
KR100765343B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조방법, 그리고 soi웨이퍼
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
JP5515406B2 (ja) シリコンウェーハおよびその製造方法
KR100581046B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
WO2001027362A1 (fr) Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation
WO2008029579A1 (fr) Tranche de silicium monocristallin et procédé de fabrication associé
KR20170117418A (ko) 실리콘 웨이퍼의 제조방법
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
KR100374703B1 (ko) 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법
KR101532154B1 (ko) 어닐링 웨이퍼를 제조하는 방법
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
US6056931A (en) Silicon wafer for hydrogen heat treatment and method for manufacturing the same
KR100739098B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP2009274888A (ja) シリコン単結晶製造方法及びシリコン単結晶ウェーハ
WO2005053010A1 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP2001199794A (ja) シリコン単結晶インゴット、その製造方法およびシリコンウェーハの製造方法
JP4080657B2 (ja) シリコン単結晶インゴットの製造方法
KR102676990B1 (ko) 실리콘 단결정의 제조방법, 에피택셜 실리콘 웨이퍼 및 실리콘 단결정 기판
JP2002134514A (ja) シリコンウェーハおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 13