KR100738552B1 - 통신 시스템의 망동기 클럭 검사 방법 및 그 장치 - Google Patents

통신 시스템의 망동기 클럭 검사 방법 및 그 장치 Download PDF

Info

Publication number
KR100738552B1
KR100738552B1 KR1020060005555A KR20060005555A KR100738552B1 KR 100738552 B1 KR100738552 B1 KR 100738552B1 KR 1020060005555 A KR1020060005555 A KR 1020060005555A KR 20060005555 A KR20060005555 A KR 20060005555A KR 100738552 B1 KR100738552 B1 KR 100738552B1
Authority
KR
South Korea
Prior art keywords
clock
synchronizer
period
unit
divided
Prior art date
Application number
KR1020060005555A
Other languages
English (en)
Inventor
이태영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060005555A priority Critical patent/KR100738552B1/ko
Priority to US11/635,673 priority patent/US7616721B2/en
Application granted granted Critical
Publication of KR100738552B1 publication Critical patent/KR100738552B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명에 따른 망동기 클럭 검사 장치는 외부로부터 입력되는 망동기 클럭과 동일한 분주 클럭을 생성하고, 망동기 클럭의 한 주기 값과 생성한 분주 클럭의 한 주기 값을 비교하여 클럭의 정상여부를 판단함으로써, 망동기 클럭 검사에 대한 신뢰성을 높일 수 있다.

Description

통신 시스템의 망동기 클럭 검사 방법 및 그 장치{APPARATUS AND METHOD FOR A NETWORK SYNCHRONIZATION CLOCK CHECKING OF COMMUNICATION SYSTEM}
도 1은 종래 통신 시스템의 망동기 클럭 검사 장치의 회로도.
도 2는 본 발명의 일 실시예에 따른 망동기 클럭 검사 장치를 나타낸 블록도.
도 3은 본 발명의 일 실시예에 따른 망동기 클럭 검사 장치의 회로도.
도 4는 본 발명의 일 실시예에 따른 망동기 클럭 검사 장치의 동작을 나타낸 순서 흐름도.
*도면의 주요 부분에 대한 부호의 설명*
100 : 망동기 클럭 검사 장치 110 : 클럭 지연부
120 : 클럭 발생부 130 : 제 1 카운터
140 : 제 1 저장부 150 : 분주부
160 : 제 2 카운터 170 : 제 2 저장부
180 : 비교부
본 발명은 통신시스템의 망동기 클럭 검사 방법 및 그 장치에 관한 것이다.
일반적으로 망동기 시스템에서 통신 시스템은 교환망으로부터 수신되는 망동기 클럭(Clock)에 동기를 맞추어 동작을 수행한다.
이와 같은 통신 시스템은 수신되는 망동기 클럭의 정상 여부를 검사하고, 그 결과를 출력하는 회로를 포함하도록 구성된다. 즉, 통신 시스템은 수신되는 망동기의 클럭의 정상 여부를 분석한 후, 정상적인 망동기 클럭으로 판단되는 클럭에 동기를 맞추는 것이다.
도 1은 종래 통신 시스템의 망동기 클럭 검사 장치의 회로도이다.
도 1에 도시된 바와 같이, 통신 시스템에서 망동기 클럭 검사 장치(10)는 계수 조정 회로(11)와 멀티바이브레이터(Multivibrator)(12)를 포함하는 회로로 구성된다.
여기서, 계수 조정 회로(11)는 저항과 콘덴서로 구현된다. 이와 같은 계수 조정 회로(11)는 구성된 저항과 콘덴서를 통해 소정의 계수값을 발생시켜, '1'에서 '0'으로 떨어지는 클럭이 계속해서 '1'을 유지하도록 한다.
멀티바이브레이터(12)는 통신 시스템에 수신되는 망동기 클럭을 입력받아 이를 검사하고, 그 검사 결과를 출력하는 기능을 수행한다.
이와 같은 회로로 구성되는 망동기 클럭 검사 장치(10)는, 멀티바이브레이터 (12)에 입력되는 망동기 클럭이 '1'에서 '0'으로 떨어진 후 다시 '0'에서 '1'로 올라갈 때까지 계수 조정 회로(11)를 동작시켜 소정의 계수값을 발생시킴으로, 멀티바이브레이터(12)가 입력되는 망동기 클럭을 계속해서 '1'로 유지할 수 있도록 한다. 즉, 망동기 클럭 검사 장치(10)는 수신되는 망동기 클럭이 끊어짐 없이 정상적으로 입력되는 경우에는 멀티바이브레이터(12)가 계속해서 '1'을 출력하도록 하는 것이다.
또한, 망동기 클럭 검사 장치(10)는 입력되는 망동기 클럭이 비정상적으로 끊어지거나 하는 경우에는 멀티바이브레이터(12)가 '0'을 출력하도록 한다.
그런데, 이와 같은 통신 시스템의 망동기 클럭 검사 장치(10)는, 구성하는 멀티바이브레이터(12)가 입력되는 망동기 클럭의 상태천이만을 감지하여 정상여부를 판단함으로, 입력되는 클럭이 비정상적인 경우에도 한번의 상태천이만 있으면 그 클럭을 정상 판단하는 문제점을 가지게 된다.
또한, 망동기 클럭 검사 장치(10)는 계수 조정 회로(11)가 저항과 콘덴서로 구성되어 각 소자의 문제점이나 잘못된 소자값의 구현에 의해, 저항과 콘덴서를 통한 계수값의 오차를 발생시킬 수 있다.
따라서, 본 발명은 상기한 종래 기술에 따른 문제점을 해결하기 위한 것으로, 본 발명의 목적은 통신 시스템이 수신되는 망동기 클럭이 비정상적임에도 정상판단할 수 있는 경우를 방지하도록 하는 통신 시스템의 망동기 클럭 검사 방법 및 그 장치를 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명의 일 측면에 따른 통신 시스템의 망동기 클럭(Clock) 검사 장치는, 소정의 주파수를 가지는 기준 클럭을 발생시키는 클럭 발생부; 외부로부터 입력되는 시스템 망동기 클럭의 소정 주기에 상응하는 시간동안 발생되는 상기 기준 클럭의 개수를 카운트하여 상기 시스템 망동기 클럭의 주기 값을 산출하는 망동기 클럭부; 상기 기준 클럭을 이용하여 상기 시스템 망동기 클럭과 동일한 주파수의 분주 클럭을 생성하고, 상기 분주 클럭의 소정 주기에 상응하는 시간동안 발생되는 상기 기준 클럭의 개수를 카운트하여 상기 분주 클럭의 주기 값을 산출하는 분주 클럭부; 상기 망동기 클럭부의 주기 값과 상기 분주 클럭부의 주기 값을 비교하여 상기 시스템 망동기 클럭의 정상여부를 출력하는 비교부를 포함한다.
상기 망동기 클럭부는, 상기 입력되는 시스템 망동기 클럭의 값이 '1'과 '0' 중 적어도 하나인 경우, 상기 카운트를 리셋한다.
상기 망동기 클럭부는, 상기 시스템 망동기 클럭이 초기 입력되는 경우 또는 상기 카운트를 리셋하는 경우, 상기 주기 값 산출을 위해 소정의 시간차를 유지하기 위해 상기 입력되는 망동기 클럭을 상기 기준 클럭의 소정의 주기만큼 지연시킨 후 출력한다.
상기 망동기 클럭부는, 상기 카운트된 기준 클럭의 개수와 상기 기준 클럭의 주파수를 이용하여 상기 시스템 망동기 클럭의 소정의 주기 값을 산출한다.
상기 분주 클럭부는, 상기 카운트된 기준 클럭의 개수와 상기 기준 클럭의 주파수를 이용하여 상기 분주 클럭의 소정의 주기 값을 산출한다.
상기 비교부는, 상기 망동기 클럭부와 상기 분주 클럭부 각각의 주기 값을 비교한 결과, 상기 두 주기 값이 일치하는 경우 상기 시스템 망동기 클럭을 정상 상태로 판단하고, 상기 두 주기 값이 일치하지 않는 경우 상기 시스템 망동기 클럭을 비정상 상태로 판단한다.
상기 망동기 클럭부는, 상기 시스템 망동기 클럭을 상기 기준 클럭의 소정 주기만큼 지연시키는 클럭 지연부; 상기 시스템 망동기 클럭의 소정 주기에 상응하는 시간동안 발생되는 상기 기준 클럭의 개수를 카운트하여 상기 망동기 클럭의 주기 값을 산출하는 카운터; 상기 주기 값을 저장하는 저장부를 포함한다.
상기 분주 클럭부는, 상기 기준 클럭을 이용하여 상기 시스템 망동기 클럭과 동일한 분주 클럭을 생성하는 분주부; 상기 분주 클럭의 소정의 주기에 상응하는 시간동안 발생되는 상기 기준 클럭의 개수를 카운트하여 상기 분주 클럭의 소정 주기 값을 산출하는 카운터; 상기 산출된 주기 값을 저장하는 저장부를 포함한다.
상기 통신 시스템은 입력되는 적어도 하나 이상의 시스템 망동기 클럭 중, 어느 하나의 망동기 클럭이 비정상이면, 정상 상태의 다른 망동기 클럭을 사용한다.
한편, 상기한 목적을 달성하기 위한 본 발명의 다른 측면에 따른 통신 시스 템의 망동기 클럭 검사 방법은, 소정 주파수를 가지는 기준 클럭을 발생시키는 단계; 외부로부터 적어도 하나 이상의 시스템 망동기 클럭이 입력되면, 상기 기준 클럭을 이용하여 상기 각 망동기 클럭과 동일한 주파수를 갖는 분주 클럭을 생성하는 단계; 상기 분주 클럭의 소정 주기에 상응하는 시간동안 발생되는 상기 기준 클럭의 개수를 카운트하여 상기 분주 클럭의 주기 값을 산출하는 단계; 상기 시스템 망동기 클럭의 소정 주기에 상응하는 시간동안 발생되는 상기 기준 클럭의 개수를 카운트하여 상기 각 시스템 망동기 클럭의 주기 값을 산출하는 단계; 상기 각 시스템 망동기 클럭의 주기 값과 상기 생성한 클럭의 주기 값을 비교하여 상기 입력된 시스템 망동기 클럭의 정상여부를 판단하는 단계를 포함한다.
상기 시스템 망동기 클럭의 소정 주기에 상응하는 시간동안 발생되는 상기 기준 클럭의 개수를 카운트하는 단계는, 상기 입력되는 시스템 망동기 클럭의 값이 '1'과 '0' 중 적어도 하나인 경우, 상기 카운트를 리셋한다.
상기 시스템 망동기 클럭의 소정 주기에 상응하는 시간동안 발생되는 상기 기준 클럭의 개수를 카운트하는 단계는, 상기 시스템 망동기 클럭이 초기 입력되는 경우 또는 상기 카운트를 리셋하는 경우, 상기 입력되는 시스템 망동기 클럭을 상기 기준 클럭의 소정 주기만큼 지연시킨 후 출력하여, 상기 주기 값 산출을 위해 소정의 시간차를 유지한 후 상기 카운트를 수행한다.
상기 분주 클럭의 소정 주기 값을 산출하는 단계는, 상기 카운트된 기준 클럭의 개수와 상기 기준 클럭의 주파수를 이용하여 상기 분주 클럭의 소정 주기 값을 산출한다.
상기 시스템 망동기 클럭의 소정 주기 값을 산출하는 단계는, 상기 카운트된 기준 클럭의 개수와 상기 기준 클럭의 주파수를 이용하여 상기 시스템 망동기 클럭의 소정 주기 값을 산출한다.
상기 시스템 망동기 클럭의 정상여부를 판단하는 단계는, 상기 시스템 망동기 클럭의 주기 값과 상기 생성한 클럭의 주기 값을 비교한 결과, 상기 두 주기 값이 일치하는 경우 상기 시스템 망동기 클럭을 정상 상태로 판단하고, 상기 두 주기 값이 일치하지 않는 경우 시스템 상기 망동기 클럭을 비정상 상태로 판단한다.
그리고, 통신 시스템의 망동기 클럭 검사 방법은, 상기 비정상 상태로 판단되는 시스템 망동기 클럭이 있는 경우, 상기 정상 상태로 판단되는 시스템 망동기 클럭을 선택하는 단계를 더 포함한다.
이하 본 발명에 따른 통신시스템의 망동기 클럭 검사 방법 및 그 장치를 첨부한 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 망동기 클럭 검사 장치를 나타낸 블록도이다.
도 2에 도시된 바와 같이 통신 시스템의 망동기 클럭 검사 장치(100)는, 클럭 지연부(110), 클럭 발생부(120), 제 1 카운터(130), 제 1 저장부(140), 분주부(150), 제 2 카운터(160), 제 2 저장부(170), 비교부(180)를 포함할 수 있다.
망동기 클럭 검사 장치(100)의 클럭 지연부(110)는, 입력되는 시스템 망동기 클럭(이하 '망동기 클럭'으로 칭함)을 지연시켜 출력할 수 있다. 또한, 클럭 지연 부(110)는 입력되는 클럭이 '1'일 경우 후술하는 제 1 카운트를 리셋(Reset)시킬 수 있다.
클럭 발생부(120)는 소정 주파수를 가지는 기준 클럭을 발생할 수 있다.
제 1 카운터(130)는 클럭 지연부(110)로부터 입력되는 망동기 클럭의 한 주기에 상응하는 시간동안 클럭 발생부(120)로부터 입력되는 기준 클럭의 개수를 카운트하고, 그 카운트된 기준 클럭의 개수와 기준 클럭의 주파수를 이용하여 망동기 클럭의 주기 값을 산출할 수 있다.
제 1 저장부(140)는 망동기 클럭의 주기 값을 저장할 수 있다.
분주부(150)는 클럭 발생부(120)로부터 입력되는 소정의 주파수를 망동기 클럭과 동일한 분주 클럭으로 생성할 수 있다.
제 2 카운터(160)는 분주부(150)로부터 입력되는 분주 클럭의 한 주기에 상응하는 시간동안 클럭 발생부(120)로부터 입력되는 기준 클럭의 개수를 카운트하고, 그 카운트된 기준 클럭의 개수와 기준 클럭의 주파수를 이용하여 분주 클럭의 주기 값을 산출할 수 있다.
제 2 저장부(170)는 분부부의 주기 값을 저장할 수 있다.
비교부(180)는 제 1 및 제 2 저장부(170)에 저장된 주기 값을 비교하여, 망동기 클럭의 정상여부를 판단할 수 있다.
이와 같은 구성을 갖는 망동기 클럭 검사 장치(100)의 동작에 대해서 더욱 자세히 살펴보도록 한다.
먼저 망동기 클럭 검사 장치(100)의 클럭 발생부(120)는 미리 약속된 주파수 를 가지는 클럭을 발생시켜 클럭 지연부(110), 제 1 카운터(130), 분주부(150), 제 2 카운터(160)에 출력한다.
클럭 지연부(110)는 망동기 클럭이 입력되면, 입력된 망동기 클럭을 클럭 발생부(120)로부터 입력되는 기준 클럭의 한주기만큼 지연시킨다. 그리고, 클럭 지연부(110)는 지연된 망동기 클럭을 제 1 카운터(130)에 출력한다.
이와 같은 클럭 지연부(110)는 망동기 클럭을 제 1 카운터(130)에 출력한 후, 입력되는 망동기 클럭이 '1'인 경우 제 1 카운터(130)에 리셋 신호를 출력한다. 여기서, 망동기 클럭이 '1'이 되는 경우는 망동기 클럭의 한 주기마다 반복되는 경우이므로, 클럭 지연부(110)는 망동기 클럭의 한 주기만다 제 1 카운터(130)에 리셋 신호를 출력하는 것이다.
제 1 카운터(130)는 클럭 지연부(110)로부터 망동기 클럭이 입력되면, 망동기 클럭이 입력되는 시간동안 클럭 발생부(120)로부터 입력되는 기준 클럭의 개수를 카운트한다. 그리고, 제 1 카운터(130)는 클럭 지연부(110)로부터 리셋 신호가 입력되면 수행중인 카운터를 종료하고, 리셋 신호 입력 전까지 카운트된 기준 클럭의 개수와 기준 클럭의 주파수를 이용하여 망동기 클럭의 한 주기 값을 산출한다. 제 1 카운터(130)는 산출한 주기 값을 제 1 저장부(140)에 출력한다.
제 1 저장부(140)는 제 1 카운터(130)로부터 망동기 클럭의 한 주기 값이 입력되면 이를 저장한 후, 비교부(180)에 출력한다.
한편, 분주부(150)는 클럭 발생부(120)로부터 소정의 클럭이 입력되면, 입력된 클럭을 이용하여 망동기 클럭과 동일한 클럭을 생성한다. 즉, 분주부(150)는 입 력된 클럭을 망동기 클럭과 동일한 클럭으로 분주한다.
분주부(150)는 망동기 클럭과 동일한 클럭(이하 '분주 클럭'으로 명칭)을 생성하였으면, 생성된 분주 클럭을 제 2 카운터(160)에 출력한다.
제 2 카운터(160)는 분주부(150)로부터 분주 클럭이 입력되면, 입력되는 분주 클럭의 한 주기에 상응하는 시간동안 클럭 발생부(120)로부터 입력되는 기준 클럭의 개수를 카운트하고, 그 카운트된 기준 클럭의 개수와 기준 클럭의 주파수를 이용하여 분주 클럭의 주기 값을 산출할 수 있다. 그리고, 제 2 카운터(160)는 산출된 주기 값을 제 2 저장부(170)에 출력한다.
제 2 저장부(170)는 제 2 카운터(160)로부터 분주 클럭의 한 주기 값이 입력되면 이를 저장한 후, 비교부(180)에 출력한다.
비교부(180)는 제 1 및 제 2 저장부(170)로부터 망동기 클럭의 주기 값과 분주 클럭의 주기 값을 입력받으면, 두 주기 값을 비교한다. 비교부(180)는 두 주기 값을 비교한 결과, 두 주기 값이 일치하면 망동기 클럭을 정상으로 판단하여 '1'을 출력하고, 일치하지 않으면 비정상으로 판단하여 '0'을 출력한다.
그리고, 망동기 클럭 검사 장치(100)는 입력되는 망동기 클럭의 한 주기를 검사한 후, 다음 주기 또한 클럭 발생부(120) 클럭의 한 주기만큼 지연시킨 후 카운트되는 한 주기 값을 산출하는 동작을 반복함으로써, 입력되는 망동기 클럭의 각 주기의 정상여부를 판단할 수 있다.
한편, 클럭 지연부(110)가 입력되는 망동기 클럭을 발생시킨 클러의 한 주기만큼 지연시키는 이유는, 제 1 카운터(130)가 한 주기를 카운트 한 후 다음 주기를 카운트함에 소정의 시간차를 제공하여, 제 1 카운터(130)가 촉박하게 구동되어 발생할 수 있는 오류를 방지하기 위해서이다.
이와 같이 망동기 클럭 검사 장치(100)는 입력되는 망동기 클럭과 동일한 분주 클럭을 생성한 후, 실제 망동기 클럭의 한 주기 값과 생성한 분주 클럭의 한 주기 값을 비교함으로써, 입력되는 망동기 클럭의 정상여부를 판단할 수 있다.
그리고, 통신 시스템은 외부로부터 망동기 클럭을 수신하는 적어도 하나 이상의 포트(Port)(미도시), 각 포트로 입력되는 망동기 클럭의 동기를 검사하는 적어도 하나 이상의 망동기 클럭 검사 장치(100) 및 제어 수단(미도시)을 포함할 수 있으며, 각 망동기 클럭 검사 장치를 제어하는 제어 수단가 하나의 망동기 클럭 검사 장치(100)가 입력되는 망동기 클럭에 대한 검사 결과 값으로 비정상 상태를 출력하는 경우, 정상 상태의 검사 값으로 출력하는 다른 망동기 클럭 검사 장치에 입력되는 망동기 클럭을 사용하여, 통신 시스템이 해당 망동기 클럭에 동기를 맞추도록 할 수 있다.
도 3은 본 발명의 일 실시예에 따른 망동기 클럭 검사 장치의 회로도이다.
도 3에 도시된 바와 같이 망동기 클럭 검사 장치(100)의 회로는, 입력되는 망동기 클럭을 지연시켜주는 제 1 플립플롭(Flip-Flop)(110), 소정의 기준 클럭을 발생하는 오실레이터(Oscillator)(120), 망동기 클럭의 주기를 카운터하는 제 1 카운터(130), 망동기 클럭의 주기 값을 저장하는 제 2 플립플롭(140), 오실레이터(120)에서 발생시킨 기준 클럭을 망동기 클럭과 동일한 주파수로 분주하는 분주기(Prescaler)(150), 분주기(150)에 의해 분주된 클럭의 주기를 카운터하는 제 2 카 운터(160), 분주된 클럭의 주기 값을 저장하는 제 3 플립플롭(170) 및 망동기 클럭의 주기 값과 분주 클럭의 주기 값을 비교하는 비교기(180)를 포함하는 디지털 로직(Digital Logic)으로 구현될 수 있다.
이와 같은 구성을 갖는 망동기 클럭 검사 장치(100) 회로의 동작에 대해서 간단히 살펴보면, 먼저 망동기 클럭 검사 장치(100)의 오실레이터(120)는 미리 약속된 주파수를 가지는 기준 클럭을 발생시켜 제 1 플립플롭(110), 제 1 카운터(130), 분주기 및 제 2 카운터(160)에 출력한다.
제 1 플립플롭(110)은 망동기 클럭이 입력되면, 입력된 망동기 클럭을 오실레이터(120)로부터 입력된 기준 클럭의 한 주기만큼 지연시키고, 지연된 망동기 클럭을 제 1 카운터(130)에 출력한다.
그리고, 제 1 플립플롭(110)은 망동기 클럭을 제 1 카운터(130)에 출력한 후, 입력되는 망동기 클럭이 '1'인 경우 제 1 카운터(130)에 리셋 신호를 출력한다.
제 1 카운터(130)는 제 1 플립플롭(110)으로부터 망동기 클럭이 입력되면, 망동기 클럭이 입력되는 시간동안 오실레이터(120)로부터 입력되는 기준 클럭의 개수를 카운트한다. 그리고, 제 1 카운터(130)는 제 1 플립플롭(110)으로부터 리셋 신호가 입력되면 수행중인 카운터를 종료하고, 리셋 신호 입력 전까지 카운트된 기준 클럭의 개수와 기준 클럭의 주파수를 이용하여 망동기 클럭의 한 주기 값을 산출한다.
제 1 카운터(130)는 산출한 주기 값을 제 1 저장부(140)에 출력하여, 산출한 주기 값이 제 1 저장부(140)에 저장되도록 한다.
한편, 분주기(150)는 오실레이터(120)로부터 소정의 클럭이 입력되면, 입력된 클럭을 분주하여 망동기 클럭과 동일한 클럭 즉, 분주 클럭을 생성하여 제 2 카운터(160)에 출력한다.
제 2 카운터(160)는 분주기(150)로부터 분주 클럭이 입력되면, 입력되는 분주 클럭의 한 주기에 상응하는 시간동안 오실레이터(120)로부터 입력되는 기준 클럭의 개수를 카운트하고, 그 카운트된 기준 클럭의 개수와 기준 클럭의 주파수를 이용하여 분주 클럭의 주기 값을 산출할 수 있다.
그리고, 제 2 카운터(160)는 산출된 주기 값을 제 2 저장부(170)에 출력하여, 산출한 주기 값이 제 2 저장부에 저장되도록 한다.
비교기(180)는 제 1 및 제 2 저장부(170)로부터 망동기 클럭의 주기 값과 분주 클럭의 주기 값을 입력받으면, 두 주기 값을 비교한다. 비교부(180)는 두 주기 값을 비교한 결과, 두 주기 값이 일치하면 망동기 클럭을 정상으로 판단하여 '1'을 출력하고, 일치하지 않으면 비정상으로 판단하여 '0'을 출력한다.
도 4는 본 발명의 일 실시예에 따른 망동기 클럭 검사 장치의 동작을 나타낸 순서 흐름도이다.
도 4에 도시된 바와 같이, 먼저 망동기 클럭 검사 장치(100)는 소정의 주파수를 가지는 기준 클럭을 발생시킬 수 있다(S101).
망동기 클럭 검사 장치(100)는 외부로부터 망동기 클럭이 입력되었는지를 판단하고(S102), 입력된 경우 발생시킨 소정의 클럭을 이용하여 외부로부터 입력되는 망동기 클럭과 동일한 주파수를 갖는 분주 클럭을 생성한다(S103).
그리고, 망동기 클럭 검사 장치(100)는 분주 클럭의 한 주기에 상응하는 시간동안 발생되는 기준 클럭의 개수를 카운트한다(S104).
망동기 클럭 검사 장치(100)는 카운트된 기준 클럭의 개수와 기준 클럭의 주파수를 이용하여 분주 클럭의 주기 값을 산출하여 저장한다(S105).
이와 같은 망동기 클럭 검사 장치(100)는, 외부로부터 입력된 망동기 클럭을 발생시킨 기준 클럭의 한 주기만큼 지연시킨다(S106).
망동기 클럭 검사 장치(100)는 외부로부터 입력된 망동기 클럭의 한 주기에 상응하는 시간동안 발생되는 기준 클럭의 개수를 카운트한다(S107).
그리고, 망동기 클럭 검사 장치(100)는 카운트된 기준 클럭의 개수와 기준 클럭의 주파수를 이용하여 망동기 클럭의 주기 값을 산출하여 저장한다(S108).
망동기 클럭 검사 장치(100)는 분주된 클럭의 한 주기 카운트 값과 망동기 클럭의 한 주기 값을 비교하고(S109), 각각의 값이 일치하는 경우 망동기 클럭을 정상으로 판단하여 '1'을 출력한다(S110).
하지만, 망동기 클럭 검사 장치(100)는 각각의 값이 일치하지 않는 경우 망동기 클럭을 비정상으로 판단하여 '0'을 출력한다(S111).
망동기 클럭 검사 장치(100)는, 이와 같은 방법으로 외부로부터 입력되는 망동기 클럭의 한 주기 값을 반복해서 검사할 수 있다.
한편, 전술한 본 발명에서는 입력되는 망동기 클럭의 값이 '1'인 경우 망동기 클럭의 카운트를 리셋되도록 하였으나, 이는 일 실시예일 뿐 다른 실시예로 망 동기 클럭 값이 '0'인 경우에도 카운트를 리셋시킬 수 있다.
그리고, 본 발명은 망동기 클럭의 한 주기마다 그 클럭의 정상여부를 판단하였으나, 이는 클럭 검사의 신뢰성을 높이기 위해 실시하는 것일 뿐 경우에 따라 소정의 주기를 한꺼번에 검사할 수도 있으며, 외부로부터 입력되는 망동기 클럭의 지연에 있어서도 발생시킨 클럭의 소정 주기만큼 지연시켜도 무방하다.
또한, 망동기 클럭의 주기 값과 분주된 클럭의 주기 값을 비교한 결과, 두 값이 일치하는 경우에 '0'을 출력하고, 일치하지 않는 경우에 '1'을 출력하여도 무방하다.
상기한 바와 같은 본 발명에 따른 망동기 클럭 검사 장치는 외부로부터 입력되는 망동기 클럭과 동일한 분주 클럭을 생성하고, 망동기 클럭의 한 주기 값과 생성한 분주 클럭의 한 주기 값을 비교하여 클럭의 정상여부를 판단함으로써, 망동기 클럭 검사에 대한 신뢰성을 높일 수 있다.

Claims (16)

  1. 통신 시스템의 망동기 클럭 검사 장치에 있어서,
    소정의 주파수를 가지는 기준 클럭을 발생시키는 클럭 발생부;
    외부로부터 입력되는 시스템 망동기 클럭의 소정 주기에 상응하는 시간동안 발생되는 상기 기준 클럭의 개수를 카운트하여 상기 카운트된 기준 클럭의 개수와 상기 기준 클럭의 주파수를 이용하여 상기 시스템 망동기 클럭의 소정의 주기 값을 산출하는 망동기 클럭부;
    상기 기준 클럭을 이용하여 상기 시스템 망동기 클럭과 동일한 주파수의 분주 클럭을 생성하고, 상기 분주 클럭의 소정 주기에 상응하는 시간동안 발생되는 상기 기준 클럭의 개수를 카운트하여 상기 분주 클럭의 주기 값을 산출하는 분주 클럭부; 및
    상기 망동기 클럭부의 주기 값과 상기 분주 클럭부의 주기 값을 비교하여 상기 시스템 망동기 클럭의 정상여부를 출력하는 비교부를 포함하는 통신 시스템의 망동기 클럭 검사 장치.
  2. 제1항에 있어서,
    상기 망동기 클럭부는,
    상기 입력되는 시스템 망동기 클럭의 값이 '1'과 '0' 중 적어도 하나인 경우, 상기 카운트를 리셋하는 통신 시스템의 망동기 클럭 검사 장치.
  3. 제2항에 있어서,
    상기 망동기 클럭부는,
    상기 시스템 망동기 클럭이 초기 입력되는 경우 또는 상기 카운트를 리셋하는 경우, 상기 주기 값 산출을 위해 소정의 시간차를 유지하기 위해 상기 입력되는 망동기 클럭을 상기 기준 클럭의 소정의 주기만큼 지연시킨 후 출력하는 통신 시스템의 망동기 클럭 검사 장치.
  4. 삭제
  5. 제1항에 있어서,
    상기 분주 클럭부는,
    상기 카운트된 기준 클럭의 개수와 상기 기준 클럭의 주파수를 이용하여 상 기 분주 클럭의 소정의 주기 값을 산출하는 통신 시스템의 망동기 클럭 검사 장치.
  6. 제1항에 있어서,
    상기 비교부는,
    상기 망동기 클럭부와 상기 분주 클럭부 각각의 주기 값을 비교한 결과, 상기 두 주기 값이 일치하는 경우 상기 시스템 망동기 클럭을 정상 상태로 판단하고, 상기 두 주기 값이 일치하지 않는 경우 상기 시스템 망동기 클럭을 비정상 상태로 판단하는 통신 시스템의 망동기 클럭 검사 장치.
  7. 제1항에 있어서,
    상기 망동기 클럭부는,
    상기 시스템 망동기 클럭을 상기 기준 클럭의 소정 주기만큼 지연시키는 클럭 지연부;
    상기 시스템 망동기 클럭의 소정 주기에 상응하는 시간동안 발생되는 상기 기준 클럭의 개수를 카운트하여 상기 망동기 클럭의 주기 값을 산출하는 카운터; 및
    상기 주기 값을 저장하는 저장부를 포함하는 통신 시스템의 망동기 클럭 검사 장치.
  8. 제1항에 있어서,
    상기 분주 클럭부는,
    상기 기준 클럭을 이용하여 상기 시스템 망동기 클럭과 동일한 분주 클럭을 생성하는 분주부;
    상기 분주 클럭의 소정의 주기에 상응하는 시간동안 발생되는 상기 기준 클럭의 개수를 카운트하여 상기 분주 클럭의 소정 주기 값을 산출하는 카운터; 및
    상기 산출된 주기 값을 저장하는 저장부를 포함하는 통신 시스템의 망동기 클럭 검사 장치.
  9. 상기 제1항에 있어서,
    상기 통신 시스템은 입력되는 적어도 하나 이상의 시스템 망동기 클럭 중, 어느 하나의 망동기 클럭이 비정상이면, 정상 상태의 다른 망동기 클럭을 사용하는 통신 시스템의 망동기 클럭 검사 장치.
  10. 통신 시스템의 망동기 클럭 검사 방법에 있어서,
    소정 주파수를 가지는 기준 클럭을 발생시키는 단계;
    외부로부터 적어도 하나 이상의 시스템 망동기 클럭이 입력되면, 상기 기준 클럭을 이용하여 상기 각 망동기 클럭과 동일한 주파수를 갖는 분주 클럭을 생성하는 단계;
    상기 분주 클럭의 소정 주기에 상응하는 시간동안 발생되는 상기 기준 클럭의 개수를 카운트하여 상기 분주 클럭의 주기 값을 산출하는 단계;
    상기 시스템 망동기 클럭의 소정 주기에 상응하는 시간동안 발생되는 상기 기준 클럭의 개수를 카운트하여 상기 카운트된 기준 클럭의 개수와 상기 기준 클럭의 주파수를 이용하여 상기 시스템 망 동기 클럭의 소정 주기 값을 산출하는 단계; 및
    상기 각 시스템 망동기 클럭의 주기 값과 상기 생성한 클럭의 주기 값을 비교하여 상기 입력된 시스템 망동기 클럭의 정상여부를 판단하는 단계를 포함하는 통신 시스템의 망동기 클럭 검사 방법.
  11. 제10항에 있어서,
    상기 시스템 망동기 클럭의 소정 주기에 상응하는 시간동안 발생되는 상기 기준 클럭의 개수를 카운트하는 단계는,
    상기 입력되는 시스템 망동기 클럭의 값이 '1'과 '0' 중 적어도 하나인 경우, 상기 카운트를 리셋하는 통신 시스템의 망동기 클럭 검사 방법.
  12. 제11항에 있어서,
    상기 시스템 망동기 클럭의 소정 주기에 상응하는 시간동안 발생되는 상기 기준 클럭의 개수를 카운트하는 단계는,
    상기 시스템 망동기 클럭이 초기 입력되는 경우 또는 상기 카운트를 리셋하는 경우, 상기 입력되는 시스템 망동기 클럭을 상기 기준 클럭의 소정 주기만큼 지연시킨 후 출력하여, 상기 주기 값 산출을 위해 소정의 시간차를 유지한 후 상기 카운트를 수행하는 통신 시스템의 망동기 클럭 검사 방법.
  13. 제10항에 있어서,
    상기 분주 클럭의 소정 주기 값을 산출하는 단계는,
    상기 카운트된 기준 클럭의 개수와 상기 기준 클럭의 주파수를 이용하여 상기 분주 클럭의 소정 주기 값을 산출하는 통신 시스템의 망동기 클럭 검사 방법.
  14. 삭제
  15. 제10항에 있어서,
    상기 시스템 망동기 클럭의 정상여부를 판단하는 단계는,
    상기 시스템 망동기 클럭의 주기 값과 상기 생성한 클럭의 주기 값을 비교한 결과, 상기 두 주기 값이 일치하는 경우 상기 시스템 망동기 클럭을 정상 상태로 판단하고, 상기 두 주기 값이 일치하지 않는 경우 시스템 상기 망동기 클럭을 비정상 상태로 판단하는 통신 시스템의 망동기 클럭 검사 방법.
  16. 제10항에 있어서,
    상기 비정상 상태로 판단되는 시스템 망동기 클럭이 있는 경우, 상기 정상 상태로 판단되는 시스템 망동기 클럭을 선택하는 단계를 더 포함하는 통신 시스템의 망동기 클럭 검사 방법.
KR1020060005555A 2006-01-18 2006-01-18 통신 시스템의 망동기 클럭 검사 방법 및 그 장치 KR100738552B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060005555A KR100738552B1 (ko) 2006-01-18 2006-01-18 통신 시스템의 망동기 클럭 검사 방법 및 그 장치
US11/635,673 US7616721B2 (en) 2006-01-18 2006-12-08 Apparatus and method for checking network synchronization clock signal in communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060005555A KR100738552B1 (ko) 2006-01-18 2006-01-18 통신 시스템의 망동기 클럭 검사 방법 및 그 장치

Publications (1)

Publication Number Publication Date
KR100738552B1 true KR100738552B1 (ko) 2007-07-11

Family

ID=38263148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060005555A KR100738552B1 (ko) 2006-01-18 2006-01-18 통신 시스템의 망동기 클럭 검사 방법 및 그 장치

Country Status (2)

Country Link
US (1) US7616721B2 (ko)
KR (1) KR100738552B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9178640B2 (en) * 2010-08-20 2015-11-03 Qualcomm Incorporated Determination of network synchronization
US9164134B2 (en) 2012-11-13 2015-10-20 Nvidia Corporation High-resolution phase detector
US9471091B2 (en) * 2012-11-28 2016-10-18 Nvidia Corporation Periodic synchronizer using a reduced timing margin to generate a speculative synchronized output signal that is either validated or recalled

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224344A (ja) 1984-04-23 1985-11-08 Nec Corp 位相補正回路
JPH02166918A (ja) * 1988-12-21 1990-06-27 Nec Corp デイジタル位相調整回路
EP0610052A2 (en) 1993-02-05 1994-08-10 Kendall Square Research Corporation Method and apparatus for timing control
KR970055383A (ko) * 1995-12-14 1997-07-31 양승택 디지틀 클럭 감시회로
KR19990061650A (ko) * 1997-12-31 1999-07-26 김영환 사설교환기의 클럭절체 장치 및 그 방법
KR19990060348A (ko) * 1997-12-31 1999-07-26 윤종용 자체클럭을 이용한 클럭 감시회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224344A (ja) 1984-04-23 1985-11-08 Nec Corp 位相補正回路
JPH02166918A (ja) * 1988-12-21 1990-06-27 Nec Corp デイジタル位相調整回路
EP0610052A2 (en) 1993-02-05 1994-08-10 Kendall Square Research Corporation Method and apparatus for timing control
KR970055383A (ko) * 1995-12-14 1997-07-31 양승택 디지틀 클럭 감시회로
KR19990061650A (ko) * 1997-12-31 1999-07-26 김영환 사설교환기의 클럭절체 장치 및 그 방법
KR19990060348A (ko) * 1997-12-31 1999-07-26 윤종용 자체클럭을 이용한 클럭 감시회로

Also Published As

Publication number Publication date
US7616721B2 (en) 2009-11-10
US20070165760A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
US10908635B1 (en) Detection and management of frequency errors in a reference input clock signal
US9537446B2 (en) System for producing a system clock and temperature gradient detection system
US20120087402A1 (en) In-system method for measurement of clock recovery and oscillator drift
US8255732B2 (en) Self-stabilizing byzantine-fault-tolerant clock synchronization system and method
KR100738552B1 (ko) 통신 시스템의 망동기 클럭 검사 방법 및 그 장치
KR101795199B1 (ko) 신호 처리 장치
US20080146180A1 (en) System clock supplying device and frequency shift determining method of master oscillator
US20210184664A1 (en) Measuring pin-to-pin delays between clock routes
JP4819707B2 (ja) 冗長演算システムよび演算部
US8040995B2 (en) Jitter detection circuit and jitter detection method
EP2153524A1 (en) Electronic device and method of correcting clock signal deviations in an electronic device
JP2000244385A (ja) フレーム生成回路
US5796272A (en) Frequency deviation detection circuit
JP2013197692A (ja) Ｐｌｌクロック発生回路
US9832551B2 (en) Optical transmission device and optical transmission control method
JPH04306930A (ja) クロック異常検出器
JP6780493B2 (ja) 従属同期回路
CN114070762B (zh) 网络监测探针组件、同步方法、数据采集分析装置
JP2002296309A (ja) 周波数異常検出回路およびそれに用いる異常検出値設定回路
JP3132657B2 (ja) クロック切替回路
JPH11355110A (ja) クロック異常検出回路
US20210278461A1 (en) Digital circuit monitoring device
JP2009302912A (ja) クロック生成回路
JP4968035B2 (ja) エッジ信号生成装置及び半導体試験装置
JP3664393B2 (ja) 網クロックの周波数安定度判定方法およびその回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee