CN115407822A - 配置异步时钟分频器的方法、装置、设备及存储介质 - Google Patents

配置异步时钟分频器的方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN115407822A
CN115407822A CN202210924033.XA CN202210924033A CN115407822A CN 115407822 A CN115407822 A CN 115407822A CN 202210924033 A CN202210924033 A CN 202210924033A CN 115407822 A CN115407822 A CN 115407822A
Authority
CN
China
Prior art keywords
asynchronous clock
frequency division
division coefficient
divider
check code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210924033.XA
Other languages
English (en)
Inventor
唐海琪
蔡权雄
牛昕宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Industry Research Kunyun Artificial Intelligence Research Institute Co ltd
Original Assignee
Shandong Industry Research Kunyun Artificial Intelligence Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Industry Research Kunyun Artificial Intelligence Research Institute Co ltd filed Critical Shandong Industry Research Kunyun Artificial Intelligence Research Institute Co ltd
Priority to CN202210924033.XA priority Critical patent/CN115407822A/zh
Publication of CN115407822A publication Critical patent/CN115407822A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two

Abstract

本申请涉及一种配置异步时钟分频器的方法、装置、设备及存储介质。所述方法包括：配置异步时钟分频器的分频系数，计算分频系数的第一校验码，判断分频系数与异步时钟分频器的当前分频系数是否一致，若不一致，生成改变异步时钟分频器的分频系数的请求信号，并将分频系数和第一校验码发送至异步时钟分频器，控制异步时钟分频器对第一校验码执行校验操作，若校验通过，根据分频系数更新异步时钟分频器的当前分频系数。本申请简化了配置异步时钟分频器流程，可以实现自动配置分频系数，可以保证分频系数能正确传输至异步时钟分频器，提高芯片时钟系统的可靠性和鲁棒性。

Description

配置异步时钟分频器的方法、装置、设备及存储介质
技术领域
本申请涉及芯片技术领域，尤其涉及一种配置异步时钟分频器的方法、装置、设备及存储介质。
背景技术
时钟分频器被广泛应用在芯片中，为芯片各个IP提供时钟源，通常芯片中包含专用的时钟管理单元用于配置时钟分频器分频系数和时钟门控，配置时钟分频器和分频的时钟通常不在同一个时钟域，这样配置分频系数的时候就需要做对分频系数作跨时钟域处理。
目前，现有技术中配置异步时钟分频器往往通过以下步骤进行配置：
1、配置时钟分频器的分频系数；
2、通过寄存器配置update等于1，将该电平信号同步到时钟分频器的异步时钟域；
3、异步时钟域的时钟分频器，通过采集update信号，同步新的分频系数到分频器中；
4、将update配置为0，完成配置操作。如果需再改变分频系数时则重复上述1～4步骤。
但上述配置操作流程繁琐，同步分频系数到异步时钟域的时候只用到的单向握手，可靠性差且容易出错。
因此，如何简化配置分频系数的流程并提高配置分频系数的准确性和可靠性，已成为本领域技术人员亟待解决的技术问题。
发明内容
鉴于以上内容，本申请提供一种配置异步时钟分频器的方法、装置、设备及存储介质，其目的在于解决上述技术问题。
第一方面，本申请提供一种配置异步时钟分频器的方法，该方法包括：
配置异步时钟分频器的分频系数，计算所述分频系数的第一校验码；
判断所述分频系数与所述异步时钟分频器的当前分频系数是否一致，若否，生成改变所述异步时钟分频器的分频系数的请求信号，并将所述分频系数和所述第一校验码发送至所述异步时钟分频器；
控制所述异步时钟分频器对所述第一校验码执行校验操作，若校验通过，根据所述分频系数更新所述异步时钟分频器的当前分频系数。
优选的，所述方法还包括：
若校验未通过，生成配置异常的信息上报至主控芯片，并重新执行配置异步时钟分频器的分频系数至控制所述异步时钟分频器对所述第一校验码执行校验操作的步骤。
优选的，所述计算所述分频系数的第一校验码，包括：
利用奇偶校验算法计算所述分频系数的第一校验码。
优选的，在生成改变所述异步时钟分频器的分频系数的请求之前，所述方法还包括：
将所述第一校验码与所述分频系数进行拼接组合，得到组合信息；
所述将所述分频系数和所述第一校验码发送至所述异步时钟分频器，包括：
将所述组合信息发送至所述异步时钟分频器。
优选的，所述判断所述分频系数与所述异步时钟分频器的当前分频系数是否一致，还包括：
当判断所述分频系数与所述异步时钟分频器的当前分频系数一致时，拒绝生成改变所述异步时钟分频器的分频系数的请求信号。
优选的，所述控制所述异步时钟分频器对所述第一校验码执行校验操作，包括：
控制所述异步时钟分频器采集所述第一校验码和所述分频系数，并计算所述分频系数的第二校验码；
判断所述第一校验码和所述第二校验码的校验位是否一致；
若判断所述第一校验码和所述第二校验码的校验位一致，则校验通过；
若判断所述第一校验码和所述第二校验码的校验位不一致，则校验未通过。
优选的，在根据所述分频系数更新所述异步时钟分频器的当前分频系数之后，所述方法还包括：
发送分频系数更新成功的信号至主控芯片。
第二方面，本申请提供一种配置异步时钟分频器的装置，该配置异步时钟分频器的装置包括：
配置模块：用于配置异步时钟分频器的分频系数，计算所述分频系数的第一校验码；
发送模块：用于判断所述分频系数与所述异步时钟分频器的当前分频系数是否一致，若否，生成改变所述异步时钟分频器的分频系数的请求信号，并将所述分频系数和所述第一校验码发送至所述异步时钟分频器；
更新模块：用于控制所述异步时钟分频器对所述第一校验码执行校验操作，若校验通过，根据所述分频系数更新所述异步时钟分频器的当前分频系数。
第三方面，本申请提供一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现第一方面任一项实施例所述的配置异步时钟分频器的方法的步骤。
第四方面，提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面任一项实施例所述的配置异步时钟分频器的方法的步骤。
本申请实施例提供的上述技术方案与现有技术相比具有如下优点：
本申请提出的配置异步时钟分频器的方法、装置、设备及存储介质，相较现有技术中需要配置分频系数之外还需通过寄存器配置update信号的方案，本申请仅需配置分频系数，即可实现更新异步时钟分频器的分频系数的功能，简化了配置异步时钟分频器流程，当配置的分频系数与异步时钟分频器的当前分频系数不一致时，生成改变异步时钟分频器的分频系数的请求信号，可以实现自动更新异步时钟分频器的分频系数，解决现有技术中在配置异步时钟分频器因操作繁琐导致的可靠性低的问题，且可以避免工程师因错误的操作导致时钟异常的情况发生，配置分频系数时通过计算分频系数的校验码，在异步时钟分频器采集到分频系数时进行校验，可以保证分频系数能正确传输至异步时钟分频器，提高芯片时钟系统的可靠性和鲁棒性。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请配置异步时钟分频器的方法较佳实施例的流程图示意图；
图2为本申请配置异步时钟分频器的装置较佳实施例的模块示意图；
图3为本申请电子设备较佳实施例的示意图；
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，在本申请中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
本申请提供一种配置异步时钟分频器的方法。参照图1所示，为本申请配置异步时钟分频器的方法的实施例的方法流程示意图。该方法可以由一个电子设备执行，该电子设备可以由软件和/或硬件实现。配置异步时钟分频器的方法包括：
步骤S10：配置异步时钟分频器的分频系数，计算所述分频系数的第一校验码；
步骤S20：判断所述分频系数与所述异步时钟分频器的当前分频系数是否一致，若否，生成改变所述异步时钟分频器的分频系数的请求信号，并将所述分频系数和所述第一校验码发送至所述异步时钟分频器；
步骤S30：控制所述异步时钟分频器对所述第一校验码执行校验操作，若校验通过，根据所述分频系数更新所述异步时钟分频器的当前分频系数。
本实施例中，异步时钟分频器是指异步时钟域的时钟分频器，当主控芯片(例如，CPU)配置异步时钟分频器的分频系数时，计算所配置的分频系数的第一校验码，第一校验码用于在后续分频系数发送至异步时钟分频器时，验证分频系数在发送过程中是否出现了传输错误，第一校验码可以是指CRC校验码，对分频系数执行CRC编码操作，可以得到分频系数的CRC校验码。其中，CRC(Cyclic Redundancy Check，循环冗余校验码)是数据通信中常用的一种差错校验码，利用CRC实现校验的方法是指在数据发送端根据要传输的K位二进制码数据，以确定的规则产生一个R位校验用的CRC码，构成一个新的二进制码数据共K+R位发出。数据接收端则遵循同样的规则进行检验，以确定传输过程中是否出错。
进一步地，第一校验码还可以是利用奇偶校验算法计算分频系数得到的，奇偶校验是在通信过程中确保节点之间准确数据传输的过程。奇偶校验位附加到原始数据位以创建偶数或奇数位。内存中最小的单位是比特，也称为位，位只有两种状态分别以1和0来标示，每8个连续的比特叫做一个字节(byte)。不带奇偶校验的内存每个字节只有8位，如果某一位存储了错误的值，就会导致其存储的相应数据发生变化，进而导致程序发生错误。
在计算出分频系数的第一校验码之后，判断配置的分频系数与异步时钟分频器的当前分频系数是否一致，若配置的分频系数与异步时钟分频器的当前分频系数不一致，则可以自动生成改变异步时钟分频器的分频系数的请求信号，并将分频系数和第一校验码发送至异步时钟分频器，例如，主控芯片配置的分频系数为10，而异步时钟分频器的当前分频系数为5，由于10和5不同，因此可以产生改变分频系数的请求信号，将分频系数与该分频系数的第一校验码发送至异步时钟分频器。进一步地，若判断配置的分频系数与异步时钟分频器的当前分频系数一致，则拒绝生成改变异步时钟分频器的分频系数的请求信号，即不更新异步时钟分频器的当前分频系数。
异步时钟分频器采集到改变分频系数的请求信号后，开始采集分频系数和该分频系数的第一校验码，异步时钟分频器采集到分频系数和该分频系数的第一校验码之后，异步时钟分频器对第一校验码执行校验操作，例如，若第一校验码为CRC校验码，则可以用模2除法计算第一校验码的余数，若第一校验码的余数为预设值(例如，0)，说明CRC校验通过。若校验通过，说明分频系数在传输过程中没有出现异常，此时可以根据该分频系数更新异步时钟分频器的当前分频系数，即改变异步时钟分频器的分频系数，例如，主控芯片配置的分频系数为10，异步时钟分频器的当前分频系数为5，则将异步时钟分频器的变为10。
相较现有技术中需要配置分频系数之外还需通过寄存器配置update信号的方案，本申请仅需配置分频系数，即可实现更新异步时钟分频器的分频系数的功能，简化了配置异步时钟分频器流程，当配置的分频系数与异步时钟分频器的当前分频系数不一致时，生成改变异步时钟分频器的分频系数的请求信号，可以实现自动更新异步时钟分频器的分频系数，解决现有技术中在配置异步时钟分频器因操作繁琐导致的可靠性低的问题，且可以避免工程师因错误的操作导致时钟异常的情况发生。此外，本申请配置分频系数时通过计算分频系数的校验码，在异步时钟分频器采集到分频系数时进行校验，可以保证分频系数能正确传输至异步时钟分频器，避免了现有技术中因没有对分频系数进行校验而导致的分频系数在传输过程中出现偶发性错误的问题，提高了芯片时钟系统的可靠性和鲁棒性。
在一个实施例中，所述方法还包括：
若校验未通过，生成配置异常的信息上报至主控芯片，并重新执行配置异步时钟分频器的分频系数至控制所述异步时钟分频器对所述第一校验码执行校验操作的步骤。
异步时钟分频器采集到分频系数和该分频系数的第一校验码之后，异步时钟分频器对第一校验码执行校验操作，若校验未通过，说明该分频系数在传输过程中出现了异常或错误，此时可以生成配置异常的信息上报至主控芯片，并通知主控芯片重新配置异步时钟分频器的分频系数，即重新执行上述步骤S10至步骤S30。可以避免配置错误的分频系数至异步时钟分频器。进一步地，若连续预设次数(例如，3次)校验未通过，则生成配置失败的信息上报至主控芯片。
在一个实施例中，在生成改变异步时钟分频器的分频系数的请求之前，所述方法还包括：
将所述第一校验码与所述分频系数进行组合，得到组合信息。
生成改变异步时钟分频器的分频系数的请求之前，可以将分频系数和该分频系数对应的第一校验码进行组合，得到组合信息。例如，将主控芯片配置的分频系数和该分频系数的校验码进行拼接组合，或放在同个包进行传输。进一步地，将所述分频系数和所述第一校验码发送至异步时钟分频器包括：将所述组合信息发送至异步时钟分频器。从而减少数据传输的次数。
在一个实施例中，所述控制所述异步时钟分频器对所述第一校验码执行校验操作，包括：
控制所述异步时钟分频器采集所述第一校验码和所述分频系数，并计算所述分频系数的第二校验码；
判断所述第一校验码和所述第二校验码的校验位是否一致；
若判断所述第一校验码和所述第二校验码的校验位一致，则校验通过；
若判断所述第一校验码和所述第二校验码的校验位不一致，则校验未通过。
异步时钟分频器采集到主控芯片配置的分频系数和该分频系数的第一校验码后，可以计算该分频系数的第二校验码，判断第一校验码和第二校验码的校验位是否一致，若第一校验码和第二校验码的校验位一致，则校验通过。若判断第一校验码和第二校验码的校验位不一致，则校验未通过。
可以理解的是，若第一校验码是对主控芯片配置的分频系数通过CRC编码操作得到的，则第二校验码是对异步时钟分频器采集到的分频系数进行CRC编码操作得到的，若第一校验码是对主控芯片配置的分频系数利用奇偶校验操作得到的，则第二校验码是对异步时钟分频器采集到的分频系数利用奇偶校验操作得到的。
在一个实施例中，在根据所述分频系数更新所述异步时钟分频器的当前分频系数之后，所述方法还包括：
发送分频系数更新成功的信号至主控芯片。
在根据主控芯片配置的分频系数更新异步时钟分频器的当前分频系数之后，还可以发送分频系数更新成功的信号至主控芯片，以通知主控芯片分频系数已配置成功。
参照图2所示，为本申请配置异步时钟分频器的装置100的功能模块示意图。
本申请所述配置异步时钟分频器的装置100可以安装于电子设备中。根据实现的功能，所述配置异步时钟分频器的装置100可以包括配置模块110、发送模块120及更新模块130。本申请所述模块也可以称之为单元，是指一种能够被电子设备处理器所执行，并且能够完成固定功能的一系列计算机程序段，其存储在电子设备的存储器中。
在本实施例中，关于各模块/单元的功能如下：
配置模块110：用于配置异步时钟分频器的分频系数，计算所述分频系数的第一校验码；
发送模块120：用于判断所述分频系数与所述异步时钟分频器的当前分频系数是否一致，若否，生成改变所述异步时钟分频器的分频系数的请求信号，并将所述分频系数和所述第一校验码发送至所述异步时钟分频器；
更新模块130：用于控制所述异步时钟分频器对所述第一校验码执行校验操作，若校验通过，根据所述分频系数更新所述异步时钟分频器的当前分频系数。
在一个实施例中，所述配置异步时钟分频器的装置还包括上报模块140，上报模块140用于：
若校验未通过，生成配置异常的信息上报至主控芯片，并重新执行配置异步时钟分频器的分频系数至控制所述异步时钟分频器对所述第一校验码执行校验操作的步骤。
在一个实施例中，所述计算所述分频系数的第一校验码，包括：
利用奇偶校验算法计算所述分频系数的第一校验码。
在一个实施例中，发送模块120还用于：
将所述第一校验码与所述分频系数进行拼接组合，得到组合信息；
所述将所述分频系数和所述第一校验码发送至所述异步时钟分频器，包括：
将所述组合信息发送至所述异步时钟分频器。
在一个实施例中，所述判断所述分频系数与所述异步时钟分频器的当前分频系数是否一致，还包括：
当判断所述分频系数与所述异步时钟分频器的当前分频系数一致时，拒绝生成改变所述异步时钟分频器的分频系数的请求信号。
在一个实施例中，所述控制所述异步时钟分频器对所述第一校验码执行校验操作，包括：
控制所述异步时钟分频器采集所述第一校验码和所述分频系数，并计算所述分频系数的第二校验码；
判断所述第一校验码和所述第二校验码的校验位是否一致；
若判断所述第一校验码和所述第二校验码的校验位一致，则校验通过；
若判断所述第一校验码和所述第二校验码的校验位不一致，则校验未通过。
在一个实施例中，更新模块130还用于：
发送分频系数更新成功的信号至主控芯片。
参照图3所示，为本申请电子设备1较佳实施例的示意图。
该电子设备1包括但不限于：存储器11、处理器12、显示器13及通信接口14。所述电子设备1可以通过通信接口14连接网络。其中，所述网络可以是企业内部网(Intranet)、互联网(Internet)、全球移动通讯系统(Global System of Mobile communication，GSM)、宽带码分多址(Wideband Code Division Multiple Access，WCDMA)、4G网络、5G网络、蓝牙(Bluetooth)、Wi-Fi、通话网络等无线或有线网络。
其中，存储器11至少包括一种类型的可读存储介质，所述可读存储介质包括闪存、硬盘、多媒体卡、卡型存储器(例如，SD或DX存储器等)、随机访问存储器(RAM)、静态随机访问存储器(SRAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、可编程只读存储器(PROM)、磁性存储器、磁盘、光盘等。在一些实施例中，所述存储器11可以是所述电子设备1的内部存储单元，例如该电子设备1的硬盘或内存。在另一些实施例中，所述存储器11也可以是所述电子设备1的外部存储设备，例如该电子设备1配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。当然，所述存储器11还可以既包括所述电子设备1的内部存储单元也包括其外部存储设备。本实施例中，存储器11通常用于存储安装于所述电子设备1的操作系统和各类应用软件，例如配置异步时钟分频器的程序10的程序代码等。此外，存储器11还可以用于暂时地存储已经输出或者将要输出的各类数据。
处理器12在一些实施例中可以是中央处理器(Central Processing Unit，CPU)、控制器、微控制器、微处理器、或其他数据处理芯片。该处理器12通常用于控制所述电子设备1的总体操作，例如执行数据交互或者通信相关的控制和处理等。本实施例中，所述处理器12用于运行所述存储器11中存储的程序代码或者处理数据，例如运行配置异步时钟分频器的程序10的程序代码等。
显示器13可以称为显示屏或显示单元。在一些实施例中显示器13可以是LED显示器、液晶显示器、触控式液晶显示器以及有机发光二极管(Organic Light-EmittingDiode，OLED)触摸器等。显示器13用于显示在电子设备1中处理的信息以及用于显示可视化的工作界面。
通信接口14可选地可以包括标准的有线接口、无线接口(如WI-FI接口)，该通信接口14通常用于在所述电子设备1与其它电子设备之间建立通信连接。
图3仅示出了具有组件11-14以及配置异步时钟分频器的程序10的电子设备1，但是应理解的是，并不要求实施所有示出的组件，可以替代的实施更多或者更少的组件。
在上述实施例中，处理器12执行存储器11中存储的配置异步时钟分频器的程序10时可以实现如下步骤：
配置异步时钟分频器的分频系数，计算所述分频系数的第一校验码；
判断所述分频系数与所述异步时钟分频器的当前分频系数是否一致，若否，生成改变所述异步时钟分频器的分频系数的请求信号，并将所述分频系数和所述第一校验码发送至所述异步时钟分频器；
控制所述异步时钟分频器对所述第一校验码执行校验操作，若校验通过，根据所述分频系数更新所述异步时钟分频器的当前分频系数。
所述存储设备可以为电子设备1的存储器11，也可以为与电子设备1通讯连接的其它存储设备。
关于上述步骤的详细介绍，请参照上述图2关于配置异步时钟分频器的装置100实施例的功能模块图以及图1关于配置异步时钟分频器的方法实施例的流程图的说明。
此外，本申请实施例还提出一种计算机可读存储介质，所述计算机可读存储介质可以是非易失性的，也可以是易失性的。该计算机可读存储介质可以是硬盘、多媒体卡、SD卡、闪存卡、SMC、只读存储器(ROM)、可擦除可编程只读存储器(EPROM)、便携式紧致盘只读存储器(CD-ROM)、USB存储器等等中的任意一种或者几种的任意组合。所述计算机可读存储介质中包括存储数据区和存储程序区，存储程序区存储有配置异步时钟分频器的程序10，所述配置异步时钟分频器的程序10被处理器执行时实现如下操作：
配置异步时钟分频器的分频系数，计算所述分频系数的第一校验码；
判断所述分频系数与所述异步时钟分频器的当前分频系数是否一致，若否，生成改变所述异步时钟分频器的分频系数的请求信号，并将所述分频系数和所述第一校验码发送至所述异步时钟分频器；
控制所述异步时钟分频器对所述第一校验码执行校验操作，若校验通过，根据所述分频系数更新所述异步时钟分频器的当前分频系数。
本申请之计算机可读存储介质的具体实施方式与上述配置异步时钟分频器的方法的具体实施方式大致相同，在此不再赘述。
需要说明的是，上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。并且本文中的术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、装置、物品或者方法不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、装置、物品或者方法所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、装置、物品或者方法中还存在另外的相同要素。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，电子装置，或者网络设备等)执行本申请各个实施例所述的方法。
以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种配置异步时钟分频器的方法，其特征在于，所述方法包括：
配置异步时钟分频器的分频系数，计算所述分频系数的第一校验码；
判断所述分频系数与所述异步时钟分频器的当前分频系数是否一致，若否，生成改变所述异步时钟分频器的分频系数的请求信号，并将所述分频系数和所述第一校验码发送至所述异步时钟分频器；
控制所述异步时钟分频器对所述第一校验码执行校验操作，若校验通过，根据所述分频系数更新所述异步时钟分频器的当前分频系数。
2.如权利要求1所述的配置异步时钟分频器的方法，其特征在于，所述方法还包括：
若校验未通过，生成配置异常的信息上报至主控芯片，并重新执行配置异步时钟分频器的分频系数至控制所述异步时钟分频器对所述第一校验码执行校验操作的步骤。
3.如权利要求1所述的配置异步时钟分频器的方法，其特征在于，所述计算所述分频系数的第一校验码，包括：
利用奇偶校验算法计算所述分频系数的第一校验码。
4.如权利要求1所述的配置异步时钟分频器的方法，其特征在于，在生成改变所述异步时钟分频器的分频系数的请求之前，所述方法还包括：
将所述第一校验码与所述分频系数进行拼接组合，得到组合信息；
所述将所述分频系数和所述第一校验码发送至所述异步时钟分频器，包括：
将所述组合信息发送至所述异步时钟分频器。
5.如权利要求1所述的配置异步时钟分频器的方法，其特征在于，所述判断所述分频系数与所述异步时钟分频器的当前分频系数是否一致，还包括：
当判断所述分频系数与所述异步时钟分频器的当前分频系数一致时，拒绝生成改变所述异步时钟分频器的分频系数的请求信号。
6.如权利要求1所述的配置异步时钟分频器的方法，其特征在于，所述控制所述异步时钟分频器对所述第一校验码执行校验操作，包括：
控制所述异步时钟分频器采集所述第一校验码和所述分频系数，并计算所述分频系数的第二校验码；
判断所述第一校验码和所述第二校验码的校验位是否一致；
若判断所述第一校验码和所述第二校验码的校验位一致，则校验通过；
若判断所述第一校验码和所述第二校验码的校验位不一致，则校验未通过。
7.如权利要求1所述的配置异步时钟分频器的方法，其特征在于，在根据所述分频系数更新所述异步时钟分频器的当前分频系数之后，所述方法还包括：
发送分频系数更新成功的信号至主控芯片。
8.一种配置异步时钟分频器的装置，其特征在于，所述装置包括：
配置模块：用于配置异步时钟分频器的分频系数，计算所述分频系数的第一校验码；
发送模块：用于判断所述分频系数与所述异步时钟分频器的当前分频系数是否一致，若否，生成改变所述异步时钟分频器的分频系数的请求信号，并将所述分频系数和所述第一校验码发送至所述异步时钟分频器；
更新模块：用于控制所述异步时钟分频器对所述第一校验码执行校验操作，若校验通过，根据所述分频系数更新所述异步时钟分频器的当前分频系数。
9.一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现权利要求1至7中任一项所述的配置异步时钟分频器的方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7中任一项所述配置异步时钟分频器的方法的步骤。
CN202210924033.XA 2022-08-02 2022-08-02 配置异步时钟分频器的方法、装置、设备及存储介质 Pending CN115407822A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210924033.XA CN115407822A (zh) 2022-08-02 2022-08-02 配置异步时钟分频器的方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210924033.XA CN115407822A (zh) 2022-08-02 2022-08-02 配置异步时钟分频器的方法、装置、设备及存储介质

Publications (1)

Publication Number Publication Date
CN115407822A true CN115407822A (zh) 2022-11-29

Family

ID=84160251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210924033.XA Pending CN115407822A (zh) 2022-08-02 2022-08-02 配置异步时钟分频器的方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN115407822A (zh)

Similar Documents

Publication Publication Date Title
CN110442473B (zh) 一种非易失性数据存储方法、装置、电子设备及介质
CN109086079B (zh) 一种存储设备挂载管理方法及装置
CN107861832B (zh) 数据验证方法、装置及可读存储介质
CN111813428A (zh) 终端固件的升级方法、装置、电子设备及存储介质
CN110633092A (zh) 用于ota升级的服务端及嵌入式设备升级方法及装置
CN111209343A (zh) 节点数据同步方法、装置、设备以及存储介质
CN114741231A (zh) 基于存储器的数据读写方法、装置、设备及存储介质
CN111555841A (zh) 一种通信数据的校验方法、装置、设备及介质
CN105045671B (zh) 一种智能终端的系统升级方法及装置
CN114020518B (zh) 上电时序控制的方法及相关装置
CN109671466B (zh) 一种阈值电压调试方法、装置及电子设备
CN109766214A (zh) 一种最优h矩阵生成方法及装置
CN111611002B (zh) 数据升级方法、装置、计算机设备和存储介质
CN115407822A (zh) 配置异步时钟分频器的方法、装置、设备及存储介质
CN112579141A (zh) 一种嵌入式系统的固件更新方法、装置、设备及存储介质
CN108920338A (zh) 一种指示文件系统状态的方法及终端
CN110008059B (zh) 非易失性存储介质的数据更新方法、装置及存储介质
US11429537B2 (en) Method, device, and computer program product for managing storage system
CN111813597A (zh) 一种空调器
CN114363396B (zh) 双系统通信通道构建方法、装置、电子设备及存储介质
CN112181455B (zh) 微控制器的在线升级方法、微控制器及存储介质
EP4246315A1 (en) Electronic component for electronic equipment and a method for provisioning and updating such an electronic component
CN117648698A (zh) 程序设置方法及装置、存储介质及电子装置
KR101660180B1 (ko) Ic 카드, 휴대 가능 전자 장치 및 ic 카드 처리 장치
CN112988205A (zh) 电能表升级方法、电能表及计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination