CN109766214A - 一种最优h矩阵生成方法及装置 - Google Patents

一种最优h矩阵生成方法及装置 Download PDF

Info

Publication number
CN109766214A
CN109766214A CN201910258156.2A CN201910258156A CN109766214A CN 109766214 A CN109766214 A CN 109766214A CN 201910258156 A CN201910258156 A CN 201910258156A CN 109766214 A CN109766214 A CN 109766214A
Authority
CN
China
Prior art keywords
matrix
optimal
basis
extended
row vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910258156.2A
Other languages
English (en)
Inventor
张兴革
冯春阳
刘刚
彭琅
黄晶
王俊杰
王鹿
邹孝杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Zhong Shenghongxin Information Technology Co Ltd
Original Assignee
Suzhou Zhong Shenghongxin Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Zhong Shenghongxin Information Technology Co Ltd filed Critical Suzhou Zhong Shenghongxin Information Technology Co Ltd
Priority to CN201910258156.2A priority Critical patent/CN109766214A/zh
Publication of CN109766214A publication Critical patent/CN109766214A/zh
Priority to PCT/CN2019/096757 priority patent/WO2020199424A1/zh
Priority to US16/842,046 priority patent/US20200313699A1/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明公开了一种最优H矩阵生成方法及装置，该方法包括：根据预设约束条件构建n*n基础矩阵；以基础矩阵的每一行向量为单位进行循环移位，生成(n‑1)个扩展矩阵；根据基础矩阵及扩展矩阵生成目标H矩阵。通过实施本发明，在不影响的汉明码“纠一检二”校验功能的前提下，加入考虑降低H矩阵空间复杂度和硬件逻辑成本的思想，构造最优H矩阵；综合最优H矩阵性质，提出循环移位方法，可以通过所构造的基本矩阵规则化地扩展成需要的目标最优H矩阵。

Description

一种最优H矩阵生成方法及装置
技术领域
本发明涉及数据处理技术领域，具体涉及一种最优H矩阵生成方法及装置。
背景技术
数据流在写入某些存储设备(如RAM，eDRAM等)，并且从存储设备读出的过程中，其中的数据位可能发生错误，此时需要纠错码ECC(Error Checking Correction)技术来检测并纠正数据位错误，汉明码作为一种ECC纠错编码，是广泛地应用于通信和计算机存储系统的纠检错控制中。目前最主流的汉明校验是指纠正单个错误并且检查两个错误的SEC-DED码(single-error-correcting and double-error-detecting)。高端的工作站或者服务器中都会采用汉明纠检错模块来保证数据的正确性，从而提升整机的稳定性。
在实现汉明码纠检错误的过程中，需要通过H矩阵(也叫做监督矩阵，)作为指导来针对待校验数据生成汉明校验码、综合位以及翻转位，最后通过这些信息进行纠错或者检错的功能，也就是说，影响汉明纠检错误性能最关键的因素是H矩阵的生成规则和选取策略。对最优H矩阵的选取主要需要考虑如下三个问题：
第一，最基本的是需要H矩阵对于传输的数据支持一位比特纠正，同时具有发现两位比特错误并提示的功能，从而减少出现错误数据向下一级模块传递造成更加复杂的错误的概率；
第二，虽然汉明校验码可以给整机系统带来稳定性和安全性，但同时汉明码纠错技术的重要组件H矩阵也会带来额外的空间开销，所以希望H矩阵在不影响功能的前提下占用的空间尽量小；
第三，H矩阵中每个列向量中的一个“1”，代表实际电路中的一根引线，也就是在选取最优H矩阵时，尽量要减少列向量的汉明重量，以降低硬件逻辑数量。
但目前在一些工程项目的汉明校验硬件电路实现中，并没有一套结合以上三种因素对最优H矩阵进行选取的完善方法。
发明内容
有鉴于此，本发明实施例提供了一种最优H矩阵生成方法及装置，以构建满足上述多种条件的最优H矩阵。
根据第一方面，本发明实施例提供了一种最优H矩阵生成方法，包括：根据预设约束条件构建n*n基础矩阵；以所述基础矩阵的每一行向量为单位进行循环移位，生成(n-1)个扩展矩阵；根据所述基础矩阵及扩展矩阵生成目标H矩阵。
结合第一方面，在第一方面第一实施方式中，所述预设约束条件包括：所述基础矩阵的每列中有奇数个1；所述基础矩阵中的任意两列都不相同；所述基础矩阵的校验位所在的列仅有一个1。
结合第一方面，在第一方面第二实施方式中，所述以所述基础矩阵的每一行向量为单位进行循环移位，包括；依次将第n行行向量移位至第1行，其余行向量向下移位；将每次移位构成一个所述扩展矩阵，直至第1行行向量移至最后一行，构成第(n-1)个行向量。
结合第一方面，在第一方面第三实施方式中，所述根据所述基础矩阵及扩展矩阵生成目标H矩阵，包括：将所述基础矩阵、第1个至第(n-1)个扩展矩阵的第n行行向量依次堆叠，构成所述目标H矩阵的第n行行向量，生成所述目标H矩阵。
根据第二方面，本发明实施例提供了一种最优H矩阵生成装置，包括：基础矩阵构建模块，用于根据预设约束条件构建n*n基础矩阵；扩展矩阵生成模块，用于以所述基础矩阵的每一行向量为单位进行循环移位，生成(n-1)个扩展矩阵；目标矩阵生成模块，用于根据所述基础矩阵及扩展矩阵生成目标H矩阵。
结合第二方面，在第二方面第一实施方式中，所述预设约束条件包括：所述基础矩阵的每列中有奇数个1；所述基础矩阵中的任意两列都不相同；所述基础矩阵的校验位所在的列仅有一个1。
结合第二方面，在第二方面第二实施方式中，所述扩展矩阵生成模块包括；移位子模块，用于依次将第n行行向量移位至第1行，其余行向量向下移位；扩展矩阵构成子模块，用于将每次移位构成一个所述扩展矩阵，直至第1行行向量移至最后一行，构成第(n-1)个行向量。
结合第二方面，在第二方面第三实施方式中，所述目标矩阵生成模块具体用于：将所述基础矩阵、第1个至第(n-1)个扩展矩阵的第n行行向量依次堆叠，构成所述目标H矩阵的第n行行向量，生成所述目标H矩阵。
根据第三方面，本发明实施例提供了一种电子设备/移动终端/服务器，包括：存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行第一方面或者第一方面的任意一种实施方式中所述的最优H矩阵生成方法。
根据第四方面，本发明实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行第一方面或者第一方面的任意一种实施方式中所述的最优H矩阵生成方法。
本发明实施例的有益效果在于，本发明实施例的最优H矩阵生成方法，考虑到要保证获得最小的逻辑层次并且实现该编码的硬件最少的要求，在构造基础H矩阵时，选用尽量少的“1”，也就是对应实际硬件逻辑实现时，减少了引线数量；循环移位方法可以保证列向量之间的相性无关性，并且使得每行的“1”的个数(也就是汉明重量)是相等的，对应到具体逻辑实现则可以满足汉明码校验位和综合位(校验子)同时生成，也就是每个异或逻辑的输入接口个数是相同的。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了本发明实施例的最优H矩阵生成方法的流程示意图；
图2示出了本发明实施例的最优H矩阵生成方法的循环移位的过程示意图；
图3示出了本发明实施例的最优H矩阵生成装置的结构示意图；
图4示出了本发明实施例的计算机设备的硬件结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种最优H矩阵生成方法，如图1所示，该最优H矩阵生成方法主要包括：
步骤S1：根据预设约束条件构建n*n基础矩阵。
本发明中对H矩阵加入考虑实际逻辑电路实现成本的思想，首先构建基础矩阵，然后基于H矩阵所有约束，提出一种规格化生成最优H矩阵的方法，即把基础矩阵通过循环移位的方法扩展成最优目标H矩阵。
假设汉明码可以纠正的错误数量为t1，检出错误的数量范围是(t1+1)到(t1+t2)重错误，对于希望实现的“纠一并且检二”的功能，那么此时t1＝1，t2＝1，再结合线性代数相关理论推导出H矩阵的特性为：
第一，每个列向量为奇数重量，即每列有奇数个“1”；
第二，没有任何两列是相同的(保证列向量的线汉明码性无关性)；
第三，校验位所在列仅有一个“1”(H矩阵中校验位所在位置相当于一个单位矩阵)。
此外，再结合最小化实现逻辑电路成本的思想，最优H矩阵还应该具有的特性是：
第四，H矩阵中“1”的总个数应该是最小的；
第五，H矩阵每行中“1”的个数都应该相等，要不然也要尽可能接近平均值(也就是H矩阵中所有1的个数除以行数的值)。
步骤S2：以基础矩阵的每一行向量为单位进行循环移位，生成(n-1)个扩展矩阵。对于构建好的基础矩阵，以基础矩阵的每行为单位，将上面的行向量依次向右下方移动，下面的行向量向上补齐，即，依次将第n行行向量移位至第1行，其余行向量向下移位；将每次移位构成一个所述扩展矩阵，直至第1行行向量移至最后一行，构成第(n-1)个行向量，最终将n*n基础矩阵扩展成为一个目标H矩阵，由于是采用循环移位方法，还可以使得扩展矩阵满足上面最优H矩阵的第一个和第五个特性。
步骤S3：根据基础矩阵及扩展矩阵生成目标H矩阵。具体地，是将基础矩阵、第1个至第(n-1)个扩展矩阵的第n行行向量依次堆叠，构成目标H矩阵的第n行行向量，生成目标H矩阵。
当校验n位数据时，该目标H矩阵行列是(2+log2n)*n，其中n>＝4，也就说行是(2+log2n)，列是n，并且在实际集成电路存储中多数校验的数据位宽都为大于或等于4bit。
通过本发明实施例的最优H矩阵生成方法，在不影响的汉明码“纠一检二”校验功能的前提下，加入考虑降低H矩阵空间复杂度和硬件逻辑成本的思想，构造最优H矩阵；综合最优H矩阵性质，提出循环移位方法，可以通过所构造的基本矩阵规则化地扩展成需要的目标最优H矩阵。
可选地，在本发明的一些实施例中，以64比特位宽的数据为例来阐述本发明，但并非用以限制本发明。
根据上述汉明理论和线性代数理论的推导，可知对64比特数据想要实现“纠一检二”功能，则汉明校验码需要8比特，因此线性分组码总码长为72比特。根据线性分组码格式可知线性分组码为(72,64,4)，分别代表总码长、源信息码长、此线性分组码的最小汉明距离。首先，64比特数据若满足对其进行校验功能所对应的H矩阵的尺寸应该是8*64的，其中元素都由二进制数组成的。由于H矩阵性质，即每列含奇数个“1”，而且兼顾到硬件逻辑实现成本，因此考虑组成基础矩阵的次序依次为：1个“1”，3个“1”，5个“1”和7个“1”。首先，1个“1”是不可选的，因为会与矩阵的校验位所在列(也就是单位矩阵中某列)线性相关。其次就是3个“1”，运用组合运算可以计算出8比特数据中有3个“1”的共有C83＝8！/((8-3)！*3！)＝8*7*6*5*4*3*2*1/((5*4*3*2*1)(3*2*1))＝56种情况(满足最优H矩阵的第二个和第三个特性)。
由于是循环移位操作(能够满足最优H矩阵的第四个特性)，所以这56种情况中实际上是包含了8套的7个基类，例如其中一套是0011_1000、0011_0100、0011_0010、0011_0001、1011_0000、0010_1010、0010_1001，由于目标H矩阵包含64个列向量，所以还需要加一种5个“1”的基类做循环移位(如1100_0111)。
基于上述条件构造好8*8的基础矩阵，然后以基础矩阵的每行为单位，将上面的行向量依次向右下方移动，下面的行向量向上补齐，生成7个扩展矩阵，并结合基础矩阵及扩展矩阵将8*8基础矩阵扩展成为一个8*64的目标H矩阵，如图2所示。循环移位方法还可以使得扩展矩阵满足上面最优H矩阵的第一个和第五个特性。
本发明实施例的最优H矩阵生成方法，考虑到要保证获得最小的逻辑层次并且实现该编码的硬件最少的要求，在构造基础H矩阵时，选用尽量少的“1”，也就是对应实际硬件逻辑实现时，减少了引线数量；循环移位方法可以保证列向量之间的相性无关性，并且使得每行的“1”的个数(也就是汉明重量)是相等的，对应到具体逻辑实现则可以满足汉明码校验位和综合位(校验子)同时生成，也就是每个异或逻辑的输入接口个数是相同的。
本发明实施例还提供一种最优H矩阵生成装置，如图3所示，该最优H矩阵生成装置包括：
基础矩阵构建模块1，用于根据预设约束条件构建n*n基础矩阵；详细内容参见上述方法实施例的步骤S1的相关描述。
扩展矩阵生成模块2，用于以所述基础矩阵的每一行向量为单位进行循环移位，生成(n-1)个扩展矩阵；具体地，该扩展矩阵生成模块2包括：移位子模块，用于依次将第n行行向量移位至第1行，其余行向量向下移位；扩展矩阵构成子模块，用于将每次移位构成一个所述扩展矩阵，直至第1行行向量移至最后一行，构成第(n-1)个行向量。详细内容参见上述方法实施例的步骤S2的相关描述。
目标矩阵生成模块3，用于根据所述基础矩阵及扩展矩阵生成目标H矩阵，具体地，是将所述基础矩阵、第1个至第(n-1)个扩展矩阵的第n行行向量依次堆叠，构成所述目标H矩阵的第n行行向量，生成所述目标H矩阵。详细内容参见上述方法实施例的步骤S3的相关描述。当校验n位数据时，该目标H矩阵行列是(2+log2n)*n，其中n>＝4，也就说行是(2+log2n)，列是n，并且在实际集成电路存储中多数校验的数据位宽都为大于或等于4bit。
通过本发明实施例的最优H矩阵生成装置，在不影响的汉明码“纠一检二”校验功能的前提下，加入考虑降低H矩阵空间复杂度和硬件逻辑成本的思想，构造最优H矩阵；综合最优H矩阵性质，提出循环移位方法，可以通过所构造的基本矩阵规则化地扩展成需要的目标最优H矩阵。
本发明实施例还提供了一种计算机设备，如图4所示，该计算机设备可以包括处理器41和存储器42，其中处理器41和存储器42可以通过总线或者其他方式连接，图4中以通过总线连接为例。
处理器41可以为中央处理器(Central Processing Unit，CPU)。处理器41还可以为其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等芯片，或者上述各类芯片的组合。
存储器42作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序、非暂态计算机可执行程序以及模块，如本发明实施例中的最优H矩阵生成方法对应的程序指令/模块(例如，图3所示的基础矩阵构建模块1、扩展矩阵生成模块2及目标矩阵生成模块3)。处理器41通过运行存储在存储器42中的非暂态软件程序、指令以及模块，从而执行处理器的各种功能应用以及数据处理，即实现上述方法实施例中的最优H矩阵生成方法。
存储器42可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储处理器41所创建的数据等。此外，存储器42可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施例中，存储器42可选包括相对于处理器41远程设置的存储器，这些远程存储器可以通过网络连接至处理器41。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
所述一个或者多个模块存储在所述存储器42中，当被所述处理器41执行时，执行如图1-图2所示实施例中的最优H矩阵生成方法。
上述计算机设备具体细节可以对应参阅图1至图2所示的实施例中对应的相关描述和效果进行理解，此处不再赘述。
本领域技术人员可以理解，实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)、随机存储记忆体(Random AccessMemory，RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive，缩写：HDD)或固态硬盘(Solid-State Drive，SSD)等；所述存储介质还可以包括上述种类的存储器的组合。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种最优H矩阵生成方法，其特征在于，包括：
根据预设约束条件构建n*n基础矩阵；
以所述基础矩阵的每一行向量为单位进行循环移位，生成(n-1)个扩展矩阵；
根据所述基础矩阵及扩展矩阵生成目标H矩阵。
2.根据权利要求1所述的最优H矩阵生成方法，其特征在于，所述预设约束条件包括：
所述基础矩阵的每列中有奇数个1；
所述基础矩阵中的任意两列都不相同；
所述基础矩阵的校验位所在的列仅有一个1。
3.根据权利要求1所述的最优H矩阵生成方法，其特征在于，所述以所述基础矩阵的每一行向量为单位进行循环移位，包括；
依次将第n行行向量移位至第1行，其余行向量向下移位；
将每次移位构成一个所述扩展矩阵，直至第1行行向量移至最后一行，构成第(n-1)个行向量。
4.根据权利要求1所述的最优H矩阵生成方法，其特征在于，所述根据所述基础矩阵及扩展矩阵生成目标H矩阵，包括：
将所述基础矩阵、第1个至第(n-1)个扩展矩阵的第n行行向量依次堆叠，构成所述目标H矩阵的第n行行向量，生成所述目标H矩阵。
5.一种最优H矩阵生成装置，其特征在于，包括：
基础矩阵构建模块，用于根据预设约束条件构建n*n基础矩阵；
扩展矩阵生成模块，用于以所述基础矩阵的每一行向量为单位进行循环移位，生成(n-1)个扩展矩阵；
目标矩阵生成模块，用于根据所述基础矩阵及扩展矩阵生成目标H矩阵。
6.根据权利要求5所述的最优H矩阵生成装置，其特征在于，所述预设约束条件包括：
所述基础矩阵的每列中有奇数个1；
所述基础矩阵中的任意两列都不相同；
所述基础矩阵的校验位所在的列仅有一个1。
7.根据权利要求5所述的最优H矩阵生成装置，其特征在于，所述扩展矩阵生成模块包括；
移位子模块，用于依次将第n行行向量移位至第1行，其余行向量向下移位；
扩展矩阵构成子模块，用于将每次移位构成一个所述扩展矩阵，直至第1行行向量移至最后一行，构成第(n-1)个行向量。
8.根据权利要求5所述的最优H矩阵生成装置，其特征在于，所述目标矩阵生成模块具体用于：
将所述基础矩阵、第1个至第(n-1)个扩展矩阵的第n行行向量依次堆叠，构成所述目标H矩阵的第n行行向量，生成所述目标H矩阵。
9.一种计算机设备，其特征在于，包括：
存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行如权利要求1-4中任一项所述的最优H矩阵生成方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使所述计算机执行如权利要求1-4中任一项所述的最优H矩阵生成方法。
CN201910258156.2A 2019-04-01 2019-04-01 一种最优h矩阵生成方法及装置 Pending CN109766214A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910258156.2A CN109766214A (zh) 2019-04-01 2019-04-01 一种最优h矩阵生成方法及装置
PCT/CN2019/096757 WO2020199424A1 (zh) 2019-04-01 2019-07-19 一种最优h矩阵生成方法及装置
US16/842,046 US20200313699A1 (en) 2019-04-01 2020-04-07 Method and apparatus for generating optimal h matrix

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910258156.2A CN109766214A (zh) 2019-04-01 2019-04-01 一种最优h矩阵生成方法及装置

Publications (1)

Publication Number Publication Date
CN109766214A true CN109766214A (zh) 2019-05-17

Family

ID=66460136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910258156.2A Pending CN109766214A (zh) 2019-04-01 2019-04-01 一种最优h矩阵生成方法及装置

Country Status (2)

Country Link
CN (1) CN109766214A (zh)
WO (1) WO2020199424A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020199424A1 (zh) * 2019-04-01 2020-10-08 苏州中晟宏芯信息科技有限公司 一种最优h矩阵生成方法及装置
CN113609618A (zh) * 2021-08-06 2021-11-05 珠海格力智能装备有限公司 同步带传动设计参数确定方法、装置、存储介质以及设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112348105B (zh) * 2020-11-17 2023-09-01 贵州省环境工程评估中心 一种无人机图像匹配优化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047387A (zh) * 2007-03-23 2007-10-03 北京大学 一种多码率兼容ldpc码的构造方法及其译码器
CN101373976A (zh) * 2007-08-23 2009-02-25 松下电器产业株式会社 生成ldpc校验矩阵的方法和设备
CN103346803A (zh) * 2013-07-26 2013-10-09 中国科学院微电子研究所 一种无线通信系统中使用的信道编码方法
US20180262210A1 (en) * 2014-02-11 2018-09-13 Entropic Communications, Llc Ldpc code matrices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100589357C (zh) * 2005-10-26 2010-02-10 中兴通讯股份有限公司 基于单位阵及其循环移位阵的ldpc码向量译码装置和方法
CN103338044B (zh) * 2013-05-24 2017-03-22 东南大学 一种适用于深空光通信系统的原模图码
CN109766214A (zh) * 2019-04-01 2019-05-17 苏州中晟宏芯信息科技有限公司 一种最优h矩阵生成方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047387A (zh) * 2007-03-23 2007-10-03 北京大学 一种多码率兼容ldpc码的构造方法及其译码器
CN101373976A (zh) * 2007-08-23 2009-02-25 松下电器产业株式会社 生成ldpc校验矩阵的方法和设备
CN103346803A (zh) * 2013-07-26 2013-10-09 中国科学院微电子研究所 一种无线通信系统中使用的信道编码方法
US20180262210A1 (en) * 2014-02-11 2018-09-13 Entropic Communications, Llc Ldpc code matrices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020199424A1 (zh) * 2019-04-01 2020-10-08 苏州中晟宏芯信息科技有限公司 一种最优h矩阵生成方法及装置
CN113609618A (zh) * 2021-08-06 2021-11-05 珠海格力智能装备有限公司 同步带传动设计参数确定方法、装置、存储介质以及设备
CN113609618B (zh) * 2021-08-06 2023-12-08 珠海格力智能装备有限公司 同步带传动设计参数确定方法、装置、存储介质以及设备

Also Published As

Publication number Publication date
WO2020199424A1 (zh) 2020-10-08

Similar Documents

Publication Publication Date Title
US9128864B2 (en) Memory controller, storage device and error correction method
US8954828B2 (en) Memory controller
CN109766214A (zh) 一种最优h矩阵生成方法及装置
KR20110135985A (ko) 확장 단일-비트 오류 정정 및 다중-비트 오류 검출
CN111143107B (zh) 一种fpga单粒子反转校验电路和方法
WO2017074590A1 (en) Dynamically scheduling of node processing during iterative decoding
US10355711B2 (en) Data processing method and system based on quasi-cyclic LDPC
US10142419B2 (en) Erasure correcting coding using data subsets and partial parity symbols
CN112702065B (zh) Fpga码流数据校验方法及装置
CN103218271B (zh) 一种数据纠错方法及装置
KR102688423B1 (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US10141952B2 (en) Memory system and operating method thereof
US20160266824A1 (en) Reliability-aware memory partitioning mechanisms for future memory technologies
KR20160084232A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
US20180026661A1 (en) Controller, semiconductor memory system and operating method thereof
Saiz-Adalid et al. Flexible unequal error control codes with selectable error detection and correction levels
US20240184665A1 (en) Data processing method and apparatus
CN109671466B (zh) 一种阈值电压调试方法、装置及电子设备
US8869009B2 (en) Read commands specifying error performance
CN111863107B (zh) 闪存纠错方法及装置
KR102688433B1 (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR102369313B1 (ko) 에러 정정 회로, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치
US20140258807A1 (en) Decoding and Optimized Implementation of SECDED Codes over GF(q)
US20220050749A1 (en) Error coalescing
KR20200120524A (ko) 메모리 시스템 및 메모리의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190517